JPS5843283Y2 - 集積回路用差動増幅回路 - Google Patents

Description

【考案の詳細な説明】 本考案は半導体集積回路に適した差動増幅回路の改良に
関する。

特に増幅回路の特性を製造時に検査しやすいよう改善さ
れた差動増幅回路に関する。

集稿回路用の増幅器として、差動増幅回路は適した特徴
を備えているため広く用いられている。

増幅器の雑音特性および利得特性は初段のトランジスタ
の特性に大きく依存するため、この種の集積回路の製造
検査では、初段トランジスタの動作検査は重要である。

第１図は従来例の回路図である。

第１図の回路テ初段トランジスタの動作検査を行なうに
は、正規の電源電圧を与えてから、抵抗器Ｒ２の両端電
圧を測定することにより、トランジスタＱ３のエミンタ
電流をチェックする方法が一般的である。

しかし、通常の集積回路では抵抗値偏差が１５多程度あ
り、これにより電流値が正確に測定できないと同時に、
抵抗器Ｒ２の偏差はトランジスタＱ３のバイアス電流に
大きな影響を与えるため、その両端電圧を測定しても初
段トランジスタの十分な動作検査を行なうことができな
い。

すなわち、第１図の回路で、バイアス用ダイオードＤ
１ ｓ Ｄ ２の順方向電圧ＶＦ１．■Ｆ２に対し、ト
ランジスタＱ３のベース・エミッタ間電圧ＶＢＥとの間
にＶＦｌｆ：ｖＢＥ なる関係があるので、トランジスタＱ３のエミンタ電流
工。

はとなって、Ｒ２の両端電圧はトランジスタＱ３の動作
にかかわらず、常に等しい値が現われることになる。

本考案はこれを改良するもので、バイアス回路を僅かに
工夫し、端子電圧を測定するのみで初段トランジスタの
電流増幅率を測定することのできる回路を提供すること
を目的とする。

本考案は、差動増幅回路を構成するトランジスタのベー
スにバイアス電流を供給するための直列抵抗を２個の抵
抗器の直列回路により構成し、その２個の抵抗器の接続
点に測定端子を設け、その２個の抵抗器のうち一方の抵
抗器が、差動増幅回路を構成する２個のトランジスタの
エミッタ合成電流の値を制御する抵抗器と等しく構成さ
れたことを特徴とする。

第２図は本考案実施例の要部回路図である。

第２図は第１図に点線で示す部分に対応する部分のみを
示す図で７ある。

端子Ｔ１およびＴ２は増幅回路の差動入力端子で、それ
ぞれトランジスタＱ１およびＱ２のベースに接続されて
いる。

トランジスタＱ１およびＱ２のエミッタは共通に接続さ
れ、トランジスタＱ３のコレクタに結合されている。

トランジスタＱ３のベースにはバイアス用ダイオードＤ
１ ｙ Ｄ ２が直列に接続され、そのエミッタは抵
抗器Ｒ２を介して共通電位点に接続されている。

このような差動増幅回路において、トランジスタＱ１の
ベース・バイアス回路に、本考案の特徴がある。

すなわち、トランジスタＱ１のベースと、バイアス用ブ
リーダ抵抗Ｒ３とＲ４との接続点には、２個の抵抗器Ｒ
１１とＲ１゜が直列に接続されている。

その抵抗器Ｒ１１とＲ１２との接続点に端子Ｔ３が設け
られている。

これを第１図に示す従来例と比較すると、従来例回路の
抵抗器Ｒ１が、本考案では２個の直列抵抗Ｒ１１および
Ｒ１２に分割され、端子Ｔ３がこの接続点に設けられた
ものであることが理解できる。

端子Ｔ３には電源リンプル抑圧等のため、外部に大容量
のコンデンサＣ１が接続されて使用されることが多く、
抵抗器Ｒ１□は入力負荷抵抗となるので、高抵抗（例え
ば２０ＫＱ以上）に構成される。

抵抗器Ｒ１２は、抵抗器Ｒ２と等しい値となるヨウ、同
一拡散パターンで構成される。

すなわち、集積回路上で近接して同一条件に設計された
２個の抵抗器は容易に等しく構造できるので、この性質
を利用するものである。

動作測定は、回路に電源電圧を与え、抵抗器Ｒ１２の両
端電圧を測定する。

この測定は、抵抗器Ｒ１２の両端電圧を直接測定しても
よいが、はじめに端子Ｔ２に高い電圧の入力を与えてお
ぎ、トランジスタＱ３のコレクタ電流■ｏをトランジス
タＱ２側に吸収すれば、トランジスタＱ１のベース電流
がなくなるので、端子Ｔ３の電圧は抵抗器Ｒ３とＲ４の
接続点に等しくなる。

次に端子Ｔ２の電圧を低い値に設定すると、トランジス
タＱ１のベース電流が流れて、このときの端子Ｔ３の電
圧を測定し、はじめの端子Ｔ３の電圧との差を求めれば
、抵抗器Ｒ１２の両端電圧ＶＲ１２を測定したことに等
しい。

次にこの求められた電圧ＶＲ１２について説明すると、
第２図においてバイアスダイオードＤ１ｓＤ２の順方向
電圧ＶＦＩ ｊＶＦ２および差動入力トランジスタのベ
ースエミンク間電圧ＶＢＥには前述のように ＶＢＥ中ＶＦＩ なる関係が半導体の製造条件から決定されるため、トラ
ンジスタＱ３のエミッタ電流は となる。

トランジスタＱ１の電流増幅率をｈＦＥとして、トラン
ジスタＱ２のベースすなわち端子Ｔ２に端子Ｔ１の電圧
より低い電位を加えておけば、トランジスタＱ２はカン
トオフするため電流■ｏはトランジスタＱ１のエミッタ
電流となり、そのベース電流ＩＢＱＩは となる。

このベース電流の抵抗器Ｒ１２での電圧降下分は となる。

ここで本考案の特徴として、Ｒ１２””Ｒ２ に設計されている条件を代入すれば、 となり、電流増幅率ｈＦＥを求めるには抵抗Ｒ１２の両
端で生じる電圧降下分の測定を行なえばよいことになる
。

しかもこの式かられかるように、この測定結果には抵抗
値の影響が現われない。

第３図は本考案第２実施例の要部回路図である。

この例は第２図の例と比べると、トランジスタＱ３が省
かれ、差動増幅器を構成する２個のトランジスタＱ１お
よびＱ２のエミッタ電流が、抵抗器Ｒ２に直接結合され
た回路である。

この場合にも、 Ｒ３””Ｒ１２ となるよう抵抗器Ｒ２およびＲ１２を構成すれば、抵抗
器Ｒ１２の両端電圧は電流増幅率ｈＦＥに比例する値が
得られる。

第４図は本考案の第３実施例の要部回路図である。

この例は第２図の例と比べると、抵抗器Ｒ２は零であっ
て、バイアス用ダイオードＤ１は省かれた形のものであ
るが、トランジスタＱ３のペースに電流を与える抵抗器
Ｒ５について Ｒ５””Ｒ１２＋Ｒ１１ となるよう構成されている。

この場合、Ｒ１２とＲ１１の電圧降下分をＶ／、電源電
圧をＶとすればなる関係があるので、抵抗器Ｒ１２の両
端電圧を測定すれば、電流増幅率ｈＦＥに比例する値を
得ることができる。

以上述べたように、本考案によればバイアス用抵抗の端
子電圧を測定するのみで、集積回路増幅器初段の動作状
態を適切に検査することのできる回路が得られる。

【図面の簡単な説明】

第１図は従来例の回路図、第２図ないし第４図は本考案
実施例要部回路図。

Claims (1)

【実用新案登録請求の範囲】
1. 差動増幅回路を構成するトランジスタ対と、このトラン
   ジスタ対に流れる電流を決定するための第１の抵抗器を
   有し前記トランジスタ対の電流源となる回路と、前記ト
   ランジスタ対のうちの一方のトランジスタに供給される
   ベースバイアス電圧を発生するためのバイアス電圧発生
   回路とを備えた集積回路用差動増幅回路において、前記
   バイアス電圧発生回路の出力端に一端が接続された第２
   の抵抗器と、前記一方のトランジスタのベースに一端が
   接続され他端が前記第２の抵抗器の他端に接続された第
   ３の抵抗器と、該第２および第３の抵抗器の接続点に接
   続された端子とをさらに有し、前記第１の抵抗器の抵抗
   値と前記第２の抵抗器の抵抗値との間には一定の比例関
   係が成立することを特徴とする集積回路用差動増幅回路
   。