JPS643371B2 - - Google Patents
Info
- Publication number
- JPS643371B2 JPS643371B2 JP54130145A JP13014579A JPS643371B2 JP S643371 B2 JPS643371 B2 JP S643371B2 JP 54130145 A JP54130145 A JP 54130145A JP 13014579 A JP13014579 A JP 13014579A JP S643371 B2 JPS643371 B2 JP S643371B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- voltage
- comparator
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000009877 rendering Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 7
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 5
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
- H03K3/2897—Bistables with hysteresis, e.g. Schmitt trigger with an input circuit of differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
本発明はシユミツト回路に関するもので、特に
半導体集積回路化に適したものである。
半導体集積回路化に適したものである。
通常シユミツト回路でしきい値を可変する場合
第１図に示す様な比較器（コンパレータ）を利用
する方法が知られている。この第１図に示す方法
の特長は、方法が直接的であるため、設定精度や
再現性の良いものが作り易いことにある。
第１図に示す様な比較器（コンパレータ）を利用
する方法が知られている。この第１図に示す方法
の特長は、方法が直接的であるため、設定精度や
再現性の良いものが作り易いことにある。
かかるシユミツト回路を第２図に示す入・出力
電圧の電位図とともに説明する。入力信号は入力
端子６および入力抵抗R1を通し電源端子４と接
地端子５間に加えられる電源電圧で駆動される比
較器７の反転入力端子１に印加され、又しきい値
設定基準電圧（VREF：第２図ｅ点）は前記比較器
７の非反転入力端子２に印加され、比較信号
（VOH：第２図ａ点，VOL：第２図ｂ点）を出力端
子３に発生する。出力端子３の出力信号は帰還抵
抗R2，R3を介して非反転入力端子２に帰還され
ている。ここで入力信号が接地電位から上がつて
くるとき比較器７の出力はVOHの状態となつてい
る。この状態での比較器７の非反転入力端子２に
印加されているしきい値電圧（VNH：第２図ｃ
点）は VNH・VOH・R3／R2＋R3＋VREF・R2／R2＋R3 …(1) となる。
電圧の電位図とともに説明する。入力信号は入力
端子６および入力抵抗R1を通し電源端子４と接
地端子５間に加えられる電源電圧で駆動される比
較器７の反転入力端子１に印加され、又しきい値
設定基準電圧（VREF：第２図ｅ点）は前記比較器
７の非反転入力端子２に印加され、比較信号
（VOH：第２図ａ点，VOL：第２図ｂ点）を出力端
子３に発生する。出力端子３の出力信号は帰還抵
抗R2，R3を介して非反転入力端子２に帰還され
ている。ここで入力信号が接地電位から上がつて
くるとき比較器７の出力はVOHの状態となつてい
る。この状態での比較器７の非反転入力端子２に
印加されているしきい値電圧（VNH：第２図ｃ
点）は VNH・VOH・R3／R2＋R3＋VREF・R2／R2＋R3 …(1) となる。
又逆に入力信号が充分高いほうから下がつてく
るとき、比較器７の出力はVOLの状態となつてい
る。この状態での比較器７の非反転入力端１２に
印加されているしきい値電圧（VNL：第２図ｄ
点）は VNL＝VOL・R3／R2＋R3＋VREF・R2／R2＋R3 …(2) となる。
るとき、比較器７の出力はVOLの状態となつてい
る。この状態での比較器７の非反転入力端１２に
印加されているしきい値電圧（VNL：第２図ｄ
点）は VNL＝VOL・R3／R2＋R3＋VREF・R2／R2＋R3 …(2) となる。
従つて、このシユミツト回路のヒステリシス幅
（VN）は VN＝（VOH−VOL）・R3／R2＋R3 …(3) となる。このようにVOH−VOLは比較器７の出力
の飽和レベルで決まるため通常は大きくとられる
のでヒステリシス幅を小さくする場合、帰還抵抗
R2及びR3の比を大きくしなければならず、バラ
ツキを考慮した場合、第１図の従来例を半導体集
積回路化する場合不利である。
（VN）は VN＝（VOH−VOL）・R3／R2＋R3 …(3) となる。このようにVOH−VOLは比較器７の出力
の飽和レベルで決まるため通常は大きくとられる
のでヒステリシス幅を小さくする場合、帰還抵抗
R2及びR3の比を大きくしなければならず、バラ
ツキを考慮した場合、第１図の従来例を半導体集
積回路化する場合不利である。
本発明はヒステリシス幅VNを小さくする場合
でも、安定なヒステリシス幅を得られるシユミツ
ト回路に関するものである。
でも、安定なヒステリシス幅を得られるシユミツ
ト回路に関するものである。
以下に図面と共に詳しく説明する。
第３図は本発明の一実施例を示す回路図であ
る。第１図の場合と同様の働きをする端子には同
一記号をつけてある。電流源Ir1とQ1、電流源Ir2
とトランジスタQ4とにより各々コレクタ接地回
路を構成し、電流源Ir4とトランジスタQ2，Q3，
Q5，Q6，Q7，Q8、及び抵抗R4にて差動比較器を
構成している。各コレクタ接地回路は各々差動比
較器の前置増幅器を構成し入力インピーダンスの
増大を計つている。トランジスタQ3のコレクタ
出力はトランジスタQ7とQ8のベースに加えられ
ている。トランジスタQ7は定電流源Ir3の定電流
をダイオードD1とともにトランジスタQ3のコレ
クタ出力に応じて分流することによつて帰還回路
を形成している。トランジスタQ3のコレクタ負
荷R4に出力を得出力端子３から出力されている。
６は差動比較器の反転入力端子１への前置増幅器
の入力端子であり、信号の入力端子ともなる。又
８は前記差動比較器の非反転入力端子２の前置増
幅器の入力端子であり、シユミツト回路のしきい
値設定基準電圧印加端子となる。
る。第１図の場合と同様の働きをする端子には同
一記号をつけてある。電流源Ir1とQ1、電流源Ir2
とトランジスタQ4とにより各々コレクタ接地回
路を構成し、電流源Ir4とトランジスタQ2，Q3，
Q5，Q6，Q7，Q8、及び抵抗R4にて差動比較器を
構成している。各コレクタ接地回路は各々差動比
較器の前置増幅器を構成し入力インピーダンスの
増大を計つている。トランジスタQ3のコレクタ
出力はトランジスタQ7とQ8のベースに加えられ
ている。トランジスタQ7は定電流源Ir3の定電流
をダイオードD1とともにトランジスタQ3のコレ
クタ出力に応じて分流することによつて帰還回路
を形成している。トランジスタQ3のコレクタ負
荷R4に出力を得出力端子３から出力されている。
６は差動比較器の反転入力端子１への前置増幅器
の入力端子であり、信号の入力端子ともなる。又
８は前記差動比較器の非反転入力端子２の前置増
幅器の入力端子であり、シユミツト回路のしきい
値設定基準電圧印加端子となる。
第３図の回路に於いて、端子６に端子８（しき
い値電圧VNL）に比べ低い電圧（信号）が印加さ
れている場合トランジスタQ1，Q2，Q5，Q6が
ON状態となり、トランジスタQ3，Q4はOFF状
態となる為、トランジスタQ7，Q8はOFF状態と
なり出力端３に得られる出力はVOH（第４図ａ点）
となる。この時、電流源Ir3の電流はダイオード
D1を通じ、トランジスタQ4のエミツタに注入さ
れる。従つてこの状態でのトランジスタQ1及び
Q4のベース・エミツタ間順方向電圧は各々 VBE1＝KT／ｑlnI1＋Ib2／Is …(4) VBE4＝KT／ｑlnI2＋I3＋Ib3／Is …(5) になる。
い値電圧VNL）に比べ低い電圧（信号）が印加さ
れている場合トランジスタQ1，Q2，Q5，Q6が
ON状態となり、トランジスタQ3，Q4はOFF状
態となる為、トランジスタQ7，Q8はOFF状態と
なり出力端３に得られる出力はVOH（第４図ａ点）
となる。この時、電流源Ir3の電流はダイオード
D1を通じ、トランジスタQ4のエミツタに注入さ
れる。従つてこの状態でのトランジスタQ1及び
Q4のベース・エミツタ間順方向電圧は各々 VBE1＝KT／ｑlnI1＋Ib2／Is …(4) VBE4＝KT／ｑlnI2＋I3＋Ib3／Is …(5) になる。
ただし
VBE1はトランジスタQ1のベース・エミツタ間
順方向電圧 VBE4はトランジスタQ4のベース・エミツタ間
順方向電圧 Ｋはボルツマン定数 Ｔは絶対温度 ｑは電子の電荷 Isはトランジスタの飽和電流 I1は電流源Ir1の電流 I2は電流源Ir2の電流 I3は電流源Ir3の電流 Ib2はトランジスタQ2のベース電流 Ib3はトランジスタQ3のベース電流 周知のように、半導体集積回路では同一チツプ
上のトランジスタの特性は非常によく整合がとれ
ており次の関係が成り立つている。
順方向電圧 VBE4はトランジスタQ4のベース・エミツタ間
順方向電圧 Ｋはボルツマン定数 Ｔは絶対温度 ｑは電子の電荷 Isはトランジスタの飽和電流 I1は電流源Ir1の電流 I2は電流源Ir2の電流 I3は電流源Ir3の電流 Ib2はトランジスタQ2のベース電流 Ib3はトランジスタQ3のベース電流 周知のように、半導体集積回路では同一チツプ
上のトランジスタの特性は非常によく整合がとれ
ており次の関係が成り立つている。
I1I2，Ib2Ib3
I1≫Ib2，I2≫Ib3
Q1のエミツタ面積＝Q4のエミツタ面積
ゆえに、前置増幅器の出力端（差動比較器の入
力端）１及び２に得られる電圧にはオフセツト電
圧〔△VBE1〕(6)式 △VBE1＝VBE4−VBE1 ＝KT／ｑlnI2＋I3／I1 …(6) が生じ、差動比較器のトランジスタQ2，Q3のベ
ースに印加される為、出力端３に得られる出力が
VOH（第４図ａ点）からVOL（第４図ｂ点）に反転
する前置増幅器の入力端子６のしきい値電圧VNH
（第４図ｃ点）は次式(7)で与えられる。
力端）１及び２に得られる電圧にはオフセツト電
圧〔△VBE1〕(6)式 △VBE1＝VBE4−VBE1 ＝KT／ｑlnI2＋I3／I1 …(6) が生じ、差動比較器のトランジスタQ2，Q3のベ
ースに印加される為、出力端３に得られる出力が
VOH（第４図ａ点）からVOL（第４図ｂ点）に反転
する前置増幅器の入力端子６のしきい値電圧VNH
（第４図ｃ点）は次式(7)で与えられる。
VNH＝VREF＋△VBE1 …(7)
又、前置増幅器の入力端子６の電圧が(7)式で与
えられた電圧を越えると、差動比較器のトランジ
スタQ3がON状態となりトランジスタQ5，Q6が
OFF状態となる為トランジスタQ7，Q8がON状
態となり出力端３に得られる出力はVOL（第４図
ｂ点）となり、電流源Ir3の電流は全てトランジ
スタQ7に吸い込まれる。この時トランジスタQ7
は飽和状態となりトランジスタQ7のコレクタ電
圧は前置増幅器のトランジスタQ4のエミツタ電
圧に対し低い電圧となりダイオードD1はカツト
オフ状態となりトランジスタQ4のエミツタに注
入される電流は電流源Ir2のみとなる。従つてこ
の状態での前置増幅器のトランジスタQ4のベー
ス・エミツタ間順方向電圧VBE′4は VBE4′＝KT／ｑlnI2＋Ib3／Is …(8) となる。この時前置増幅器のトランジスタQ1の
ベース・エミツタ間順方向電圧VBEI′は(4)式に示
すVBE1と同じであり VBE1′＝KT／ｑlnI1＋Ib2／Is …(9) となつている。
えられた電圧を越えると、差動比較器のトランジ
スタQ3がON状態となりトランジスタQ5，Q6が
OFF状態となる為トランジスタQ7，Q8がON状
態となり出力端３に得られる出力はVOL（第４図
ｂ点）となり、電流源Ir3の電流は全てトランジ
スタQ7に吸い込まれる。この時トランジスタQ7
は飽和状態となりトランジスタQ7のコレクタ電
圧は前置増幅器のトランジスタQ4のエミツタ電
圧に対し低い電圧となりダイオードD1はカツト
オフ状態となりトランジスタQ4のエミツタに注
入される電流は電流源Ir2のみとなる。従つてこ
の状態での前置増幅器のトランジスタQ4のベー
ス・エミツタ間順方向電圧VBE′4は VBE4′＝KT／ｑlnI2＋Ib3／Is …(8) となる。この時前置増幅器のトランジスタQ1の
ベース・エミツタ間順方向電圧VBEI′は(4)式に示
すVBE1と同じであり VBE1′＝KT／ｑlnI1＋Ib2／Is …(9) となつている。
従つてこの時前置増幅器相互で生じるオフセツ
ト電圧〔△VBE2〕はI1I2の関係よりゼロとなる。
故に前置増幅器の入力端子６の電圧が低下し、出
力端３に得られる出力がVOL（第４図ｂ点）から
VOH（第４図ａ点）に反転する時のしきい値電圧
VNL（第４図ｄ点）は次式(3)で与えられる。
ト電圧〔△VBE2〕はI1I2の関係よりゼロとなる。
故に前置増幅器の入力端子６の電圧が低下し、出
力端３に得られる出力がVOL（第４図ｂ点）から
VOH（第４図ａ点）に反転する時のしきい値電圧
VNL（第４図ｄ点）は次式(3)で与えられる。
VNL＝VREF …(10)
以上の結果本実施例に於けるシユミツト回路の
ヒステリシス幅〔VN〕は式(7)，(10)より VN＝VNH−VNL ＝△VBE1 …(11) となる。ちなみに電流源Ir1，Ir2，Ir3の電流比を
I1：I2：I3＝１：１：３に設定した場合のVNは
36mVとなる。
ヒステリシス幅〔VN〕は式(7)，(10)より VN＝VNH−VNL ＝△VBE1 …(11) となる。ちなみに電流源Ir1，Ir2，Ir3の電流比を
I1：I2：I3＝１：１：３に設定した場合のVNは
36mVとなる。
第５図は本発明の他の実施例を示すものであり
トランジスタQ1，Q4で構成するコレクタ接地回
路は第３図に示す一実施例の前置増幅器と同様の
機能を有し、トランジスタQ9，Q10，抵抗R5，
R6，R7及び出力端３に得られる出力とで駆動さ
れるスイツチSW1がON状態により発生する差電
流によりトランジスタQ1，Q4のベースエミツタ
間順方向電圧にオフセツト電圧を発生させ、コレ
クタ接地回路に継続している増幅器AMP１，
AMP２を通じ差動型比較器に入力する。従つて
差動型比較器の入力はスイツチSW1がON状態の
時生じる差電流により生じたオフセツト電圧に対
し、増幅器AMP１，AMP２の増幅比に増幅され
たヒステリシス幅（VN）が得られる。尚、第５
図に於いてAMP１，AMP２は増幅器、トランジ
スタQ1，Q4，Q9，Q10、抵抗R5，R6，R7は前置
増幅器、スイツチSW1は差電流発生回路である。
トランジスタQ1，Q4で構成するコレクタ接地回
路は第３図に示す一実施例の前置増幅器と同様の
機能を有し、トランジスタQ9，Q10，抵抗R5，
R6，R7及び出力端３に得られる出力とで駆動さ
れるスイツチSW1がON状態により発生する差電
流によりトランジスタQ1，Q4のベースエミツタ
間順方向電圧にオフセツト電圧を発生させ、コレ
クタ接地回路に継続している増幅器AMP１，
AMP２を通じ差動型比較器に入力する。従つて
差動型比較器の入力はスイツチSW1がON状態の
時生じる差電流により生じたオフセツト電圧に対
し、増幅器AMP１，AMP２の増幅比に増幅され
たヒステリシス幅（VN）が得られる。尚、第５
図に於いてAMP１，AMP２は増幅器、トランジ
スタQ1，Q4，Q9，Q10、抵抗R5，R6，R7は前置
増幅器、スイツチSW1は差電流発生回路である。
第６図は本発明の更に他の実施例を示すもので
あり、しきい値設定基準電圧源及び信号源が安定
化されている場合に利用する回路を示している。
すなわち、第５図に示す実施例のトランジスタ
Q1，Q4をダイオードD2，D3に置き換えている。
ダイオードD2，D3はレベルシフトの機能を有し、
電流源Ir1，Ir2，Ir3の電流とスイツチSW1により
発生する差電流によりダイオードD2，D3の順方
向電圧にオフセツト電圧を生じせしめ、これを増
幅器AMP１，AMP２により増幅することにより
ヒステリシス特性を得ている。周知のようにダイ
オードの順方向電圧はトランジスタのベース・エ
ミツタ間電圧と酷似している為、ヒステリシス幅
（VN）は前記(6)，(7)，(10)，(11)式より得られる。
あり、しきい値設定基準電圧源及び信号源が安定
化されている場合に利用する回路を示している。
すなわち、第５図に示す実施例のトランジスタ
Q1，Q4をダイオードD2，D3に置き換えている。
ダイオードD2，D3はレベルシフトの機能を有し、
電流源Ir1，Ir2，Ir3の電流とスイツチSW1により
発生する差電流によりダイオードD2，D3の順方
向電圧にオフセツト電圧を生じせしめ、これを増
幅器AMP１，AMP２により増幅することにより
ヒステリシス特性を得ている。周知のようにダイ
オードの順方向電圧はトランジスタのベース・エ
ミツタ間電圧と酷似している為、ヒステリシス幅
（VN）は前記(6)，(7)，(10)，(11)式より得られる。
以上述べてきたように、本発明に於けるシユミ
ツト回路はしきい値電圧（VNL）を正確に設定で
き且つ小さいヒステリシス幅（VN）を容易に得
ることができる。
ツト回路はしきい値電圧（VNL）を正確に設定で
き且つ小さいヒステリシス幅（VN）を容易に得
ることができる。
第１図は従来のシユミツト回路を示す回路図、
第２図は従来回路における入力端子、しきい値基
準電圧及び出力端子の電位図、第３図は本発明に
係る回路の一実施例を示す回路図、第４図は第３
図の回路の入力端子、しきい値基準電圧及び出力
端子の電位図、第５図及び第６図はそれぞれ本発
明の他の実施例を示す回路図である。 １……信号入力端子、２……基準入力端子、３
……出力端子、４……電源端子、５……接地端
子、６……前置増幅器の入力端子、７……前置増
幅器の入力端子、８……定電流回路を構成するト
ランジスタQ9，Q10のベースバイアス端子、VREF
……しきい値設定基準電圧、VNH……上側しきい
値電圧、VNL……下側しきい値電圧、VN……ヒス
テリシス幅、Ir1〜Ir4……定電流源、AMP１，
AMP２……増幅器、Q1〜Q10……トランジスタ、
D1〜D3……ダイオード、R1〜R7……抵抗。
第２図は従来回路における入力端子、しきい値基
準電圧及び出力端子の電位図、第３図は本発明に
係る回路の一実施例を示す回路図、第４図は第３
図の回路の入力端子、しきい値基準電圧及び出力
端子の電位図、第５図及び第６図はそれぞれ本発
明の他の実施例を示す回路図である。 １……信号入力端子、２……基準入力端子、３
……出力端子、４……電源端子、５……接地端
子、６……前置増幅器の入力端子、７……前置増
幅器の入力端子、８……定電流回路を構成するト
ランジスタQ9，Q10のベースバイアス端子、VREF
……しきい値設定基準電圧、VNH……上側しきい
値電圧、VNL……下側しきい値電圧、VN……ヒス
テリシス幅、Ir1〜Ir4……定電流源、AMP１，
AMP２……増幅器、Q1〜Q10……トランジスタ、
D1〜D3……ダイオード、R1〜R7……抵抗。
Claims (1)
- １ 入力信号および基準電圧の一方が供給される
第１の入力端子、前記入力信号および前記基準電
圧の他方が供給される第２の入力端子、第１およ
び第２の回路点、電位供給端子、前記第１の入力
端子と前記第１の回路点との間に接続された第１
のPN接合、前記第２の入力端子と前記第２の回
路点との間に接続された第２のPN接合、前記第
１の回路点と前記電位供給端子との間に接続され
た第１の電流源、前記第２の回路点と前記電位供
給端子との間に接続された第２の電流源、比較
器、前記第１の回路点を前記比較器の第１の入力
に結合する手段、前記第２の回路点を前記比較器
の第２の入力に結合する手段、前記第１の回路点
と前記電位供給端子との間に接続された第３の電
流源およびスイツチ手段の直列回路、ならびに前
記比較器が第１の出力電圧を発生したときは前記
スイツチ手段を導通状態にし前記比較器が第２の
出力電圧を発生したときは前記スイツチ手段を遮
断状態にする制御手段とを備えるシユミツト回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13014579A JPS5654117A (en) | 1979-10-09 | 1979-10-09 | Schmitt circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13014579A JPS5654117A (en) | 1979-10-09 | 1979-10-09 | Schmitt circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5654117A JPS5654117A (en) | 1981-05-14 |
| JPS643371B2 true JPS643371B2 (ja) | 1989-01-20 |
Family
ID=15027040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13014579A Granted JPS5654117A (en) | 1979-10-09 | 1979-10-09 | Schmitt circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5654117A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03291062A (ja) * | 1990-04-09 | 1991-12-20 | Teac Corp | ワイプ機能を有する映像信号処理装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59110220A (ja) * | 1982-12-15 | 1984-06-26 | Matsushita Electric Ind Co Ltd | シユミツト回路 |
| JPS6221319A (ja) * | 1985-07-22 | 1987-01-29 | New Japan Radio Co Ltd | ヒステリシスコンパレ−タ |
| JPH04100309A (ja) * | 1990-08-18 | 1992-04-02 | Fuji Electric Co Ltd | 電圧比較器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342658A (en) * | 1976-09-30 | 1978-04-18 | Sony Corp | Waveform shaper circuit |
-
1979
- 1979-10-09 JP JP13014579A patent/JPS5654117A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03291062A (ja) * | 1990-04-09 | 1991-12-20 | Teac Corp | ワイプ機能を有する映像信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5654117A (en) | 1981-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3282039B2 (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| JP3216134B2 (ja) | 指数的な利得制御を行う増幅回路 | |
| JPS643371B2 (ja) | ||
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6154286B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| JPS6213844B2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPS6357808B2 (ja) | ||
| US4230980A (en) | Bias circuit | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| US4509020A (en) | Push-pull amplifier | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JPS62102612A (ja) | 利得制御回路 | |
| JPH0332094Y2 (ja) | ||
| JPH036020Y2 (ja) | ||
| JPH0477329B2 (ja) | ||
| JPH0828627B2 (ja) | 増幅回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JP2665833B2 (ja) | リミッタ回路 |