JPS6340900Y2 - - Google Patents

Info

Publication number
JPS6340900Y2
JPS6340900Y2 JP1985156990U JP15699085U JPS6340900Y2 JP S6340900 Y2 JPS6340900 Y2 JP S6340900Y2 JP 1985156990 U JP1985156990 U JP 1985156990U JP 15699085 U JP15699085 U JP 15699085U JP S6340900 Y2 JPS6340900 Y2 JP S6340900Y2
Authority
JP
Japan
Prior art keywords
voltage
current
resistor
transistor
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985156990U
Other languages
English (en)
Other versions
JPS6164724U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS6164724U publication Critical patent/JPS6164724U/ja
Application granted granted Critical
Publication of JPS6340900Y2 publication Critical patent/JPS6340900Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案はバイアス信号発生器に関し、特に所定
の電圧・温度関数に従つて温度と共に変わるバイ
アス電圧をうる電源に関するものである。
情報伝送装置に用いられる多くの回路は動作用
のバイアスを必要とする。バイアスを与えるため
の電源の多くは雰囲気温度が変わるとその電源の
特定の部品のために出力バイアス信号も変化す
る。バイアス電圧の変化と温度の変化との間の関
係が事実上1次関数である場合には、この関係は
このバイアス信号発生器のための温度係数を定め
るものとして考えることができる。ある場合に
は、雰囲気温度の変化によるバイアス信号出力の
変化は、この電源が用いられている回路を通る伝
送信号にほとんど影響を与えない。他方、回路の
出力に現われる誤差に重大な影響を与える場合も
ある。
したがつて、本考案の一般的な目的は、予め決
定することのできる電圧・温度関数をもつたバイ
アス信号発生器をうることである。したがつて、
予測可能なように温度と共にバイアス出力が変わ
るバイアス信号発生器をうることである。
本考案の別の目的は、2つの抵抗器の抵抗値の
予め決定された比を与えることによりまたは抵抗
値を与えることにより、容易に予め決定できる電
圧・温度関数をもつたバイアス信号発生器をうる
ことである。
ある場合には、本考案のバイアス信号発生器が
接続されている回路の負荷が、回路の設計による
温度変化に従つて、特徴的な変化をすることがあ
る。発生器の電圧・温度関数をこの回路によつて
えられる負荷の電圧・温度関数とを整合させるこ
とが望ましい。すると雰囲気温度の変化によるバ
イアス電圧の変化が同じ温度変化による回路負荷
の変化によつて相殺されるであろう。
例えば、予め定められた動作モードをうるため
に、この回路内にバイアス電流を誘起するべく予
め定められたバイアス電圧を発生するのにバイア
ス電圧発生器が用いられる回路はいろいろと知ら
れている。1つのこのような回路はA級モードで
動作するA級増幅器であるであろう。同様にAB
級モードで増幅器が動作するように、バイアス電
圧でバイアス電流を誘起することができる。バイ
アス電圧によつて誘起されたバイアス電流を必要
とする他のタイプの増幅器は当業者には周知であ
る。これらの増幅器はいずれも、バイアス発生器
の電圧・温度関数と増幅器回路の電圧・温度関数
とを整合することが望ましい。
バイアス信号を必要とする回路の別の例は、
1978年6月27日にDavid E.BlackmerとC.Rene
Jaegerに許可され公布された米国特許第4097767
号明細書に記載されてそして請求されているよう
な演算整流回路である。この特許の回路では、整
流回路内の演算増幅段階のスリユー率を小さくす
るために、バイアス電圧がバイアス電流を誘起す
るのに用いることができる。本考案の原理を用い
ることにより、改良された演算整流回路をうるこ
とができる。
したがつて、本考案の別の目的は、このバイア
ス発生器が用いられる回路の電圧・温度関数に整
合した電圧・温度関数をもつた改良されたバイア
ス信号発生器をうることである。
本考案の別の目的は米国特許 第4097767号明細書に記載されているタイプの
改良された演算整流回路をうることである。
本考案のこれらの目的は、予め定められた電
圧・温度関数に従つて温度が変わると変わるバイ
アス電圧出力を供給する改良されたバイアス信号
発生器によつて達成される。
本考案の他の目的及び特徴は以下の記載から明
らかとなるであろう。
図面中の類似した部品には同じ参照番号および
同じ文字が用いられている。
第1図は本考案によるバイアス信号発生器を適
用すべき演算整流回路を示し、それは米国特許第
4097767号明細書に記載されているものである。
前記米国特許に記載されているように、この回路
は、(1)NPNトランジスタだけを用いることがで
きるため集積回路技術によつて製造することが容
易である、(2)整合した抵抗器が必要でなく、ある
いは精密な抵抗値比が必要でない、(3)1個の演算
増幅器だけを用い、したがつて増幅器の整合やト
リミングが必要ない、(4)演算増幅器の入力端子間
に存在するオフセツト電圧によつて影響されな
い、(5)好適例において、ナノアンペアからミリア
ンペアの範囲の広帯域整流がえられる、(6)演算増
幅器として比較的緩和したスリユー(slew)率
をもち低電圧高周波入力に対しほぼA級増幅器と
して動作する。
第1図に示されているように、この演算整流回
路は高利得反転増幅器10を有している。増幅器
10はアースに接続された非反転入力端子12
と、この回路の入力端子である交流電流入力信号
Iioを受信するための入力信号端子16に接続され
た反転入力端子14とを有している。増幅器10
は演算整流回路の増幅段階として用いられる。
第1伝送路はトランジスタQ1によつて与えら
れる。このトランジスタQ1は、例示された実施
例ではNPN形トランジスタであり、そのベース
18はバイアス発生器19を通して増幅器10の
出力端子20に接続され、エミツタ22は入力信
号端子16に直接に接続され、そしてコレクタ2
4はこの演算整流回路の出力端子26に接続され
る。出力端子26を演算増幅器の見かけのアース
に接続するための装置28が備えられる。この見
かけのアースは演算整流回路のアースに対して予
め定められた直流電圧レベルに設定され、したが
つて、図示されているように、電流I2がえられ
る。この直流電圧はアース電圧に近い正の値であ
る。例えば、見かけのアースの電圧レベルの1つ
の値は演算整流回路のアースに対し直流電圧で+
0.5ボルトで十分であることがわかつた。トラン
ジスタQ1は、後に明らかとなる理由により、高
利得トランジスタであることが望ましい。例え
ば、電流IC技術を用いて300という高い利得をう
ることができるけれども、利得100で十分である。
第2伝送路はトランジスタQ2およびQ3によつ
て与えられる。これらのトランジスタはNPNト
ランジスタとして示されており、それらのベース
30および32はアースに接続され、それらのエ
ミツタ34および36は相互に接続され、かつ増
幅器10の出力端子20に接続される。トランジ
スタQ2のコレクタ38は増幅器10の反転入力
端子14に接続される。トランジスタQ3のコレ
クタ40は出力端子26に接続される。トランジ
スタQ2およびQ3は利得、大きさ等が十分に整合
していることが望ましく、したがつて、2つのト
ランジスタを同じベース・エミツタ間電圧に保て
ば、同じコレクタ電流がえられるであろう。
動作のさいに、Iioが正の極性をもつならば、増
幅器10の出力は負電圧である。この時トランジ
スタQ2のベースがそのエミツタに対して正であ
ると、トランジスタQ2は増幅器10の反転入力
端子14からこの増幅器の出力端子20に電流Iio
(+)を流す。トランジスタQ2のエミツタはトラ
ンジスタQ3のエミツタに接続され、またそれら
のベースが相互に接続されている(いずれもアー
スに接続されている)ため、トランジスタQ3
ベース32はエミツタ36に対して正であり、し
たがつて、トランジスタQ3は電流I2Aを流す。ト
ランジスタQ2,Q3は整合しており、かつ常に同
じベース・エミツタ間電圧をもつているから、Iio
(+)の瞬時値はI2Aの瞬時値に等しい。したがつ
て、I2AはIio(+)と鏡像の関係にある電流信号で
ある。キルヒホツフの法則によれば、1つの接続
点に流れ込む電流はその接続点から流れ出る電流
に等しいから、増幅器10の出力に流れ込む電流
の瞬時値はIio(+)とI2Aの瞬時値の和に等しいで
あろう。
Iio(+)の瞬時値はI2Aの瞬時値に等しいから、
入力電流が正の極性である時、出力電流は入力電
流に追随する。この時間内において、トランジス
タQ1のベースに加えられる増幅器10の出力信
号は負であるから、トランジスタQ1は導電状態
にならないであろう。
交流入力電流Iioが負極性である時、増幅器10
は正の出力電圧を生ずる。その時、トランジスタ
Q2のエミツタ34はそのベース30に対し正で
あり、そしてトランジスタQ3のエミツタ36は
そのベース32に対し正であり、したがつて、ト
ランジスタQ2,Q3はいずれも導電状態にならな
いであろう。けれども、トランジスタQ1のコレ
クタ24はそのエミツタ22に対して正であり、
したがつて、コレクタ・エミツタ間電流がトラン
ジスタQ1を通して流れるであろう。トランジス
タQ1のエミツタから反転入力端子14に流れる
このエミツタ電流Iio(−)は、増幅器10の出力
端子20からトランジスタQ1のベースに流れる
ベース電流Ibと見かけのアース28から流れるコ
レクタ電流I2Bとの和に等しいであろう。ベース
電流Ibの大きさはトランジスタQ1の利得によつて
変わる。トランジスタQ1として高利得トランジ
スタを選ぶことにより、Ibによつてもたらされる
誤差は無視できるであろう。例えば、利得が100
の場合、IbはIio(−)の約1%であり、またI2B
Iio(−)の99%となるであろう。したがつて、こ
の実施例において、端子26に現われる出力電流
の瞬時値は、入力電流Iioが正の場合、入力電流Iio
の瞬時値に事実上等しく、入力電流Iioの瞬時値の
約99%となるであろう(入力電流が負の場合、反
対の極性をもつ)。米国特許 第4097767号明細書に記載されているように、
Ibによつて導入される誤差は、もし必要ならば、
トランジスタQ2およびQ3のベース電圧バイアス
を適切に調節することにより補正することができ
る。
バイアス信号発生器19がない場合、すなわ
ち、トランジスタQ1のベース18が増幅器10
の出力端子20に直接に接続される場合、増幅器
10のスリユー率および利得・バンド幅積が、増
幅器10の出力の極性の変化に応答して1つの伝
送路が導電を停止し他の伝送路が導電を開始する
までに必要な時間を決定する。スリユー率は、入
力信号Iioが比較的大きな正値と負値の間を動く時
には、あまり重要ではない。けれども、入力信号
Iioが比較的小さな場合そして比較的高い周波数の
場合、増幅器10の出力端子20の出力信号が、
一方の伝送路が導通して一方極性の充分に大きい
値から揺動を開始し、他方の伝送路が導通して他
方極性の充分大きい値に達するのに必要な時間
は、この時間内では入力信号に含まれている情報
が失われるため、重要である。
したがつて、要求されるスリユー率を小さくす
るため、増幅器10の出力端子20とトランジス
タQ1のベース18の間に、バイアス信号発生器
19が備えられる。バイアス信号発生器19は、
米国特許第4097767号明細書では、直流電池とし
て、即ちトランジスタQ1のベース18に接続さ
れた固定抵抗器を介して電流を供給するための装
置として記載されている。トランジスタQ1のベ
ースは増幅器10の出力端子にそのカソードが接
続されたダイオードのアノードに接続されてい
る。このような構成により、トランジスタQ1
ベースに正のバイアス電圧が、そしてトランジス
タQ2およびQ3のエミツタに負のバイアス電圧が
実効的にえられる。このバイアス電圧により、ト
ランジスタQ1のベース・エミツタ路を流れる循
環電流Icircが得られる。この循環電流はトランジ
スタQ2のコレクタ・エミツタ路に送られる。こ
のことにより、循環電流Icircは端子16において
入力される信号値には影響を及ぼさないが、回路
の出力端子26のところでIcircの大きさの2倍の
電流誤差を生ずることになる。したがつて、バイ
アス発生器19により1つの取決めがなされる。
即ち、バイアス信号として交差バイアス電圧を供
給することにより、入力信号が1つの極性から他
の極性へ変わる時、この演算整流回路はほぼA級
装置として動作し、よりよい高周波動作がえられ
るであろう。それはトランジスタQ1の経路また
はトランジスタQ2およびQ3の経路のいずれかの
初期導通が増幅器10の出力の電圧レベルに依存
しないからである。しかし、循環電流Icircが誘起
するとまたこの回路の出力端子26の誤差信号も
増すことになる。バイアス信号発生器19によつ
てえられるバイアス電圧レベルが増すと回路の所
与の性能増幅器10のスリユ率と利得・バンド幅
の要求量が減少し、また循環電流Icircによつても
たらされる端子26における誤差信号が増す。
したがつて、バイアス信号発生器19によつて
えられるバイアス電位を、端子26におけるIcirc
誤差が許容できる最大レベルに達するまで増加す
ることが望ましい。この最大レベルは、精密な整
流が望まれる場合には、Icircの最小信号レベルの
1/5から1/10でなければならない。入力電流が増
すと、Icirc誤差は減少するであろう。したがつ
て、Icirc誤差は小さな入力信号レベルにおいて問
題となる。
ところで、米国特許第4097767号明細書に記載
された形のバイアス信号発生器を用いることには
問題がある。即ち、雰囲気温度が変わるとバイア
ス信号発生器19に影響を与え、バイアス電位が
変わり、端子26のところのIcirc誤が変わること
である。したがつて、温度が変わるとIcirc誤差に
望ましくない変化の生ずる可能性があり、Icirc
大きくなりそして着目している小さな信号レベル
(許容レベル)を越えて大きくなる可能性がある。
さらに、バイアス信号発生器19が温度の影響を
受けなくてバイアス電圧出力が温度に無関係であ
つても、トランジスタQ1およびQ2が温度の影響
を受け、そして特に、これらのトランジスタのベ
ース・エミツタ間電圧のコレクタ電流に対する関
係が温度の影響を受け、温度が変わつたさいにコ
レクタ電流が大きく変わる(50℃の変化で100倍)
ことがある。
上記事実は次の考案からより明らかとなるであ
ろう。当業者には周知であるように、バイアス信
号発生器19がない場合、室温においてトランジ
スタQ1,Q2およびQ3を完全に導電状態にするの
に必要なベース・エミツタ間電圧は約0.6ボルト
である。したがつて、増幅器10の出力が−0.6
ボルトである時、トランジスタQ2およびQ3のベ
ース・エミツタ間電圧は約0.6ボルトである。同
様に、増幅器10の出力が+0.6ボルトである時、
トランジスタQ1のベース・エミツタ間電圧は約
+0.6ボルトである。これらのいずれの場合にお
いても、この演算増幅器10への入力信号レベル
の大きさが大きく増しても、対応するトランジス
タのベース・エミツタ間電圧に大きな変化は生じ
ないであろう。増幅器10の入力の正領域と負領
域の間を横切る時、バイアス信号発生器19がな
い場合、この増幅器は−0.6ボルトと+0.6ボルト
の間で変化しなければならず、すなわち、全体で
1.2ボルト変化しなければならないことは明らか
である。しかし、バイアス信号発生器19によつ
て供給されるバイアス電圧により1.2ボルト差引
かれるため、増幅器の出力はそれ程変化する必要
はない。バイアス電圧の値は通常Icircの最大値に
よつて決定される。第1図に示された演算整流回
路に対し満足なIcircの適切な値は1nAである。Icirc
をこの値に設定すると、トランジスタQ1,Q2
よびQ3の各ベース・エミツタ間について約0.3ボ
ルトの非活性化ベース・エミツタ電圧を与えるた
めに、多くのトランジスタに対し(ただしトラン
ジスタにより異なるが)約600mVのバイアス電
圧を許容するであろう。多くの応用に対してIcirc
を1nAとすることは最良の結果を与えるけれど
も、Icircとして別の最大許容値を用いることもで
きる。したがつて、0.6ボルトバイアスの場合、
この増幅器は−0.3ボルトと+0.3ボルトの間で変
化し、全体として0.6ボルト変化するだけでよい。
Icircの非活性化電流レベルが1nAである場合、見
かけ上オフであるトランジスタQ1またはQ2を流
れて発生しIcirc誘起誤差の例は、入力信号が10nA
である時、0.1nAとなるであろう。特に、Iio=+
10nAとなるであろう。特に、Iio=+10nAである
時、トランジスタQ2を流れるコレクタ・エミツ
タ間電流は約10nAである(これは非活性化レベ
ルの10倍である)。ベース・エミツタ電圧Vbeと
コレクタ電流Icの間の指数関数的関係により、ト
ランジスタQ1のコレクタ・エミツタ間を流れる
電流Icircの誤差はその非活性化電流の1/10、すな
わち、0.1nAである。キルヒホツフの電流法則に
よれば、1つの接続点に流れ込む電流の和はその
接続点から流れ出る電流の和に等しいから、トラ
ンジスタQ2のコレクタ・エミツタ間を流れる電
流は実際には10.1nAとなるであろう。この電流
の値は、増幅器10の端子20に非活性化レベル
から−60mVずれた出力を生ずる。同様にして、
Iio=−10nAである時、トランジスタQ1を流れる
コレクタ・エミツタ間電流は約10.1nAであり、
そしてトランジスタQ2を流れる電流Icircの誤差は
約0.1nAである。したがつて、増幅器10の端子
20における出力は非活性化レベルから+60mV
移動する。したがつて、増幅器の出力は入力電流
が+10nAから−10nAまで変化すると120mVだけ
変化する。バイアス電圧がない場合には、入力電
流が+10nAから−10nAまで変化した時、増幅器
の出力は約900mV変化しなければならない。注
意しなければならないことは、120mVという出
力電圧レベルは温度の関数であり、即ち、室温
(300K)で120mVであるが100C(375K)では
120mVに因子375/300を掛けたものに変わること
である。出力端子26で電流Icircの誤差が原因で
生じる誤差は、電流Icircによる誤差が両方の伝送
路で同時に存在するため、Icirc誤差の2倍となる
であろう。具体的にいえば、前記実施例では、入
力が10nAである時、トランジスタQ2のコレク
タ・エミツタ間を流れる電流は約10.1nAである。
トランジスタQ3を流れるI2A電流は約10.1nAであ
る。同時に、トランジスタQ1のコレクタ・エミ
ツタ間を流れるIcirc誤差は0.1nAである。キルヒ
ホツフの電流法則を用いれば、出力端子26にお
ける電流は入力電流とは0.2nA異なることとなる
であろう。したがつて、この0.2nAは電流Icirc
誤差の結果として生ずる誤差である。
Iio=100nAである時には、トランジスタQ2のコ
レクタ・エミツタ間を流れるコレクタ・エミツタ
電流は約100nAであり、そしてトランジスタQ1
のコレクタ・エミツタ間を流れる電流Icircは約
0.01nAである。
Iio=−100nAである時には、トランジスタQ1
コレクタ・エミツタ間を流れるコレクタ・エミツ
タ電流は約100nAであり、そしてトランジスタ
Q2のコレクタ・エミツタ間を流れるIcircは0.01nA
である。同様に、+1mAと−1mAのIio電流は1pA
のIcirc電流を生ずる。したがつて、前記条件の下
において、演算整流回路の導電中においてその半
分を流れる電流が1dB増大することは見かけ上オ
フであるトランジスタを流れる電流Icircが1dB降
下することに対応するであろう。したがつて、出
力端子26における誤差(Icirc誤差の2倍)は入
力が大きくなると減少し、最大誤差は入力がゼロ
を横切る時または入力電流が非常に小さい時に起
こる。
米国特許第4097767号明細書に記載されたバイ
アス信号発生器を使うと、出力端子26において
発生するIcirc誤差に起因する誤差が常に同じ最大
許容レベルとなるような信頼性のあるものは実現
できなかつた。例えば、この回路が集積回路の形
につくられた場合、最大許容Icirc誤差は典型的に
は100ピコアンペアである。この最大許容循環誤
差を生ずるためのバイアス電圧は回路毎に
100mV位変化するかも知れない。特に、これら
の回路がチツプ上にある時はそうである。所望の
Icirc誤差最大レベルをうるためのバイアス電圧の
変化はチツプ毎に用いられるトランジスタの特性
の差によるものである。
したがつて、本考案の原理に従う第2図に示さ
れたバイアス信号発生器を第1図のバイアス信号
発生器19として用いることができ、このバイア
ス信号発生器により、この回路がIC化された時、
Icirc誤差が温度に無関係であると共にチツプ毎に
再現可能な適切なバイアス電位をうることができ
る。
第2図のバイアス信号発生器は回路負荷に接続
するための端子、すなわち、トランジスタQ1
ベース18に接続するための端子100とトラン
ジスタQ2のエミツタ34に接続するための端子
102を有している。図示の都合上、トランジス
タQ1のベース・エミツタ路およびトランジスタ
Q2のコレクタ・エミツタ路は第2図においてダ
イオードの形で示されている。端子100はトラ
ンジスタQ4のベースに接続される。トランジス
タQ4のコレクタは一定振幅の電流IBを供給する電
流源104に接続され、一方、トランジスタQ4
のエミツタはダイオードQ5の陽極に接続される。
ダイオードQ5の陰極は演算増幅器の出力のよう
な低インピーダンス接続点に接続されるか、また
は図示されているように本回路のアースに接続さ
れる。端子100はまたダイオードQ6の陽極に
接続され、そしてこのダイオードQ6の陽極は、
トランジスタQ4のベースと、一定レベルの電流IA
を供給する電流源106の出力とに接続される。
ダイオードQ6の陰極はダイオードQ7の陽極に接
続され、そしてこのダイオードQ7の陰極は2つ
の抵抗器110および112の接続点114に接
続される。抵抗器110の接続点114とは反対
の側は入力端子102に接続され、一方、抵抗器
112の接続点114と反対の側は本回路のアー
スに接続される。接続点114はまた電流IAを生
ずるための電流源108の入力に接続され、そし
てこの電流源の出力はアースに接続される。電流
源104の出力はまたトランジスタQ8およびQ9
のダーリントン対に接続される。即ち電源104
の出力はトランジスタQ8のベースに接続され、
トランジスタQ8のエミツタはトランジスタQ9
ベースに接続される。トランジスタQ8およびQ9
のコレクタは互いに接続されていてそしてこの接
続点が正の直流電源に接続され、一方、トランジ
スタQ9のエミツタは入力端子102に接続され、
したがつて抵抗器110に接続される。最後に、
トランジスタQ10のベースはトランジスタQ9のエ
ミツタに接続され、トランジスタQ10のコレクタ
はトランジスタQ8のベースに接続され、そして
トランジスタQ10のエミツタはダイオードQ11
通してアースに接続される。図示された実施例に
おいて、ダイオードQ5,Q6およびQ7はいずれも
ダイオードモードで接続されたNPNトランジス
タである。すなわち、各トランジスタのコレクタ
がそのベースに接続されたトランジスタである。
第2図のバイアス信号発生器の正しい動作は、第
1図に示された演算整流回路のトランジスタQ1
Q2およびQ3に依存すると共に、互いに整合した
Vbe/Ic特性をもつたトランジスタQ4,Q5,Q6
よびQ7に依存する。これらのすべてのトランジ
スタは同じ温度にあることが必要である。この構
造体は電流IC技術において公知のものである。
同様に、トランジスタQ8,Q9およびQ10はNPN
トランジスタであり、したがつて、全回路はIC
技術によつてつくることができる。
動作のさい、電源106および108のおのお
のによつて供給される電源IAとは異なつた電流IB
が電源104から供給される。抵抗器の抵抗値お
よび電流源の電流値を正しく選定すると、電源1
04からの電流のほぼ全部がトランジスタQ4
よびダイオードQ5を通つて流れる。同様に電源
106から演算増幅回路に流れる電源は(後で明
らかになるように)無視でき、したがつて、電源
106から流れる電流のほぼ全部がダイオード
Q6およびQ7を流れる。一般に、室温において、
IBとIAの間の1dB差毎に、3ミリボルトのダイオ
ード電圧降下(すなわち、ダイオード接続された
トランジスタのベース・エミツタ間電圧)が、ト
ランジスタQ4およびダイオードQ5のおのおのの
両端(すなわち、ダイオード接続されたトランジ
スタのベース・エミツタ間)に比べ、各ダイオー
ドQ6およびQ7の両端にえられる。したがつて、
例えばIB=10IAの場合、各ダイオードQ6およびQ7
の両端の電圧降下の差は、トランジスタQ4およ
びダイオードQ5の両端の電圧降下と比べた時、
約−60ミリボルトであり、または2つのダイオー
ドの両端で合計約−120ミリボルトである。キル
ヒホツフの電圧法則により、抵抗器112の両端
の電圧降下は、ダイオードQ6およびQ7の両端の
合計電圧降下と、トランジスタQ4のベース・エ
ミツタ間のダイオードQ5との合計電圧降下との
間の電圧差である。したがつて、IB=10IAである
場合、抵抗器112の両端の電圧降下は120ミリ
ボルトである。
したがつて、この実施例において、抵抗器11
2の両端の電圧は、2重ダイオードQ6およびQ7
を流れる電流と、トランジスタQ4のエミツタと
ダイオードQ5の両方を流れる電流との桁の差に
対応する。したがつて、IB=10IAである時、抵抗
器112の両端の室温における電圧降下は120ミ
リボルトである。同様に、IB=100IAである場合、
抵抗器112の両端の室温における電圧降下は
240ミリボルトである。
したがつて、抵抗器112を流れる電流は、ダ
イオードQ6およびQ7の電圧降下と、トランジス
タQ4のベース・エミツタ間電圧とダイオードQ5
の電圧降下との和との差を、抵抗器112の抵抗
値で割つたものに等しい。キルヒホツフの電流法
則により、接続点114から流出される電流は電
源108によりダイオードQ6およびQ7を流れる
電流に等しくされるから、すなわち、IAに設定さ
れるから抵抗110を流れる電流は抵抗112を
流れる電流に等しい。抵抗器110の両端の電圧
は抵抗器110を流れる電流と抵抗器110の抵
抗値との積に等しい。
端子100および102間にえられるバイアス
電圧は、ダイオードQ6の電圧降下とダイオード
Q7の電圧降下との和から抵抗器110の両端の
電圧降下を引いたものに等しい。抵抗器110の
両端の電圧降下はIAよりもk桁だけ小さいトラン
ジスタQ1およびQ2を流れる電流を変えるのに十
分な電圧に等しい。ここで、kは定数(必らずし
も整数である必要はない)であり、抵抗器112
の抵抗値に対する抵抗器110の抵抗値の比に等
しい。
一般に、もしIB=nIAであるならば、抵抗器1
12の両端の電圧は、ダイオード列の両端の電圧
を引くと、このダイオード列を流れる電流のn分
の1の値となる。この時、抵抗器110の両端の
電圧は、ダイオード列の両端の電圧を引くと、こ
のダイオード列を流れる電流はnのk乗分の1と
なるであろう。出力端子100およびび102の
両端の電圧は、ダイオードQ6およびQ7から成る
ダイオード列の両端の電圧降下から抵抗器110
の両端の電圧降下を引いたものであり、ダイオー
ドQ6およびQ7はトランジスタQ1およびQ2に整合
しているので、トランジスタ列Q1およびQ2を流
れる電流はIAのn分の1となる。
さらに詳細に説明すれば、抵抗110の電圧は
この抵抗110に発生する電流に応じて発生し、
この電流は抵抗112に発生する電流に応じて発
生する。抵抗112に発生する電流はこの抵抗1
12に発生する電圧に応じて発生しこの抵抗11
2の電圧はダイオードQ6およびQ7の回路の電圧
とトランジスタQ4とダイオードQ5の回路の電圧
との差に等しい。
ダイオードとトランジスタは整合、すなわち同
一抵抗を有しているので、抵抗112の電圧はこ
れらの半導体素子を有する上記の2つの回路の電
圧の差に等しく、すなわち電流の差 (IB=nIA)に帰一する。このように、抵抗1
12の電圧がダイオードQ6およびQ7を有する回
路の電圧から引かれると、等しい電圧が上記の2
つの回路に印加される。したがつて、等しい電流
(IAに等しい)が両回路に発生することになり、
IBはIB/o、すなわち1/nになる。
抵抗110および112には同一の電流が流
れ、抵抗110は抵抗112のk倍であるので、
抵抗110の電圧は抵抗112の電圧のk倍とな
る。端子100および102のバイアス電圧、す
なわち負荷Q1およびQ2のバイアス電圧はダイオ
ードQ6およびQ7の電圧と抵抗110の電圧との
差に等しい。抵抗110およ112の値が等しい
とすると、抵抗110の電圧はこの電圧がトラン
ジスタQ1およびQ2の電圧から引かれればトラン
ジスタQ1およびQ2の電流を1/nに減少させる。
抵抗110の値を抵抗112よりk倍だけ大きく
することにより、トランジスタQ1およびQ2の電
流は電圧と電流の対数的関係により指数的に影響
を受ける。特に、抵抗112の電圧のk倍の抵抗
110の電圧はQ6およびQ7の電圧とトランジス
タQ1およびQ2の電圧との差を示す。対数関係は
トランジスタQ1およびQ2に関する電圧と電流間
に存在するので、トランジスタQ1およびQ2の電
圧をkを増加してさらに減少することにより電流
をk桁だけ、すなわちnのk乗分の1に減少する
ことができる。
たとえば、もしIA=10マイクロアンペア、IB
50マイクロアンペア、抵抗器112の抵抗値=1
キロオーム、および抵抗器110の抵抗値=6キ
ロオームであるならば、Icircの値は640ピコアン
ペアとなるであろう。この場合に、n=5、k=
6であり、そしてトランジスタQ1およびQ2を流
れるIcirc電流は10マイクロアンペアの56(=15625)
分の1となる。
抵抗器110の両端の電圧降下は、抵抗器11
0および112を流れる電流に比例しかつこの電
流は抵抗器112の両端の電圧降下に比例するた
め、予め定められた温度係数に従つて温度に依存
する。
抵抗110の電圧が温度に依存するのは、これ
がダイオードQ6およびQ7の電圧とトランジスタ
Q1およびQ2の電圧との差に等しいからである。
トランジスタのベース−エミツタの電圧は温度に
依存する。温度が変化するにつれて、トランジス
タQ1,Q2およびダイオードQ6,Q7の電圧が変化
し抵抗110の差電圧が変化する。抵抗器112
の両端の電圧降下は、ダイオードQ6およびQ7
両端の電圧降下と、トランジスタQ4およびダイ
オードQ5の両端の電圧降下との差に等しい。抵
抗器112の両端の電圧変化は、ダイオードQ6
およQ7の両端の電圧降下とトランジスタQ4とダ
イオードQ5の両端の電圧降下との差が温度に対
し1次関数的に変化するため、同様に温度に対し
1次関数的に変化する。トランジスタQ4および
ダイオードQ6,Q7およびQ5(ダイオードQ5,Q6
およびQ7はダイオードモードに接続されたトラ
ンジスタである)がトランジスタQ1およびQ2
それらのVbe/Ic特性に対し整合している場合、
そしてこれらが同じ雰囲気温度内にある場合、温
度が変わると、抵抗器110の両端の電圧降下の
変化とダイオードQ6およびQ7の両端の電圧降下
の変化とに等しい量だけ、端子100および10
2の間のバイアス電圧が変化するということが理
解されよう。
しかし、ダイオードQ6およびQ7の両端の電圧
降下の変化に対して、同じ変化が一定Icircに対し
抵抗器112の両端の電圧降下を引いたトランジ
スタQ1およびQ2のベース・エミツタ間電圧にお
いて要求される。それはこれらがVbe/Ic特性に
おいて整合しているからである。このように、バ
イアス信号発生器19の温度係数は回路の温度係
数と整合している。したがつて、抵抗器110の
抵抗値が抵抗器112の抵抗値に等しい場合、こ
れらの抵抗器の両端の電圧降下は等しいであろ
う。IB=10IAである場合には、各抵抗器110お
よび112の両端の電圧降下は室温において120
ミリボルトとなるであろう。抵抗器110の抵抗
値が抵抗器112の抵抗値の2倍である場合、抵
抗器110の両端の電圧降下は抵抗器112の両
端の電圧降下の2倍であるであろう。IB=10IA
ある場合には、抵抗器110の両端の電圧降下は
+240ミリボルトとなるであろう。
トランジスタQ1およびQ2を流れるIcirc電流はIA
よりn桁小さい値にとなるであろう。ここで、n
は抵抗器112の抵抗値に対する抵抗器110の
抵抗値の比(必らずしも整数ではない)に等し
い。したがつて、抵抗器112の抵抗値が抵抗器
110の抵抗値に等しい時、IcircはIAより1桁小
さい、すなわち、IA/10に等しい。同様に、抵抗
器110の抵抗値が抵抗器112の抵抗値の2倍
である場合、IcircはIAより2桁小さい、すなわち、
IA/100に等しい、等々である。
同じように、Icircは抵抗器110および112
の抵抗値の比とIAの関数のままであり、そして温
度が変わつても変化しないであろう。したがつ
て、温度によるバイアス電圧の変化は最大許容レ
ベルに設定されたIcircに影響を及ぼさないであろ
う。
トランジスタQ8およびQ9によつて抵抗器11
0および112に対し必要な電圧降下を生ずるた
めの電流が供給される。特に、トランジスタQ8
およびQ9によつて、電流源104と抵抗器11
0および112の間のバツフアがえられると共
に、負帰還がえられる。抵抗器112を流れる電
流が測定された電圧降下を与えるのに不十分であ
る時、電流源104からトランジスタQ8のベー
スに電流が転向され、トランジスタQ9を十分に
導電状態にして、抵抗器110および112に必
要な電流を供給するトランジスタQ10は電源10
4からトランジスタQ8およびQ9への電流を限定
し、したがつて、端子100および102に接続
される負荷とダイオードQ5が接続されている低
インピーダンス接続点(第2図ではアースとして
概略的に示されている)とに特有のある条件の下
で起こりうるラツチング状態を避けることができ
る。
本考案によるバイアス信号発生器をその典型例
について説明したが、本考案の範囲内において種
種の変更を行なうことは可能である。例えば、電
源106と接続点114の間に接続された基準ダ
イオードの数、およびトランジスタQ4のエミツ
タとアースとして示された低インピーダンス接続
点との間に接続されたダイオードの数を、第2図
に示されたものと異ならしめることができる。特
に、電源106と接続点114の間に用いられた
基準ダイオードの数は、端子100および102
の間に接続される回路の負荷の半導体素子の数に
等しい。同様に、トランジスタQ4のエミツタと
アースとして示された低インピーダンス接続点と
の間のダイオードの数は、トランジスタQ4のベ
ース・エミツタ間が1つの基準ダイオードとして
機能するから、端子100および102の間に接
続される回路の負荷の半導体素子の数より1だけ
少ない。また、各ダイオード列内の基準ダイオー
ドは同種類のものであり、端子100および10
2の間に接続される回路の負荷のものと整合して
いる。したがつて、もし負荷が図示されているよ
うに2個のNPNトランジスタから成るならば、
ダイオードQ5,Q6,Q7およびトランジスタQ4
は、前記記載のように、整合したNPNトランジ
スタである。しかし、もし負荷が1つのNPNト
ランジスタと1つのPNPトランジスタから成る
ならば、ダイオードQ6およびQ7はNPNおよび
PNPトランジスタであり、そしてダイオードQ5
はPNPトランジスタである。この関係において、
負荷がすべてPNPトランジスタである場合、各
ダイオード列内のすべてのダイオードをPNPト
ランジスタに変えると共にトランジスタQ4,Q8
Q9およびQ10をPNPトランジスタに変えることに
より、そしてすべてのトランジスタを電流源10
4,106および108の極性の変更と整合した
極性変更を行なうことにより、当業者には周知の
方法でこのバイアス信号発生器を変更することが
できる。最後に、負荷内の各半導体素子が各ダイ
オード列内の同じ種類の半導体素子に整合してい
る限り、全部のNPNトランジスタが整合してい
なくても良いし、またすべてのPNPトランジス
タが整合していなくても良い。
前記記載から明らかなように、本考案のバイア
ス信号発生器は1個または複数個のトランジスタ
のベース・エミツタ間の電圧降下と抵抗器110
および112の抵抗値の比との関数として温度を
追跡し、そして本考案のバイアス信号発生器によ
り抵抗器110および112、電源106によつ
て供給される電流レベル、および電源106およ
び104によつて供給される電流の比の関数とし
て最大許容Icircがえられる。米国特許第4097767
号明細書に記載された演算整流回路に本考案のバ
イアス信号発生器を用いることにより、改良され
た演算整流回路がえられる。
本考案の範囲内において上記実施例にある変更
を行なうことは可能であり、上記記載または図面
に示されたすべての事項は単に例示のためであつ
て何ら限定されるものではない。
【図面の簡単な説明】
第1図は本考案によるバイアス信号発生器を適
用すべき従来の演算整流回路の典型例の回路図で
ある。第2図は本考案によるバイアス信号発生器
の典型例の回路図である。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) バイアス電圧を回路に供給するバイアス信号
    発生器であつて、 前記バイアス信号発生器は前記バイアス電圧
    を発生する信号発生手段を含み、 前記信号発生手段は前記バイアス電圧が周囲
    温度の変化にともなつて半導体トランジスタの
    ベース・エミツタ接合間の電圧降下の変化の関
    数として変化するように前記バイアス電圧のレ
    ベルを設定する手段を含み、 前記バイアス電圧のレベルを設定する前記手
    段は、 所定レベルの電流IAを流す第1の電流源10
    6,108と前記電流IAが流れベース・エミツ
    タ接合間に第1の基準電圧が発生するすくなく
    とも1つの第1の半導体トランジスタQ6,Q7
    とを含む前記第1の基準電圧を決定する手段
    と、 電流IBを流す第2の電流源104と前記電流
    IBが流れベース・エミツタ接合間に第2の基準
    電圧が発生するすくなくとも1つの第2の半導
    体トランジスタQ4,Q5とを含む前記第2の基
    準電圧を決定する手段と、 前記第1および第2の基準電圧の比較に応答
    し差電圧を発生する手段であつて、前記第1の
    基準電圧を前記第2の基準電圧から減算し前記
    差電圧を決定する手段を含む前記差電圧を発生
    する手段と、 前記差電圧を定数kにより増倍した増倍信号
    を発生する手段と、 前記増倍信号を前記第1の基準電圧に加算し
    前記バイアス電圧を形成する手段と、 を含み、 前記差電圧は温度変化の関数としてすくなく
    とも1つの前記第1の半導体トランジスタのベ
    ース・エミツタ接合間の電圧降下の変化に関連
    し、前記第1の基準電圧を前記第2の基準電圧
    から減算する前記手段は第1の抵抗112を含
    み、前記増倍信号を発生する手段は前記第1の
    抵抗に接続された第2の抵抗110を含み、前
    記第1の抵抗に流れた電流は前記第2の抵抗を
    経て供給されおよび前記定数kは前記第2の抵
    抗の前記第1の抵抗に対する比により決定さ
    れ、およびIB=nIA(nは1と異なる定数)であ
    るバイアス信号発生器。 (2) 実用新案登録請求の範囲第1項において、前
    記回路の入力バイアス端子に前記発生器を接続
    するための1対の出力端子をさらに有し、前記
    入力バイアス端子に接続される前記回路の負荷
    が前記第1の半導体トランジスタの電圧・温度
    関数と同じ電圧・温度関数を定めるバイアス信
    号発生器。
JP1985156990U 1980-04-04 1985-10-14 Expired JPS6340900Y2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/137,427 US4329598A (en) 1980-04-04 1980-04-04 Bias generator

Publications (2)

Publication Number Publication Date
JPS6164724U JPS6164724U (ja) 1986-05-02
JPS6340900Y2 true JPS6340900Y2 (ja) 1988-10-26

Family

ID=22477389

Family Applications (2)

Application Number Title Priority Date Filing Date
JP6266780A Pending JPS56141608A (en) 1980-04-04 1980-05-12 Bias signal generator
JP1985156990U Expired JPS6340900Y2 (ja) 1980-04-04 1985-10-14

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP6266780A Pending JPS56141608A (en) 1980-04-04 1980-05-12 Bias signal generator

Country Status (8)

Country Link
US (1) US4329598A (ja)
JP (2) JPS56141608A (ja)
AU (1) AU538550B2 (ja)
CA (1) CA1173119A (ja)
DE (1) DE3110355C2 (ja)
FR (1) FR2480004B1 (ja)
GB (2) GB2073520B (ja)
NL (1) NL8006615A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409500A (en) * 1981-03-26 1983-10-11 Dbx, Inc. Operational rectifier and bias generator
JPS5947467B2 (ja) * 1981-09-01 1984-11-19 セイコーインスツルメンツ株式会社 温度センサ−用半導体素子
GB2113495B (en) * 1981-11-10 1985-02-27 Whitmore Adkin F Low supply voltage amplifier
DE4128574A1 (de) * 1990-08-31 1992-04-02 Fraunhofer Ges Forschung Geschuetz mit regenerativer einspritzung von fluessigem treibstoff
JP3267756B2 (ja) * 1993-07-02 2002-03-25 株式会社日立製作所 半導体集積回路装置
US6037993A (en) * 1997-03-17 2000-03-14 Antec Corporation Digital BTSC compander system
US6259482B1 (en) 1998-03-11 2001-07-10 Matthew F. Easley Digital BTSC compander system
CN104242836B (zh) * 2013-06-13 2017-06-20 日月光半导体制造股份有限公司 射频功率放大器与电子系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2802071A (en) * 1954-03-31 1957-08-06 Rca Corp Stabilizing means for semi-conductor circuits
US3271660A (en) * 1963-03-28 1966-09-06 Fairchild Camera Instr Co Reference voltage source
US3383612A (en) * 1965-11-29 1968-05-14 Rca Corp Integrated circuit biasing arrangements
US3430076A (en) * 1966-05-27 1969-02-25 Northern Electric Co Temperature compensated bias circuit
US3701004A (en) * 1971-05-13 1972-10-24 Us Army Circuit for generating a repeatable voltage as a function of temperature
US3935478A (en) * 1973-08-10 1976-01-27 Sony Corporation Non-linear amplifier
GB1550846A (en) * 1975-07-15 1979-08-22 Commissariat Energie Atomique Device for biasing a differential amplifier
DE2553431C3 (de) * 1975-11-28 1980-10-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Referenzstromquelle zur Erzeugung eines temperaturunabhängigen Gleichstromes
US4097767A (en) * 1977-01-17 1978-06-27 Dbx, Incorporated Operational rectifier
GB1568441A (en) * 1977-02-14 1980-05-29 Tokyo Shibaura Electric Co Bias circuit

Also Published As

Publication number Publication date
CA1173119A (en) 1984-08-21
US4329598A (en) 1982-05-11
FR2480004B1 (fr) 1985-09-13
FR2480004A1 (fr) 1981-10-09
GB2073520A (en) 1981-10-14
GB2140637A (en) 1984-11-28
DE3110355C2 (de) 1995-07-20
GB2140637B (en) 1985-06-05
JPS56141608A (en) 1981-11-05
GB2073520B (en) 1985-03-06
AU538550B2 (en) 1984-08-16
JPS6164724U (ja) 1986-05-02
GB8413222D0 (en) 1984-06-27
AU6205480A (en) 1981-10-08
DE3110355A1 (de) 1982-03-04
NL8006615A (nl) 1981-11-02

Similar Documents

Publication Publication Date Title
US4714872A (en) Voltage reference for transistor constant-current source
US4792748A (en) Two-terminal temperature-compensated current source circuit
US4525663A (en) Precision band-gap voltage reference circuit
US4409500A (en) Operational rectifier and bias generator
US4591804A (en) Cascode current-source arrangement having dual current paths
JPS6340900Y2 (ja)
KR950000432B1 (ko) 트랜지스터 또는 반도체 장치를 시뮬레이팅할 수 있는 회로 및 포락선 검출기
US4451800A (en) Input bias adjustment circuit for amplifier
US4103219A (en) Shunt voltage regulator
JP2869664B2 (ja) 電流増幅器
JPS6155288B2 (ja)
KR920009548B1 (ko) 전류원 장치
JPH0770935B2 (ja) 差動電流増幅回路
US6605987B2 (en) Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence
KR950010131B1 (ko) 열 전류 공급원 및 집적 전압 조절기
JPS60208106A (ja) 差動増幅器
JP3178716B2 (ja) 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路
JPS6154286B2 (ja)
US3921013A (en) Biasing current attenuator
US6175226B1 (en) Differential amplifier with common-mode regulating circuit
US4573019A (en) Current mirror circuit
US5506536A (en) Differential amplifier with exponential gain characteristic
JPS5816206B2 (ja) 定電流回路
JPH0760981B2 (ja) 電圧−電流変換回路
KR850000581B1 (ko) 신호 변환 회로