JPS6029229Y2 - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS6029229Y2 JPS6029229Y2 JP1977107300U JP10730077U JPS6029229Y2 JP S6029229 Y2 JPS6029229 Y2 JP S6029229Y2 JP 1977107300 U JP1977107300 U JP 1977107300U JP 10730077 U JP10730077 U JP 10730077U JP S6029229 Y2 JPS6029229 Y2 JP S6029229Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- base
- constant current
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はカスコード接続を有する差動増幅器の改良に関
する。
する。
第1図に従来のカスコード接続された差動増幅器の一例
を示す。
を示す。
第1図においてトランジスタT2及びT2′の各コレク
タは、それぞれ抵抗R1及びR2を介して正電圧源(十
B)に接続されるとともに増幅器Aの差動入力端子に接
続される。
タは、それぞれ抵抗R1及びR2を介して正電圧源(十
B)に接続されるとともに増幅器Aの差動入力端子に接
続される。
又該トランジスタT2及びT2′のエミッタはそれぞれ
トランジスタT□及びT1′のコレクタに接続されてい
る。
トランジスタT□及びT1′のコレクタに接続されてい
る。
又トランジスタT1及びT1′の各エミッタは共通接続
されると共に、定電流源IAを介して負電圧源(−B)
に接続され、又さらにツェナーダイオードD1を介して
前記トランジスタT2及びT2′の共通接続されたベー
スに接続される。
されると共に、定電流源IAを介して負電圧源(−B)
に接続され、又さらにツェナーダイオードD1を介して
前記トランジスタT2及びT2′の共通接続されたベー
スに接続される。
又前記共通接続されたベース及びツェナーダイオードD
1の接続点は定tt流源IBに接続されている。
1の接続点は定tt流源IBに接続されている。
又トランジスタT□のベースは抵抗R3を介して接地さ
れるとともに所定の入力信号Viが印加される。
れるとともに所定の入力信号Viが印加される。
増幅器Aの出力端子は2分岐して一方は図示しない外部
回路に接続されるとともにもう一方は負帰還をかけるた
めに抵抗R4及びR6よりなる分圧回路によって分圧さ
れてトランジスタT工′のベースに印加される。
回路に接続されるとともにもう一方は負帰還をかけるた
めに抵抗R4及びR6よりなる分圧回路によって分圧さ
れてトランジスタT工′のベースに印加される。
今ツェナーダイオードD1のツェナー電圧を■21とし
、トランジスタT2及びT2′のペースエミッタ間電圧
をVBE2とし、トランジスタT1及びT1′のコレク
タエミッタ間電圧を■。
、トランジスタT2及びT2′のペースエミッタ間電圧
をVBE2とし、トランジスタT1及びT1′のコレク
タエミッタ間電圧を■。
0□とするとVCE1= V21 VBE2
(1)となり該コレクタエミッタ間電
圧V Ct、、1はほぼ一定の値に保持される。
(1)となり該コレクタエミッタ間電
圧V Ct、、1はほぼ一定の値に保持される。
トランジスタT□のベースに印加された入力信号Viは
、増幅されさらに増幅器Aによって増幅された後、分圧
抵抗R4及びR6を介して帰還されるので、上記増幅度
が充分大きければ入力信号Viとほぼ同相同レベルの信
号となって、トランジスタT1′のベースに印加される
。
、増幅されさらに増幅器Aによって増幅された後、分圧
抵抗R4及びR6を介して帰還されるので、上記増幅度
が充分大きければ入力信号Viとほぼ同相同レベルの信
号となって、トランジスタT1′のベースに印加される
。
従ってトランジスタT□及びT□′の共通接続されたエ
ミッタに、前記入力信号Viと同相同レベルの信号が現
われ、さらにツェナーダイオードD□を介してトランジ
スタT2及びT2′のベースにも、前記入力信号Viと
同相同レベルの信号が現われる。
ミッタに、前記入力信号Viと同相同レベルの信号が現
われ、さらにツェナーダイオードD□を介してトランジ
スタT2及びT2′のベースにも、前記入力信号Viと
同相同レベルの信号が現われる。
従って前記入力信号ViがトランジスタT□のベースに
印加された場合、前記2つの定電流源■8及びIsの各
々の端子電圧は、一方が増加すれば他方が減少する関係
にある。
印加された場合、前記2つの定電流源■8及びIsの各
々の端子電圧は、一方が増加すれば他方が減少する関係
にある。
従って該各定電流源■6及びIaの定電流特性が該端子
電圧の変化範囲にわたって一定に保持されないと、前記
入力信号Viが大きい場合は、入力信号Viに応じて該
定電流特性が変化する。
電圧の変化範囲にわたって一定に保持されないと、前記
入力信号Viが大きい場合は、入力信号Viに応じて該
定電流特性が変化する。
この場合定電流源■9及びIaの電流■1及びI2の変
化は、一方が増大する場合は他方が減少する関係になる
。
化は、一方が増大する場合は他方が減少する関係になる
。
ここで、ツェナーダイオードD□を流れる電流ID1は
ほぼ定電流源IBの電流■2に等しいのでトランジスタ
T□及びT□′を流れる電流をそれぞれ■。
ほぼ定電流源IBの電流■2に等しいのでトランジスタ
T□及びT□′を流れる電流をそれぞれ■。
1及びI。2とすればI□= I at + I C2
+I ol” ■ct+ I C2+I2 、”、 I c1+ I C2=II I2
(2)ここで電流11とI2は前記のように
入力信号Viによって互に逆方向に変化するので、該電
流■ユとI2との差は入力信号Viによって変動するこ
とになるから、(2)式によって明らかなようにトラン
ジスタT1及びI2のコレクタ電流も又変動する。
+I ol” ■ct+ I C2+I2 、”、 I c1+ I C2=II I2
(2)ここで電流11とI2は前記のように
入力信号Viによって互に逆方向に変化するので、該電
流■ユとI2との差は入力信号Viによって変動するこ
とになるから、(2)式によって明らかなようにトラン
ジスタT1及びI2のコレクタ電流も又変動する。
以上のような従来例における欠点を除き大入力信号時に
おいても電流源IBの変動による影響の少ない、カスコ
ード接続を有する差動増幅器を提供する為、第2図及び
第4図の様な回路が考えられている。
おいても電流源IBの変動による影響の少ない、カスコ
ード接続を有する差動増幅器を提供する為、第2図及び
第4図の様な回路が考えられている。
本考案はこの様な第2図の差動増幅器とその基本原理を
等しくするものであり、先づ第2図について説明する。
等しくするものであり、先づ第2図について説明する。
第1図の回路と同一部分には同一符号を付してその説明
を省略する。
を省略する。
第2図において第3のトランジスタ即ちトランジスタT
3は第1図の従来例におけるツェナーダイオードD□の
かわりに挿入するもので、該トランジスタT3のエミッ
タは、ダイオードD2を介して、第2のトランジスタ即
ちトランジスタT2及びT2′のベース同志の接続点に
接続され、ベースは第1のトランジスタ即ちトランジス
タT1及びT□′のエミッタ同志の接続点に接続され、
コレクタは負電圧源−Bに接続される。
3は第1図の従来例におけるツェナーダイオードD□の
かわりに挿入するもので、該トランジスタT3のエミッ
タは、ダイオードD2を介して、第2のトランジスタ即
ちトランジスタT2及びT2′のベース同志の接続点に
接続され、ベースは第1のトランジスタ即ちトランジス
タT1及びT□′のエミッタ同志の接続点に接続され、
コレクタは負電圧源−Bに接続される。
ここでトランジスタT3のペースエミッタ間電圧をVB
E3としダイオードD2の順方向電圧をv22とすれば
、 VBE3+ V22= VBE2+VCEI−”−Vc
gt=Vnz3+Vzz Vaaz
(31従ってトランジスタT1及びT1′のコレクタエ
ミッタ間電圧V CElはほぼ一定の電圧に保持され、
しかも定電流源■8の電流I2は、第1図の従来例と異
なり定電流源■9に流れ込むことはないので、I C1
+ I C2=11 (4
)となるるから入力信号Viによって変化する前記定電
流らの影響がトランジスタT1及びI2のコレクタ電流
に影響することがない。
E3としダイオードD2の順方向電圧をv22とすれば
、 VBE3+ V22= VBE2+VCEI−”−Vc
gt=Vnz3+Vzz Vaaz
(31従ってトランジスタT1及びT1′のコレクタエ
ミッタ間電圧V CElはほぼ一定の電圧に保持され、
しかも定電流源■8の電流I2は、第1図の従来例と異
なり定電流源■9に流れ込むことはないので、I C1
+ I C2=11 (4
)となるるから入力信号Viによって変化する前記定電
流らの影響がトランジスタT1及びI2のコレクタ電流
に影響することがない。
従って定電流源■8は従来例における程良好な定電流特
性を有するものを用いる必要がない。
性を有するものを用いる必要がない。
例えば抵抗をもって代用することが出来る。
なお前記コレクタエミッタ間電圧■。
olさらに大きく設定するにはダイオードD2は例えば
ツェナーダイオードを用いても良い。
ツェナーダイオードを用いても良い。
又トランジスタT3はダーリントン接続された2つのト
ランジスタによって代用してもよいことは勿論で、この
ようにすればトランジスタT3の入力インピーダンスが
大になるのでトランジスタT3による影響をさらに小さ
く出来る。
ランジスタによって代用してもよいことは勿論で、この
ようにすればトランジスタT3の入力インピーダンスが
大になるのでトランジスタT3による影響をさらに小さ
く出来る。
なお第4図の回路は、第2図において差動接続されたト
ランジスタ’r1’、 T2’及び抵抗R2省き且つ定
電流源■6としてエミッタ抵抗九を接続し、又定電流源
■8として抵抗R7を接続したもので、出力はトランジ
スタT2のコレクタより取り出される。
ランジスタ’r1’、 T2’及び抵抗R2省き且つ定
電流源■6としてエミッタ抵抗九を接続し、又定電流源
■8として抵抗R7を接続したもので、出力はトランジ
スタT2のコレクタより取り出される。
ここで、トランジスタT1のコレクタエミッタ間電圧■
。
。
。1は一定に保持されることは前述の通りである。
本考案はこの様な第2図の差動増幅器をさらに改良する
もので、トランジスタT1及びT□′のベースとエミッ
タにはほぼ同相同レベルの電圧変動を生じていることを
利用してトランジスタT3のベースをトランジスタT1
又はT1′のベースに接続するものである。
もので、トランジスタT1及びT□′のベースとエミッ
タにはほぼ同相同レベルの電圧変動を生じていることを
利用してトランジスタT3のベースをトランジスタT1
又はT1′のベースに接続するものである。
第3図は本考案の一実施例で第2図におけるトランジス
タT3のベースをトランジスタT1′のベースに接続す
る場合を示す。
タT3のベースをトランジスタT1′のベースに接続す
る場合を示す。
この場合トランジスタT□′のベースは前記分圧抵抗R
4及びR5によって比較的低インピーダンスになされて
いるのでトランジスタT1のベースに接続するよりもト
ランジスタT3の入力インピーダンスの影響が少く好都
合である。
4及びR5によって比較的低インピーダンスになされて
いるのでトランジスタT1のベースに接続するよりもト
ランジスタT3の入力インピーダンスの影響が少く好都
合である。
なお第3図においてダイオードD2を省略したのでトラ
ンジスタT1及びT□′のペースエミッタ間電圧をVB
E□とすれば ■。
ンジスタT1及びT□′のペースエミッタ間電圧をVB
E□とすれば ■。
E1+VBE2= VBE3+VBEI・°・VCE1
= VBE3+VBEI VBE2
(5)となりトランジスタT1及びT1′のコレクタエ
ミッタ間電圧はほぼ一定に保持される。
= VBE3+VBEI VBE2
(5)となりトランジスタT1及びT1′のコレクタエ
ミッタ間電圧はほぼ一定に保持される。
又トランジスタT3とT1′とは互に導電型が異なるの
で、トランジスタT□′のベース電流の少くとモ一部が
トランジスタT3のベース電流より供給される。
で、トランジスタT□′のベース電流の少くとモ一部が
トランジスタT3のベース電流より供給される。
即ち本来抵稙ス、を介して供給されるべきベース電流が
、トランジスタT3のベースより供給されるので、等価
的にトランジスタT□′のベースを見た入力抵抗が高く
なる。
、トランジスタT3のベースより供給されるので、等価
的にトランジスタT□′のベースを見た入力抵抗が高く
なる。
又本考案はFET回路に対しても適用出来ることは勿論
である。
である。
以上のように本考案によればカスコード接続を有する差
動増幅器に用いるレベルシフト用トランジスタの定電流
源IBの電流I2が差動トランジスタT1又はT1′の
エミッタ電路に流入しないので、定電流源りの電流変動
の影響が無視出来る。
動増幅器に用いるレベルシフト用トランジスタの定電流
源IBの電流I2が差動トランジスタT1又はT1′の
エミッタ電路に流入しないので、定電流源りの電流変動
の影響が無視出来る。
従って定電流源■8を従来の如く高性能にする必要がな
いので構造を簡単にすることが出来る。
いので構造を簡単にすることが出来る。
しかも、差動増幅回路の差動トランジスタの一方のベー
ス電流がレベルシフト用のトランジスタのベースより供
給されるので、上記差動トランジスタの一方のベースの
入力抵抗を高くすることが出来る。
ス電流がレベルシフト用のトランジスタのベースより供
給されるので、上記差動トランジスタの一方のベースの
入力抵抗を高くすることが出来る。
第1図は従来例を示す回路図、第2図はこの考案の原理
を説明する回路図、第3図はこの考案の一実施例を示す
回路図、第4図はこの考案の原理を説明する回路図。 T□、T1′、T2.T2′、T3・・・・・・トラン
ジスタ、R1−R7・・・・・・抵抗、IA、IB・・
・・・・定電流源。
を説明する回路図、第3図はこの考案の一実施例を示す
回路図、第4図はこの考案の原理を説明する回路図。 T□、T1′、T2.T2′、T3・・・・・・トラン
ジスタ、R1−R7・・・・・・抵抗、IA、IB・・
・・・・定電流源。
Claims (1)
- 各エミッタが共通の第1の定電流源を介して第2の電源
に差動接続された第1及び第2のトランジスタの各コレ
クタに、ベース同志が共通接続された第3及び第4のト
ランジスタのエミッタを接続してカスコード接続と威し
、該第3及び第4のトランジスタのコレクタはそれぞれ
負荷インピーダンスを介して第1の電源に接続したカス
コード接続を有する差動増幅器において、エミッタが第
2の定電流源を介して上記第1の電源に接続され、コレ
クタが上記第2の電源に接続された第5のトランジスタ
を有し、該第5のトランジスタの導電型を上記第1及び
第2のトランジスタと異なるものとし、上記第5のトラ
ンジスタのベースを上記第1又は第2のトランジスタの
ベースに接続し、上記第5のトランジスタのエミッタを
上記第3及び第4のトランジスタのベースに接続したこ
とを特徴とする差動増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1977107300U JPS6029229Y2 (ja) | 1977-08-11 | 1977-08-11 | 差動増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1977107300U JPS6029229Y2 (ja) | 1977-08-11 | 1977-08-11 | 差動増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5435155U JPS5435155U (ja) | 1979-03-07 |
JPS6029229Y2 true JPS6029229Y2 (ja) | 1985-09-04 |
Family
ID=29051279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1977107300U Expired JPS6029229Y2 (ja) | 1977-08-11 | 1977-08-11 | 差動増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6029229Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5925407A (ja) * | 1982-07-31 | 1984-02-09 | Sony Corp | 演算増幅回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5132156A (ja) * | 1974-07-08 | 1976-03-18 | Philips Nv |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5297046U (ja) * | 1976-01-19 | 1977-07-20 | ||
JPS52101345U (ja) * | 1976-01-29 | 1977-08-01 |
-
1977
- 1977-08-11 JP JP1977107300U patent/JPS6029229Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5132156A (ja) * | 1974-07-08 | 1976-03-18 | Philips Nv |
Also Published As
Publication number | Publication date |
---|---|
JPS5435155U (ja) | 1979-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
JPS61230411A (ja) | 電気回路 | |
US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
US4442400A (en) | Voltage-to-current converting circuit | |
JPH0695610B2 (ja) | バイアス電圧発生回路及びその方法 | |
JP2869664B2 (ja) | 電流増幅器 | |
US4654602A (en) | Current mirror circuit | |
US4425551A (en) | Differential amplifier stage having bias compensating means | |
JPH0446009B2 (ja) | ||
US4490685A (en) | Differential amplifier | |
US5172017A (en) | Integrated circuit arrangement including a differential amplifier which generates a constant output voltage over a large temperature range | |
US4779061A (en) | Current-mirror arrangement | |
US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
JPS6029229Y2 (ja) | 差動増幅器 | |
US4612513A (en) | Differential amplifier | |
US4553107A (en) | Current mirror circuit having stabilized output current | |
JP2504075B2 (ja) | トランジスタ増幅器 | |
JPH0220164B2 (ja) | ||
JP2716219B2 (ja) | 電流ミラー回路 | |
JPH03112214A (ja) | 電圧比較回路 | |
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
US5204638A (en) | Intrinsic offset recovery circuit particularly for amplifiers | |
JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
JPH0326670Y2 (ja) | ||
JPH0332096Y2 (ja) |