JPS5925407A - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPS5925407A JPS5925407A JP57133913A JP13391382A JPS5925407A JP S5925407 A JPS5925407 A JP S5925407A JP 57133913 A JP57133913 A JP 57133913A JP 13391382 A JP13391382 A JP 13391382A JP S5925407 A JPS5925407 A JP S5925407A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- trs
- voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バイポーラ・トランジスタカ用いられて構成
される、比較的低い電源電圧で動作する演算増幅回路に
簡する。
される、比較的低い電源電圧で動作する演算増幅回路に
簡する。
背景技術とその問題点
バイポーラ・トランジスタが用いられて構成された演算
増幅回路が、集積回路の発展のもとに、各種提案されて
いる。斯かる演算増幅回路は、通常、差動入力段を備え
た構成とされるが、従来知られているものは、全体の構
成が極めて複雑であるに加えて、高い電源電圧を必要と
するものが多い。また、比較的低い電源電圧でも、カレ
ント・ミラー回路を用いて電圧の有効利用をはかること
により、比較的太なる振幅の出力信号が得られるように
なされたものもあ゛るが、それらも出力歪特性が良好で
ない、高周波特性が良好でない、温度変化に対する特性
補償が不充分である等々の問題点を伴っており、いずれ
のものも、その使用にあたって種々の不便をきたしてい
る。
増幅回路が、集積回路の発展のもとに、各種提案されて
いる。斯かる演算増幅回路は、通常、差動入力段を備え
た構成とされるが、従来知られているものは、全体の構
成が極めて複雑であるに加えて、高い電源電圧を必要と
するものが多い。また、比較的低い電源電圧でも、カレ
ント・ミラー回路を用いて電圧の有効利用をはかること
により、比較的太なる振幅の出力信号が得られるように
なされたものもあ゛るが、それらも出力歪特性が良好で
ない、高周波特性が良好でない、温度変化に対する特性
補償が不充分である等々の問題点を伴っており、いずれ
のものも、その使用にあたって種々の不便をきたしてい
る。
発明の目的
斯かる点に鑑み本発明は、差動入力段を備え、比較的低
い電源室、圧で動作し、かつ、出力歪特性に優れるとと
もに、高周波特性に優れていて広帯域増幅が行える、新
規な構成を有する演算増幅回路を提供することを目的と
する。
い電源室、圧で動作し、かつ、出力歪特性に優れるとと
もに、高周波特性に優れていて広帯域増幅が行える、新
規な構成を有する演算増幅回路を提供することを目的と
する。
発明の概要
本発明に係る演算増幅回路は、エミッタが共通接続され
て定電流源に接続され、ベースに入力信号が供給される
第１及び第氾のトランジスタで形成された差動増幅部が
配きれ、斯かる第１及び第氾のトランジスタの夫々のコ
レクタに、第３及び第グのトランジスタがカスコード接
続部を形成して接続され、これら第３及び第ダのトラン
ジスタのベースが共通接続されるとともに、それらのコ
レクタに出力信号導出部が接続きれ、１゛た、第１及び
第氾のトランジスタの夫々のエミッタに第Ｓのトランジ
スタのベースが接続され、さらに、この第Ｓのトランジ
スタのエミッタと第３及び第グのトランジスタの夫々の
ベースとの間に、少なくとも７つの、例えば、ダイオー
ド接続されたトランジスタの如くの、ＰＮ接合順方向電
圧を発生する素子が接続されて構成される。そして、こ
のように、第１及び第２のトランジスタとカスコード接
続を形成する第３及び第グのトランジスタが配され、第
１及び第氾のトランジスタの夫々のエミッタと第３及び
第グのトランジスタの夫々のベースとの間に、第３のト
ランジスタのベース・エミッタ間とＰＮ接合順方向電圧
全発生する素子が接続される構成とされることにより、
比較的低い電源電圧のもとに於いても、第１及び第２の
トランジスタの夫々がそのコレクタ・エミッタ間電圧が
一定とされた状態で動作するようにされて出力歪特性が
向上せしめられ、また、高周波特性が改善きれる。
て定電流源に接続され、ベースに入力信号が供給される
第１及び第氾のトランジスタで形成された差動増幅部が
配きれ、斯かる第１及び第氾のトランジスタの夫々のコ
レクタに、第３及び第グのトランジスタがカスコード接
続部を形成して接続され、これら第３及び第ダのトラン
ジスタのベースが共通接続されるとともに、それらのコ
レクタに出力信号導出部が接続きれ、１゛た、第１及び
第氾のトランジスタの夫々のエミッタに第Ｓのトランジ
スタのベースが接続され、さらに、この第Ｓのトランジ
スタのエミッタと第３及び第グのトランジスタの夫々の
ベースとの間に、少なくとも７つの、例えば、ダイオー
ド接続されたトランジスタの如くの、ＰＮ接合順方向電
圧を発生する素子が接続されて構成される。そして、こ
のように、第１及び第２のトランジスタとカスコード接
続を形成する第３及び第グのトランジスタが配され、第
１及び第氾のトランジスタの夫々のエミッタと第３及び
第グのトランジスタの夫々のベースとの間に、第３のト
ランジスタのベース・エミッタ間とＰＮ接合順方向電圧
全発生する素子が接続される構成とされることにより、
比較的低い電源電圧のもとに於いても、第１及び第２の
トランジスタの夫々がそのコレクタ・エミッタ間電圧が
一定とされた状態で動作するようにされて出力歪特性が
向上せしめられ、また、高周波特性が改善きれる。
実施例
以下、図を参照して本発明の実施例について述べる。
図は本発明にイ糸る演算増幅回路の一例を示す。
ここで、ＮＰＮトランジスタ／２，２及び３は差動増幅
部を形成しており、夫々のエミッタが共通接続され、ｉ
！た、夫々のベースは差動入力信号が供給される一対の
入力端子グ及び、ｆｆＦこ接続される、。
部を形成しており、夫々のエミッタが共通接続され、ｉ
！た、夫々のベースは差動入力信号が供給される一対の
入力端子グ及び、ｆｆＦこ接続される、。
トランジスタ／及びΩの共通接続されたエミッタと負電
源−ｖｃとの間に接続されたトランジスタ３は、そのベ
ースに接続されたダイオード接続のＮＰＮトランジスタ
乙により規定てれる一定の電流、２Ｉ。′ｆｆ：流す定
電流源を形成している。トランジスタ乙には、正電源＋
ｖｏと接地電位部との間に接続されｆｃＰＮＰトランジ
スタ７及びｇと、エミッタが抵抗９を介して正電源十■
ｏに、ベースがトランジスタ７のベースに、そして、コ
レクタがトランジスタ乙のコレクタに、夫々、接続され
た、ＰＮＰ）ランジスタ１０で形成される定電１流源部
から、一定の電流２Ｉｏが供給される。そして、トラン
ジスタ３及び乙の夫々のエミッタと負電源−ｖｃとの間
の抵抗／／及び／２は、互いに等しい抵抗値Ｉ％ ７に
有すものとされている。。
源−ｖｃとの間に接続されたトランジスタ３は、そのベ
ースに接続されたダイオード接続のＮＰＮトランジスタ
乙により規定てれる一定の電流、２Ｉ。′ｆｆ：流す定
電流源を形成している。トランジスタ乙には、正電源＋
ｖｏと接地電位部との間に接続されｆｃＰＮＰトランジ
スタ７及びｇと、エミッタが抵抗９を介して正電源十■
ｏに、ベースがトランジスタ７のベースに、そして、コ
レクタがトランジスタ乙のコレクタに、夫々、接続され
た、ＰＮＰ）ランジスタ１０で形成される定電１流源部
から、一定の電流２Ｉｏが供給される。そして、トラン
ジスタ３及び乙の夫々のエミッタと負電源−ｖｃとの間
の抵抗／／及び／２は、互いに等しい抵抗値Ｉ％ ７に
有すものとされている。。
トランジスタ／及びコの夫々のコレクタには、ベース接
地形とされ７ｖＮＰＮ）ランジスタ／Ｊ及び／ｌｌの夫
々のエミッタが接続され、トランジスタ／とトランジス
タ／３とで、及び、トランジスターとトランジスターダ
とで、夫々、カスコード接続部が形成されている。トラ
ンジスタ／３及び／りの夫々のベースは共通接続され、
また、夫々のコレクタには、ＰＮＰトランジスタ／Ｓ及
び／乙、及びＰＮＰ ）ランジスタ／７及び７ｇによっ
て夫々形成される出力信号導出部が接続される１゜トラ
ンジスタ／Ｓと／乙及びトランジスタ／７と７ｇは、夫
々、カレント・ミラー回路を形成しており、ダイオード
接続されたトランジスタ／Ｓ及び／７の夫々のコレクタ
がトランジスタ／３及び／ｌｌの夫々のコレクタに接続
され、トランジスタ／乙蒸び７ｇの夫々のコレクタは、
一定の電流Ｉｏｔ流す定電流源／９及び、２０を介して
負電源−ｖｃに接続される。これらトランジスタ１５゜
／乙、／７及び７ｇの夫々のエミッタは、互いに等しい
抵抗ｆＫＲ，ｚ’を有する抵抗、２／、；１．２．．２
３及び２’ｌ’ｃ介して正電源十Ｖ。に接続てれる。そ
して、トランジスタ／乙及び７ｇの夫々のコレクタから
出力端子２ｋ及びλ乙が導出きれている。
地形とされ７ｖＮＰＮ）ランジスタ／Ｊ及び／ｌｌの夫
々のエミッタが接続され、トランジスタ／とトランジス
タ／３とで、及び、トランジスターとトランジスターダ
とで、夫々、カスコード接続部が形成されている。トラ
ンジスタ／３及び／りの夫々のベースは共通接続され、
また、夫々のコレクタには、ＰＮＰトランジスタ／Ｓ及
び／乙、及びＰＮＰ ）ランジスタ／７及び７ｇによっ
て夫々形成される出力信号導出部が接続される１゜トラ
ンジスタ／Ｓと／乙及びトランジスタ／７と７ｇは、夫
々、カレント・ミラー回路を形成しており、ダイオード
接続されたトランジスタ／Ｓ及び／７の夫々のコレクタ
がトランジスタ／３及び／ｌｌの夫々のコレクタに接続
され、トランジスタ／乙蒸び７ｇの夫々のコレクタは、
一定の電流Ｉｏｔ流す定電流源／９及び、２０を介して
負電源−ｖｃに接続される。これらトランジスタ１５゜
／乙、／７及び７ｇの夫々のエミッタは、互いに等しい
抵抗ｆＫＲ，ｚ’を有する抵抗、２／、；１．２．．２
３及び２’ｌ’ｃ介して正電源十Ｖ。に接続てれる。そ
して、トランジスタ／乙及び７ｇの夫々のコレクタから
出力端子２ｋ及びλ乙が導出きれている。
芒らに、トランジスタ／及びコのソ゛ミッタにバッファ
抵抗、２７を介して、ＰＮＰトランジスタ２ｇのベース
が接続される。このトランジスタ２ｇのコレクタは負電
源−ｖｏに接続され、捷た、そのエミッタとトランジス
タ／、３及び／＋！の共通接続されたベースとの間に、
ＮＰＮ）ランジスタ２９及び３０で形成されたλつのＰ
Ｎ’［合順方向電圧を発生する素子が接続されている。
抵抗、２７を介して、ＰＮＰトランジスタ２ｇのベース
が接続される。このトランジスタ２ｇのコレクタは負電
源−ｖｏに接続され、捷た、そのエミッタとトランジス
タ／、３及び／＋！の共通接続されたベースとの間に、
ＮＰＮ）ランジスタ２９及び３０で形成されたλつのＰ
Ｎ’［合順方向電圧を発生する素子が接続されている。
この場合、トランジスタ３０は、コレクタとベースとが
共通接続されたダイオード接続とされて、そのコレクタ
及びエミッタがトランジスタ、２９のコレクタ及びベー
スに夫々接続され、トランジスタ、２９は、エミッタが
トランジスタ２ｇのエミッタに、また、コレクタがトラ
ンジスタ／３及び／グのベースに接続されている。従っ
て、これらトランジスタ２９及び３０は、これらに電流
が流れるとき、トランジスタ／３及び／ｌＩのベースと
トランジスタ、２ｇのエミッタとの間で、トランジスタ
３０のベース・エミッタ間に於けるＰＮ接合順方向電圧
（ベース・エミッタ間電圧）及びトランジスタ２９のベ
ース・エミッタ間に於けるＰＮ接合順方向電圧（ベース
・エミッタ間電圧）全発生し、トランジスタ／３及び／
ｌｌのベースとトランジスタ、２ｇのエミッタとの間に
は、これら両型圧の和の電圧が印加される。そして、ト
ランジスタ２９及び３０の共通接続されたコレクタには
、ベースが、トランジスタ１０と同様に、トランジスタ
７のベースに接続ビされ、エミッタが抵抗３７を介して
正電源子Ｖ。に接続されて定電流源を形成するＰＮＰト
ランジスタ３．２のコレクタが接続される。ここで、抵
抗３／ば、抵抗ワの抵抗値Ｒ，？の２倍の抵抗値、２Ｒ
Ｊ ｋ有すものとされ、従って、トランジスタ３２はト
ランジスタコ９及び３０による金穴回路に、トランジス
タ１０が供給する電流λ１．の−の電流、即ち、一定の
電流ＩＯを供給し、このコ 電流■ｏはトランジスタ、２ｑ及び３０による合成回路
からトランジスタ、２ｇｆｃ通じて流れる。
共通接続されたダイオード接続とされて、そのコレクタ
及びエミッタがトランジスタ、２９のコレクタ及びベー
スに夫々接続され、トランジスタ、２９は、エミッタが
トランジスタ２ｇのエミッタに、また、コレクタがトラ
ンジスタ／３及び／グのベースに接続されている。従っ
て、これらトランジスタ２９及び３０は、これらに電流
が流れるとき、トランジスタ／３及び／ｌＩのベースと
トランジスタ、２ｇのエミッタとの間で、トランジスタ
３０のベース・エミッタ間に於けるＰＮ接合順方向電圧
（ベース・エミッタ間電圧）及びトランジスタ２９のベ
ース・エミッタ間に於けるＰＮ接合順方向電圧（ベース
・エミッタ間電圧）全発生し、トランジスタ／３及び／
ｌｌのベースとトランジスタ、２ｇのエミッタとの間に
は、これら両型圧の和の電圧が印加される。そして、ト
ランジスタ２９及び３０の共通接続されたコレクタには
、ベースが、トランジスタ１０と同様に、トランジスタ
７のベースに接続ビされ、エミッタが抵抗３７を介して
正電源子Ｖ。に接続されて定電流源を形成するＰＮＰト
ランジスタ３．２のコレクタが接続される。ここで、抵
抗３／ば、抵抗ワの抵抗値Ｒ，？の２倍の抵抗値、２Ｒ
Ｊ ｋ有すものとされ、従って、トランジスタ３２はト
ランジスタコ９及び３０による金穴回路に、トランジス
タ１０が供給する電流λ１．の−の電流、即ち、一定の
電流ＩＯを供給し、このコ 電流■ｏはトランジスタ、２ｑ及び３０による合成回路
からトランジスタ、２ｇｆｃ通じて流れる。
以上の如くの構成に於いて、入力端子グ及び汐は、入力
信号が供給きれないとき、即ち、無信号時には、接地電
位に保たれろう斯かる無１言号時に於いては、差動増幅
部はバランス状態にあり、トランジスタ／及び２には、
夫々、トランジスタ／Ｓ及び／３、及び、トランジスタ
／７及び／グを通じて、一定のアイドリング電流■。が
流れる。
信号が供給きれないとき、即ち、無信号時には、接地電
位に保たれろう斯かる無１言号時に於いては、差動増幅
部はバランス状態にあり、トランジスタ／及び２には、
夫々、トランジスタ／Ｓ及び／３、及び、トランジスタ
／７及び／グを通じて、一定のアイドリング電流■。が
流れる。
そして、入力端子り及び左に差動人力信号が供給される
と、トランジスタ／及びスには、この差動入力信号に応
じて）化する差動電流が流れる。こを流れ、トランジス
タ／Ｓと／乙及びトランジスタ／７と７ｇは夫々カレン
ト・ミラー回路を形成していて、出力端子、２ｋ及び２
乙に次段の回路等の負荷が接続された場合には、トラン
ジスタ／乙及び７ｇには、夫々、トランジスタ／左及び
７７を流れる電流と同じ電流が流れるので、トランジス
タ／乙及び７ｇにも、トランジスタ／及び、２を流れる
差動電流と同じ電流が流れる１、これにより、トランジ
スタ／乙及び７ｇのコレクタに接続された出力端子２り
及びλ乙に増幅された出力信号が得られることになるの
であるが、この場合、正電源＋ｖｃ及び負電源−Ｖｃの
電圧値が比較的低くても、電圧の有効利用がはかられて
、出力匍号の電圧の振幅は充分大なるものとされる。
と、トランジスタ／及びスには、この差動入力信号に応
じて）化する差動電流が流れる。こを流れ、トランジス
タ／Ｓと／乙及びトランジスタ／７と７ｇは夫々カレン
ト・ミラー回路を形成していて、出力端子、２ｋ及び２
乙に次段の回路等の負荷が接続された場合には、トラン
ジスタ／乙及び７ｇには、夫々、トランジスタ／左及び
７７を流れる電流と同じ電流が流れるので、トランジス
タ／乙及び７ｇにも、トランジスタ／及び、２を流れる
差動電流と同じ電流が流れる１、これにより、トランジ
スタ／乙及び７ｇのコレクタに接続された出力端子２り
及びλ乙に増幅された出力信号が得られることになるの
であるが、この場合、正電源＋ｖｃ及び負電源−Ｖｃの
電圧値が比較的低くても、電圧の有効利用がはかられて
、出力匍号の電圧の振幅は充分大なるものとされる。
この場合、正電源＋ｖｃ及び負電源−ｖｏの電圧が比較
的低いものとされるときには、トランジスタ／及び２ｉ
ｄ夫々小なるコレクタ・エミッタ間電圧ＶＣＥ／及びＶ
ＣＥコをもって動作することになる３、このため、例え
ば、入力端子グ及びＳに供給される差動入力信号が同相
成分を含むものであって、そのためトランジスタ／及び
Ωのエミッタ電位が変動し、その結果、ＶＣＥ／及びＶ
ＣＥ、２が変化する場合には、トランジスタ／及び記の
出力特性の変動をきたして出力歪を生ずることになる。
的低いものとされるときには、トランジスタ／及び２ｉ
ｄ夫々小なるコレクタ・エミッタ間電圧ＶＣＥ／及びＶ
ＣＥコをもって動作することになる３、このため、例え
ば、入力端子グ及びＳに供給される差動入力信号が同相
成分を含むものであって、そのためトランジスタ／及び
Ωのエミッタ電位が変動し、その結果、ＶＣＥ／及びＶ
ＣＥ、２が変化する場合には、トランジスタ／及び記の
出力特性の変動をきたして出力歪を生ずることになる。
しかしながら、本例に於いては、トランジスタｉｇ 、
、２９及び３０の存在により、トランジスタ／３及び／
ｌｌの共通接続されたベース間の接続点Ｐとトランジス
タ／及びコの共通接続されたエミッタ間の接琥点Ｑとの
間には、トランジスタ２ｇ。
、２９及び３０の存在により、トランジスタ／３及び／
ｌｌの共通接続されたベース間の接続点Ｐとトランジス
タ／及びコの共通接続されたエミッタ間の接琥点Ｑとの
間には、トランジスタ２ｇ。
２ワ及び３０の夫々のベース・エミッタ間電圧ＶＢＥｇ
ｌ ＶＢＥ’？及びＶＢＥＯの和の・電圧、ＶＢＥｇ
＋ＶＢＥ９ 十ＶＢＥｏが印加されることになる。ト
ランジスタ、２ｇ及びトランジスタ２９及び３０による
合成回路には一定の電流１ｏが流れておりＩ ＶＩＩＥ
＆ ｌ ＶＢＥ９及びＶＢＥＯは互いに等しい一定の値
となるので、これをＶＢＥとすると、接続点ＰとＱとの
間の電圧は一定値３■ＢＥで固定されていることになる
。（但し、トランジスタ、２ｇのベース電流にょ為バッ
ファ抵抗、２７に於ける電圧降下は無視する。）−また
、アイドリング電流１゜が流れるトランジスタ／３及び
／９のベース・エミッタ間Ｎ ａＥ ＶＢ Ｅ Ｊ及び
ＶＢＥ４も夫々ＶＢＦ、となるので、接続点ＰとＱとの
間の電圧から、トランジスタ／３及び／グの夫々のベー
ス・エミッタ間電圧ＶＢＥ３及びＶｎｇｕ”を引いた［
直となるトラン・ジスタ／及びコのコレクタ・エミッタ
間型ＩｆＶｃ Ｅｔ及びＶｃｖａｕ、３ＶＢｚ −Ｖｓ
Ｅ −” ２ＶＢＥとなり、一定となる。即ち、トラ
ンジスタ／及び２は、それらのエミッタ電位が変動する
場合には、その変動に追従してコレクタ電位も変動する
ようにされていて、そのコレクタ・エミッタ間′１我圧
ＶＣＥ／及びＶＣＥ、ｔが一定の値ｕＶＢＥに固定され
ているのである。従って、例えば、差動入力信号が同相
成分を含み、トランジスタ／及びコのエミッタ電位が変
動するような場合にも、それらのコレクタ・エミッタ間
電圧ＶＣＥ／及びＶＣＥ２は変化せず、トランジスタ／
及びコは、直線性良好な増幅動作全行って出力歪を生じ
ない、。
ｌ ＶＢＥ’？及びＶＢＥＯの和の・電圧、ＶＢＥｇ
＋ＶＢＥ９ 十ＶＢＥｏが印加されることになる。ト
ランジスタ、２ｇ及びトランジスタ２９及び３０による
合成回路には一定の電流１ｏが流れておりＩ ＶＩＩＥ
＆ ｌ ＶＢＥ９及びＶＢＥＯは互いに等しい一定の値
となるので、これをＶＢＥとすると、接続点ＰとＱとの
間の電圧は一定値３■ＢＥで固定されていることになる
。（但し、トランジスタ、２ｇのベース電流にょ為バッ
ファ抵抗、２７に於ける電圧降下は無視する。）−また
、アイドリング電流１゜が流れるトランジスタ／３及び
／９のベース・エミッタ間Ｎ ａＥ ＶＢ Ｅ Ｊ及び
ＶＢＥ４も夫々ＶＢＦ、となるので、接続点ＰとＱとの
間の電圧から、トランジスタ／３及び／グの夫々のベー
ス・エミッタ間電圧ＶＢＥ３及びＶｎｇｕ”を引いた［
直となるトラン・ジスタ／及びコのコレクタ・エミッタ
間型ＩｆＶｃ Ｅｔ及びＶｃｖａｕ、３ＶＢｚ −Ｖｓ
Ｅ −” ２ＶＢＥとなり、一定となる。即ち、トラ
ンジスタ／及び２は、それらのエミッタ電位が変動する
場合には、その変動に追従してコレクタ電位も変動する
ようにされていて、そのコレクタ・エミッタ間′１我圧
ＶＣＥ／及びＶＣＥ、ｔが一定の値ｕＶＢＥに固定され
ているのである。従って、例えば、差動入力信号が同相
成分を含み、トランジスタ／及びコのエミッタ電位が変
動するような場合にも、それらのコレクタ・エミッタ間
電圧ＶＣＥ／及びＶＣＥ２は変化せず、トランジスタ／
及びコは、直線性良好な増幅動作全行って出力歪を生じ
ない、。
上述のＶＢＥば、通常、０．７Ｖ程度となるので、本例
では、トランジスタ／及びλのコレクタ・エミッタ間電
圧Ｖ（１：Ｅ／及びＶＣＥ２は、２ＶＢＥ＝／、ｌｌＶ
程度となる。ここで、トランジスタ／及び記は、そのコ
レクタ・エミッタ間電圧ＶＣＥ／及びＶＣＥ！がθ、７
Ｖ程度でも動作し得るので、本例のトランジスタ２９及
び３θに代えて、７つのダイオード接続されたトランジ
スタ等による７つのＰＮ接合順方向電圧を発生する素子
を接続して、接続点ＰとＱとの間の電圧にバＢａに固定
し、トランジスタ／及びスのコレクタ・エミッタ間電圧
ＶＣＥ／及びＶＣＥ２の（ｉｔｔ ｋＶＢＥに固定する
ようにしてもよい。また、トランジスタ／及び氾ば、そ
のコレクタ・エミッタ間電圧ｖｃ Ｅ ／及びＶＣＥ、
２が、２ＶＢＦ、以上とされてもよく、むしろ、許され
るならある程度高くきれるのが望ましいので、本例のト
ランジスタ、２９及び３θに代えて、３つ以上のＰＮ接
合順方向電圧を発生する素子を接続して、接続点ＰとＱ
との間の電圧ｆ ＺＶＢＥ以上に固定し、斗うンジスク
／及びコのコレクタ・エミッタ間電圧ＶＣＥ／及びＶＣ
ＥＪの値ｋ Ｊ’ＶＢ Ｅ以上に固定するようにしても
よいこと勿論である。。
では、トランジスタ／及びλのコレクタ・エミッタ間電
圧Ｖ（１：Ｅ／及びＶＣＥ２は、２ＶＢＥ＝／、ｌｌＶ
程度となる。ここで、トランジスタ／及び記は、そのコ
レクタ・エミッタ間電圧ＶＣＥ／及びＶＣＥ！がθ、７
Ｖ程度でも動作し得るので、本例のトランジスタ２９及
び３θに代えて、７つのダイオード接続されたトランジ
スタ等による７つのＰＮ接合順方向電圧を発生する素子
を接続して、接続点ＰとＱとの間の電圧にバＢａに固定
し、トランジスタ／及びスのコレクタ・エミッタ間電圧
ＶＣＥ／及びＶＣＥ２の（ｉｔｔ ｋＶＢＥに固定する
ようにしてもよい。また、トランジスタ／及び氾ば、そ
のコレクタ・エミッタ間電圧ｖｃ Ｅ ／及びＶＣＥ、
２が、２ＶＢＦ、以上とされてもよく、むしろ、許され
るならある程度高くきれるのが望ましいので、本例のト
ランジスタ、２９及び３θに代えて、３つ以上のＰＮ接
合順方向電圧を発生する素子を接続して、接続点ＰとＱ
との間の電圧ｆ ＺＶＢＥ以上に固定し、斗うンジスク
／及びコのコレクタ・エミッタ間電圧ＶＣＥ／及びＶＣ
ＥＪの値ｋ Ｊ’ＶＢ Ｅ以上に固定するようにしても
よいこと勿論である。。
なお、本例に於けるトランジスタΩｇのベースに挿入さ
れたバッファ抵抗２７は、トランジスタ／及びコの共通
接続されたエミッタにトランジスタ２ｇ 、２９及び３
０等が接続されることにより、容量性インピーダンスが
接続されることになって、トランジスタ／及びコの共通
接続されたエミッタに接続されたインピーダンスのｌ１
ｌＩ’（ｃ−低下せしめる虞れがあるので、これを補償
するものであ−る１、！。
れたバッファ抵抗２７は、トランジスタ／及びコの共通
接続されたエミッタにトランジスタ２ｇ 、２９及び３
０等が接続されることにより、容量性インピーダンスが
接続されることになって、トランジスタ／及びコの共通
接続されたエミッタに接続されたインピーダンスのｌ１
ｌＩ’（ｃ−低下せしめる虞れがあるので、これを補償
するものであ−る１、！。
た、トランジスタ／３及び／４’の共通接続でれたベー
スとトランジスタ２７及び３０の共通接続きれたコレク
タとの間にも、同様の目的で他のバッファ抵抗を挿入す
るようにしてもよい。
スとトランジスタ２７及び３０の共通接続きれたコレク
タとの間にも、同様の目的で他のバッファ抵抗を挿入す
るようにしてもよい。
さらに、本例に於いては、トランジスタ／及び−にベー
ス接地形のトランジスタ／３及び／ｌｌが夫々接続され
て、カスコード接続部が形成されているので、電圧帰還
率が小さくなって高周波信号まで増幅でき、広帯域増幅
が実現される。
ス接地形のトランジスタ／３及び／ｌｌが夫々接続され
て、カスコード接続部が形成されているので、電圧帰還
率が小さくなって高周波信号まで増幅でき、広帯域増幅
が実現される。
また、トランジスタ／及びコの夫々に、それらの共通接
続されたエミッタに接続されたトランジスタ３により形
成される定電流源によ電流される定電流ＩＯと、トラン
ジスタ、２ｇ及びトランジスタ、２９及び３０による合
成回路に、トランジスタ３／で形成される定電流源から
供給される定電流ＩＯとは、回路構成上いわば同一の定
電流源から供給されることになるので、温度特性も一致
するものとなシ、これらの電流が流れる各トランジスタ
のベース・エミッタ間電圧のばらつきが防止されて、回
路の温度変化に対する特性補償も充分行われるようにさ
れている。
続されたエミッタに接続されたトランジスタ３により形
成される定電流源によ電流される定電流ＩＯと、トラン
ジスタ、２ｇ及びトランジスタ、２９及び３０による合
成回路に、トランジスタ３／で形成される定電流源から
供給される定電流ＩＯとは、回路構成上いわば同一の定
電流源から供給されることになるので、温度特性も一致
するものとなシ、これらの電流が流れる各トランジスタ
のベース・エミッタ間電圧のばらつきが防止されて、回
路の温度変化に対する特性補償も充分行われるようにさ
れている。
応用例
本発明に係る演算増幅回路（は、汎用増幅回路として各
種用途に適用し得るものであり、例えば、音声信号に対
する電力増幅回路系の初段増幅部を構成するに好適であ
る。
種用途に適用し得るものであり、例えば、音声信号に対
する電力増幅回路系の初段増幅部を構成するに好適であ
る。
発明の効果
以上の説明から明らかな如く、本発明に係る演算増幅回
路は、比較的低い電源電圧のもとで、電子の有効利用が
はかられ、直線性と高周波特性に優れた増幅を行うこと
ができる。従って、本発明に係る演算増幅回路によれば
、比較的低い電源室ＩＥを用いて、比較的太なる電圧振
幅を有し、歪のない広帯域にわたる出力信号を得ること
ができる。
路は、比較的低い電源電圧のもとで、電子の有効利用が
はかられ、直線性と高周波特性に優れた増幅を行うこと
ができる。従って、本発明に係る演算増幅回路によれば
、比較的低い電源室ＩＥを用いて、比較的太なる電圧振
幅を有し、歪のない広帯域にわたる出力信号を得ること
ができる。
また、本発明に係る演算増幅回路は、温間変化に対する
特性補償が充分になされていて安定な動作を行うことが
でき、ざらに、全体の構成が比較的簡単で、安価に得る
ことができるものである１、
特性補償が充分になされていて安定な動作を行うことが
でき、ざらに、全体の構成が比較的簡単で、安価に得る
ことができるものである１、
図は本発明に係る演算増幅回路の一例を示す接続図であ
る。 図中、／、２及び３は差動増幅部を形成するＮＰＮトラ
ンジスタ、グ及び左は入力端子、／３及び／グは夫々ト
ランジスタ／及び記とともにカスコード接続部を形成す
るＮＰＮ トランジスタ、／！；、／Ａ、／７及び７ｇ
は出力信号導出部を形［戊するＰＮＰ トランジスタ、
２Ｓ及びλろは出力端子、２ｇはトランジスタ／及びλ
のエミッタに接続されたＰＮＰ トランジスタ１．２９
＆び３θは夫々ＰＮ接合順方向電圧を発生する素子とし
てのＮＰＮトランジスタである。。
る。 図中、／、２及び３は差動増幅部を形成するＮＰＮトラ
ンジスタ、グ及び左は入力端子、／３及び／グは夫々ト
ランジスタ／及び記とともにカスコード接続部を形成す
るＮＰＮ トランジスタ、／！；、／Ａ、／７及び７ｇ
は出力信号導出部を形［戊するＰＮＰ トランジスタ、
２Ｓ及びλろは出力端子、２ｇはトランジスタ／及びλ
のエミッタに接続されたＰＮＰ トランジスタ１．２９
＆び３θは夫々ＰＮ接合順方向電圧を発生する素子とし
てのＮＰＮトランジスタである。。
Claims (1)
- エミッタが共通接続されてベースに入力信号が供給され
る第１及び第２のトランジスタを含んで形成された差動
増幅部が配され、ベースが共通接続された第３及び第グ
のトランジスタが上記第１及び第コのトランジスタの夫
々のコレクタにカスコード接続部を形成して接続され、
該第３及び第りのトランジスタに出力信号導出部が接続
され、上記第１及び第Ωのトランジスタの夫々のエミッ
タに第９のトランジスタのベースが接続てれ、該第５の
トランジスタのエミッタと上記第３及び第グのトランジ
スタの夫々のベースとの間に、少なくとも１つのＰＮ接
合順方向電圧を発生する素子が接続されて構成された演
算増幅回路、。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133913A JPS5925407A (ja) | 1982-07-31 | 1982-07-31 | 演算増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133913A JPS5925407A (ja) | 1982-07-31 | 1982-07-31 | 演算増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5925407A true JPS5925407A (ja) | 1984-02-09 |
| JPH0410763B2 JPH0410763B2 (ja) | 1992-02-26 |
Family
ID=15116016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57133913A Granted JPS5925407A (ja) | 1982-07-31 | 1982-07-31 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0288303A2 (en) * | 1987-04-22 | 1988-10-26 | Tektronix, Inc. | Improved differential single-ended converter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435155U (ja) * | 1977-08-11 | 1979-03-07 | ||
| JPS5572327U (ja) * | 1978-11-14 | 1980-05-19 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336374A (en) * | 1976-09-14 | 1978-04-04 | Tokyo Paipu Kk | Cigarette lighter using catalyzer |
-
1982
- 1982-07-31 JP JP57133913A patent/JPS5925407A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435155U (ja) * | 1977-08-11 | 1979-03-07 | ||
| JPS5572327U (ja) * | 1978-11-14 | 1980-05-19 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0288303A2 (en) * | 1987-04-22 | 1988-10-26 | Tektronix, Inc. | Improved differential single-ended converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410763B2 (ja) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03172005A (ja) | 非直線キャパシタ誘導形高調波ひずみを相殺するための回路技術 | |
| JPS6119170B2 (ja) | ||
| EP0004099B1 (en) | Electrically variable impedance circuit | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| JPS6155288B2 (ja) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH04369107A (ja) | 差動増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JPS5925407A (ja) | 演算増幅回路 | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| GB2217541A (en) | Amplifiers | |
| US4137506A (en) | Compound transistor circuitry | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JPH0145766B2 (ja) | ||
| JPH0513051Y2 (ja) | ||
| JP3627368B2 (ja) | アンプ | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPH0363847B2 (ja) | ||
| KR850000581B1 (ko) | 신호 변환 회로 | |
| JPS6259926B2 (ja) | ||
| JP2797322B2 (ja) | 増幅器 | |
| JP2716560B2 (ja) | 半導体集積回路 |