JP2797322B2 - 増幅器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、増幅器に関し、特に例えば半導体リニア
集積回路等に用いて好適な増幅器に関する。

〔発明の概要〕

この発明は、差動増幅器を構成する第１の導電型の第
１及び第２のトランジスタのエミッタを互いに共通接続
し、第１及び第２のトランジスタのコレクタに夫々第２
の導電型の第３及び第４のトランジスタのコレクタを接
続すると共に互いにベースを共通接続し、第３及び第４
のトランジスタのコレクタとベース間に夫々第１及び第
２のダイオードを接続し、第３及び第４のトランジスタ
の共通接続されたベースと基準電位源間にバイアス用の
第３のダイオードを接続し、第３及び第４のトランジス
タの夫々のエミッタ面積を第３のダイオードの接合面積
よりＮ倍（Ｎは正の整数）とすることにより、入出力の
ダイナミックレンジ及び出力の直流電圧を変化させずに
増幅度を上げることができると共に歪率の悪化もないよ
うにしたものである。

〔従来の技術〕

第４図は従来の増幅器の一例を示すもので、いわゆる
ギラバートアンプと云われるものである。同図におい
て、（１）は入力信号が供給される入力端子であって、
差動増幅器を構成する一対のトランジスタ（２），
（３）のベースに接続される。トランジスタ（２），
（３）の各エミッタは夫々抵抗器（４），（５）を介し
て共通接続され、この共通接続点が電流源（６）を介し
て接地される。トランジスタ（２），（３）の各コレク
タは夫々トランジスタ（７），（８）の各エミッタに接
続され、トランジスタ（７），（８）の各コレクタは正
の電源電圧＋Vccが印加されている電源端子（９）に接
続される。また、トランジスタ（７），（８）の各ベー
スは共通接続されて直流電源（10）に接続される。

更に差動増幅器を構成する一対のトランジスタ（1
1），（12）が設けられ、トランジスタ（11），（12）
の各ベースは夫々トランジスタ（８），（７）の各エミ
ッタに接続され、トランジスタ（11），（12）の各エミ
ッタは共通接続された後定電流源（13）を介して接地さ
れる。また、トランジスタ（11）のコレクタは抵抗器
（14）を介して電源端子（９）に接続されると共にトラ
ンジスタ（12）のコレクタは直接電源端子（９）に接続
され、そしてトランジスタ（11）のコレクタより出力端
子（15）が取り出される。

ここで、この増幅器の増幅度は、入力電圧をVi、出力
電圧をVoとすると、次式で与えられる。

上記（１）式において、Ｒは抵抗器（４），（５）の
値、r_eはトランジスタ（２），（３）のエミッタ抵抗、
R_Lは抵抗値（14）の値、I₀,I₁は夫々定電流源（６），
（13）を流れる電流である。

〔発明が解決しようとする課題〕

ところで、第４図の如き構成の回路において、増幅度
を上げる場合には上記（１）式からもわかるようにI₁/I
₀の比を大きくするか、R_L/Rの比を大きくすればよい。

ところがR_Lを大きくしたり、I₁を大きくしたりする
と、出力段のダイナミックレンジ（トランジスタ（1
1），（12）のエミッタ抵抗とI₁の積に依存）及び出力
の直流電圧 が変化してしまう欠点がある。特に出力の直流電圧が変
わると次段との接続が困難になる等の問題が出てくる。

またＲを小さくしたり、I₀を小さくした場合には入力
段のダイナミックレンジ（ＲとI₀の積に依存）が小さく
なり、特にI₀を小さくすると、トランジスタ（２），
（３）のエミッタ抵抗r_eが大きくなり、これはノンリニ
アで電流の関数であるので歪率が悪化する欠点がある。

また、歪率の悪化を防止する方法が実公昭61−17622
号公報に記載されているが、増幅度の上昇により入出力
のダイナミックレンジ及び出力の直流電圧の変動は避け
られない。

この発明は斯る点に鑑みてなされたもので、入出力の
ダイナミックレンジ及び出力の直流電圧を変化させずに
増幅度を上げることができる増幅器を提供するものであ
る。

〔課題を解決するための手段〕

この発明による増幅器は、エミッタが互いに共通接続
されて差動増幅器を構成する第１の導電型の第１及び第
２のトランジスタ（21,22）と、これ等第１及び第２の
トランジスタ（21,22）のコレクタに夫々コレクタが接
続され、互いにベースが共通接続された第２の導電型の
第３及び第４のトランジスタ（26,27）と、これ等第３
及び第４のトランジスタ（26,27）のコレクタとベース
間に夫々接続された第１及び第２のダイオード（30,3
1）と、第３及び第４のトランジスタ（26,27）の共通接
続されたベースと基準電位源（接地）間に接続されたバ
イアス用の第３のダイオード（32）とを備え、第３及び
第４のトランジスタ（26,27）の夫々のエミッタ面積が
第３のダイオード（32）の接合面積よりＮ倍（Ｎは正の
整数）とされるように構成している。

〔作用〕

バイアス用の第３のダイオード（32）に流れる交流分
は相殺され、第３のダイオード（32）には常に第１及び
第２のトランジスタ（21,22）のコレクタ電流I₁,I₂の和
Ｉから第３及び第４のトランジスタ（26,27）を流れる
電流ｘの和2xを差し引いた直流電流Ｉ−2xが流れる。第
１及び第２のダイオード（30,31）には夫々第１及び第
２のトランジスタ（21,22）のコレクタ電流I₁,I₂より第
３及び第４のトランジスタ（26,27）を流れる電流ｘを
差し引いた電流I₁−x,I₂−ｘが流れており、このときの
第１及び第２のダイオード（30,31）の動作点は第３及
び第４のトランジスタ（26,27）にＮ倍の電流を流すこ
とにより容易に変化させることができる。つまり、第３
及び第４のトランジスタ（26,27）にＮ倍の電流を流す
と第１及び第２のダイオード（30,31）を流れる電流I₁
−x,I₂−ｘが減り、第１及びい第２のダイオード（30,3
1）の動作点が変わることになる。そして第１及び第２
のダイオード（30,31）を流れる電流が減ると、第６式
よりわかるようにr_e0が増大するので増幅度は上昇し、
従って入力電圧Viに対する出力電圧Voの割り合い、つま
り増幅度を容易に可変できる。そして、第７式よりわか
るように、増幅度は第３及び第４のトランジスタの数Ｎ
のみに依存し、第４図で述べたようなR_L/R,I₁/I₀に無関
係であるので、これにより入出力のダイナミックレンジ
及び出力の直流電圧を変化させずに増幅度を上げること
ができ、また歪率も悪化することもない。

〔実施例〕

以下、この発明の一実施例を第１図〜第３図に基づい
て詳しく説明する。

第１図は本実施例の回路構成を示すもので、同図にお
いて、（21），（22）は差動増幅器を構成する第１の導
電型すなわちPNP型の第１及び第２のトランジスタであ
って、その各エミッタを共通接続し、定電流源（23）を
介して正の電源電圧＋Vccが印加される電源端子（24）
に接続し、その各ベースを入力端子（25）に接続する。
（26），（27）は第２の導電型すなわちNPN型の夫々第
３及び第４のトランジスタであって、その各コレクタを
夫々トランジスタ（21），（22）の各コレクタに接続
し、その各ベースを互いに共通接続し、その各エミッタ
を夫々抵抗器（28），（29）を介して接地する。

（30），（31）は夫々第１及び第２のダイオードとし
てのトランジスタであって、その各エミッタを夫々トラ
ンジスタ（26），（27）の各ベースに接続し、トランジ
スタ（30）の各コレクタを夫々トランジスタ（21），
（22）の各コレクタに接続すると共に自己の各ベースに
接続し、更にトランジスタ（30），（31）の各ベースを
夫々トランジスタ（26），（27）の各コレクタに接続す
る。（32）はバイアス用の第３ダイオードとしてのトラ
ンジスタであって、そのコレクタをトランジスタ（3
0），（31）の各エミッタに接続し、そのベースをトラ
ンジスタ（26），（27）の各ベースに共通接続し、その
エミッタを抵抗器（33）を介して接地する。そして、ト
ランジスタ（21），（22）の各コレクタより出力端子
（34）を取り出す。

なお、図示せずもトランジスタ（26），（27）には同
極性のものが夫々Ｎ個並列接続され、その各エミッタに
は夫々抵抗器（28），（29）と同じ値のものが接続され
ており、従って抵抗器（33）の抵抗値をＲとすれば抵抗
器（28），（29）の抵抗値はR/Nとなる。換言すれば、
トランジスタ（26），（27）の夫々エミッタ面積はダイ
オード（32）の接合面積よりＮ倍（Ｎは正の整数）とさ
れている。

第２図は第１図の等価回路を示すもので、次にこの等
価回路を用いて回路動作を説明する。

いま、定電流源（23）に電流Ｉが流れ、トランジスタ
（21），（22）の各コレクタに夫々電流I₁,I₂が流れ、
トランジスタ（26），（27）の各コレクタに夫々電流ｘ
が流れるものとすると、ダイオード（30），（31）には
夫々I₁−x,I₂−ｘの電流が流れるので、ダイオード（3
2）を流れる電流は次式で表わされる。

I₁＋I₂−2x＝Ｉ−2x ‥‥‥（２） また、トランジスタ（26），（27）は上述の如くＮ個
のトランジスタが接続されているので、ダイオード（3
2）を流れる電流のＮ倍の電流がトランジスタ（26），
（27）のコレクタ側に流れ、次式で表わされる。

（Ｉ−2x）×Ｎ＝ｘ ‥‥‥（３） 上記式（３）式より であるので、ダイオード（30），（31）を流れる電流は
夫々次式で表わされる。

ここで例えばダイオード（30）側に着目し、 とすると、ダイオード構成のトランジスタ（30）のエミ
ッタ抵抗r_e0は次式で表わされる。

上記（６）式においてV_Tは （ｑは電子電荷、Ｋはボルツマン定数、Ｔは接合部絶対
温度））で表わされる熱電圧である。なお、上記（６）
式において を条件とする。つまり、トランジスタ（26）側はＮ個の
トランジスタが並列に設けられているので大部分の電流
がこちら側に流れ込んでしまいダイオード（30）側に電
流が流れなくなってしまうのを防止するためにこの条件
を設けている。

なお、上述はダイオード（30）側の場合であるがダイ
オード（31）側も同様に考えることができる。

ここで入力端子（25）に印加される入力電圧Viに対す
る出力端子（34）に得られる出力電圧Voの増幅度を求め
ると次式の如くなる。

上記（７）式より2N＋１倍の増幅度が得られることが
わかる。そして、ここで注目されることは、上記（７）
式は第４図で述べたようなR_L/R,I₁/I₀に全く無関係にな
っていることであり、これにより入出力のダイナミック
レンジ及び出力の直流電圧を変化させずに増幅度を上げ
ることができることがわかる。また、上記（７）式はノ
ンリニアで電流の関数であるr_e0,r_e1に無関係である。
つまりノンリニアの関数が電流に対してなくなるので歪
率が悪化することがない。

第３図は第２図の回路を第４図の回路の入出力段の間
に適用したこの発明の応用例を示すもので、第３図にお
いて第２図及び第４図と対応する部分には同一符号を付
し、その詳細説明は省略する。

ここではトランジスタ（21），（22）の各ベースを夫
々トランジスタ（８），（７）の各エミッタに接続し、
トランジスタ（21），（22）の各コレクタを夫々トラン
ジスタ（12），（11）の各ベースに接続する。その他の
構成は第２図及び第４図と同様である。

斯る構成により入出力のアンプの抵抗（R₁,R₂）と電
流（I₁,I）を変えることなく、つまり入出力のダイナミ
ックレンジ及び出力の直流電圧を変化させずに増幅度を
上げることができ、また歪率が悪化することもない。

〔発明の効果〕

上述の如くこの発明によれば差動増幅器を構成する第
１の導電型の第１及び第２のトランジスタのエミッタを
互いに共通接続し、第１及び第２のトランジスタのコレ
クタに夫々第２の導電型の第３及び第４のトランジスタ
のコレクタを接続すると共に互いにベースを共通接続
し、第３及び第４のトランジスタのコレクタとベース間
に夫々第１及び第２のダイオードを接続し、第３及び第
４のトランジスタの共通接続されたベースと基準電位源
間にバイアス用の第３のダイオードを接続し、第３及び
第４のトランジスタの夫々のエミッタ面積の第３のダイ
オードの接合面積よりＮ倍としたので、入出力のダイナ
ミックレンジ及び出力の直流電圧を変化させることなく
増幅度を上げることができ、また歪率を悪化させること
もない。

【図面の簡単な説明】 第１図はこの発明の一実施例を示す回路構成図、第２図
は第１図の等価回路図、第３図はこの発明の応用例を示
す回路構成図、第４図は従来回路の一例を示す回路構成
図である。 （21）は第１のトランジスタ、（22）は第２のトランジ
スタ、（26）は第３のトランジスタ、（27）は第４のト
ランジスタ、（30）は第１のダイオード、（31）は第２
のダイオード、（32）は第３のダイオードである。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】エミッタが互いに共通接続されて差動増幅
   器を構成する第１の導電型の第１及び第２のトランジス
   タと、 該第１及び第２のトランジスタのコレクタに夫々コレク
   タが接続され、互いにベースが共通接続された第２の導
   電型の第３及び第４のトランジスタと、 該第３及び第４のトランジスタのコレクタとベース間に
   夫々接続された第１及び第２のダイオードと、 上記第３及び第４のトランジスタの共通接続されたベー
   スと基準電位源間に接続されたバイアス用の第３のダイ
   オードと を備え、上記第３及び第４のトランジスタの夫々のエミ
   ッタ面積が上記第３のダイオードの接合面積よりＮ倍
   （Ｎは正の整数）とされることを特徴とする増幅器。