JP2797322B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP2797322B2 JP2797322B2 JP63159932A JP15993288A JP2797322B2 JP 2797322 B2 JP2797322 B2 JP 2797322B2 JP 63159932 A JP63159932 A JP 63159932A JP 15993288 A JP15993288 A JP 15993288A JP 2797322 B2 JP2797322 B2 JP 2797322B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- diode
- transistor
- output
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、増幅器に関し、特に例えば半導体リニア
集積回路等に用いて好適な増幅器に関する。
集積回路等に用いて好適な増幅器に関する。
この発明は、差動増幅器を構成する第1の導電型の第
1及び第2のトランジスタのエミッタを互いに共通接続
し、第1及び第2のトランジスタのコレクタに夫々第2
の導電型の第3及び第4のトランジスタのコレクタを接
続すると共に互いにベースを共通接続し、第3及び第4
のトランジスタのコレクタとベース間に夫々第1及び第
2のダイオードを接続し、第3及び第4のトランジスタ
の共通接続されたベースと基準電位源間にバイアス用の
第3のダイオードを接続し、第3及び第4のトランジス
タの夫々のエミッタ面積を第3のダイオードの接合面積
よりN倍(Nは正の整数)とすることにより、入出力の
ダイナミックレンジ及び出力の直流電圧を変化させずに
増幅度を上げることができると共に歪率の悪化もないよ
うにしたものである。
1及び第2のトランジスタのエミッタを互いに共通接続
し、第1及び第2のトランジスタのコレクタに夫々第2
の導電型の第3及び第4のトランジスタのコレクタを接
続すると共に互いにベースを共通接続し、第3及び第4
のトランジスタのコレクタとベース間に夫々第1及び第
2のダイオードを接続し、第3及び第4のトランジスタ
の共通接続されたベースと基準電位源間にバイアス用の
第3のダイオードを接続し、第3及び第4のトランジス
タの夫々のエミッタ面積を第3のダイオードの接合面積
よりN倍(Nは正の整数)とすることにより、入出力の
ダイナミックレンジ及び出力の直流電圧を変化させずに
増幅度を上げることができると共に歪率の悪化もないよ
うにしたものである。
第4図は従来の増幅器の一例を示すもので、いわゆる
ギラバートアンプと云われるものである。同図におい
て、(1)は入力信号が供給される入力端子であって、
差動増幅器を構成する一対のトランジスタ(2),
(3)のベースに接続される。トランジスタ(2),
(3)の各エミッタは夫々抵抗器(4),(5)を介し
て共通接続され、この共通接続点が電流源(6)を介し
て接地される。トランジスタ(2),(3)の各コレク
タは夫々トランジスタ(7),(8)の各エミッタに接
続され、トランジスタ(7),(8)の各コレクタは正
の電源電圧+Vccが印加されている電源端子(9)に接
続される。また、トランジスタ(7),(8)の各ベー
スは共通接続されて直流電源(10)に接続される。
ギラバートアンプと云われるものである。同図におい
て、(1)は入力信号が供給される入力端子であって、
差動増幅器を構成する一対のトランジスタ(2),
(3)のベースに接続される。トランジスタ(2),
(3)の各エミッタは夫々抵抗器(4),(5)を介し
て共通接続され、この共通接続点が電流源(6)を介し
て接地される。トランジスタ(2),(3)の各コレク
タは夫々トランジスタ(7),(8)の各エミッタに接
続され、トランジスタ(7),(8)の各コレクタは正
の電源電圧+Vccが印加されている電源端子(9)に接
続される。また、トランジスタ(7),(8)の各ベー
スは共通接続されて直流電源(10)に接続される。
更に差動増幅器を構成する一対のトランジスタ(1
1),(12)が設けられ、トランジスタ(11),(12)
の各ベースは夫々トランジスタ(8),(7)の各エミ
ッタに接続され、トランジスタ(11),(12)の各エミ
ッタは共通接続された後定電流源(13)を介して接地さ
れる。また、トランジスタ(11)のコレクタは抵抗器
(14)を介して電源端子(9)に接続されると共にトラ
ンジスタ(12)のコレクタは直接電源端子(9)に接続
され、そしてトランジスタ(11)のコレクタより出力端
子(15)が取り出される。
1),(12)が設けられ、トランジスタ(11),(12)
の各ベースは夫々トランジスタ(8),(7)の各エミ
ッタに接続され、トランジスタ(11),(12)の各エミ
ッタは共通接続された後定電流源(13)を介して接地さ
れる。また、トランジスタ(11)のコレクタは抵抗器
(14)を介して電源端子(9)に接続されると共にトラ
ンジスタ(12)のコレクタは直接電源端子(9)に接続
され、そしてトランジスタ(11)のコレクタより出力端
子(15)が取り出される。
ここで、この増幅器の増幅度は、入力電圧をVi、出力
電圧をVoとすると、次式で与えられる。
電圧をVoとすると、次式で与えられる。
上記(1)式において、Rは抵抗器(4),(5)の
値、reはトランジスタ(2),(3)のエミッタ抵抗、
RLは抵抗値(14)の値、I0,I1は夫々定電流源(6),
(13)を流れる電流である。
値、reはトランジスタ(2),(3)のエミッタ抵抗、
RLは抵抗値(14)の値、I0,I1は夫々定電流源(6),
(13)を流れる電流である。
ところで、第4図の如き構成の回路において、増幅度
を上げる場合には上記(1)式からもわかるようにI1/I
0の比を大きくするか、RL/Rの比を大きくすればよい。
を上げる場合には上記(1)式からもわかるようにI1/I
0の比を大きくするか、RL/Rの比を大きくすればよい。
ところがRLを大きくしたり、I1を大きくしたりする
と、出力段のダイナミックレンジ(トランジスタ(1
1),(12)のエミッタ抵抗とI1の積に依存)及び出力
の直流電圧 が変化してしまう欠点がある。特に出力の直流電圧が変
わると次段との接続が困難になる等の問題が出てくる。
と、出力段のダイナミックレンジ(トランジスタ(1
1),(12)のエミッタ抵抗とI1の積に依存)及び出力
の直流電圧 が変化してしまう欠点がある。特に出力の直流電圧が変
わると次段との接続が困難になる等の問題が出てくる。
またRを小さくしたり、I0を小さくした場合には入力
段のダイナミックレンジ(RとI0の積に依存)が小さく
なり、特にI0を小さくすると、トランジスタ(2),
(3)のエミッタ抵抗reが大きくなり、これはノンリニ
アで電流の関数であるので歪率が悪化する欠点がある。
段のダイナミックレンジ(RとI0の積に依存)が小さく
なり、特にI0を小さくすると、トランジスタ(2),
(3)のエミッタ抵抗reが大きくなり、これはノンリニ
アで電流の関数であるので歪率が悪化する欠点がある。
また、歪率の悪化を防止する方法が実公昭61−17622
号公報に記載されているが、増幅度の上昇により入出力
のダイナミックレンジ及び出力の直流電圧の変動は避け
られない。
号公報に記載されているが、増幅度の上昇により入出力
のダイナミックレンジ及び出力の直流電圧の変動は避け
られない。
この発明は斯る点に鑑みてなされたもので、入出力の
ダイナミックレンジ及び出力の直流電圧を変化させずに
増幅度を上げることができる増幅器を提供するものであ
る。
ダイナミックレンジ及び出力の直流電圧を変化させずに
増幅度を上げることができる増幅器を提供するものであ
る。
この発明による増幅器は、エミッタが互いに共通接続
されて差動増幅器を構成する第1の導電型の第1及び第
2のトランジスタ(21,22)と、これ等第1及び第2の
トランジスタ(21,22)のコレクタに夫々コレクタが接
続され、互いにベースが共通接続された第2の導電型の
第3及び第4のトランジスタ(26,27)と、これ等第3
及び第4のトランジスタ(26,27)のコレクタとベース
間に夫々接続された第1及び第2のダイオード(30,3
1)と、第3及び第4のトランジスタ(26,27)の共通接
続されたベースと基準電位源(接地)間に接続されたバ
イアス用の第3のダイオード(32)とを備え、第3及び
第4のトランジスタ(26,27)の夫々のエミッタ面積が
第3のダイオード(32)の接合面積よりN倍(Nは正の
整数)とされるように構成している。
されて差動増幅器を構成する第1の導電型の第1及び第
2のトランジスタ(21,22)と、これ等第1及び第2の
トランジスタ(21,22)のコレクタに夫々コレクタが接
続され、互いにベースが共通接続された第2の導電型の
第3及び第4のトランジスタ(26,27)と、これ等第3
及び第4のトランジスタ(26,27)のコレクタとベース
間に夫々接続された第1及び第2のダイオード(30,3
1)と、第3及び第4のトランジスタ(26,27)の共通接
続されたベースと基準電位源(接地)間に接続されたバ
イアス用の第3のダイオード(32)とを備え、第3及び
第4のトランジスタ(26,27)の夫々のエミッタ面積が
第3のダイオード(32)の接合面積よりN倍(Nは正の
整数)とされるように構成している。
バイアス用の第3のダイオード(32)に流れる交流分
は相殺され、第3のダイオード(32)には常に第1及び
第2のトランジスタ(21,22)のコレクタ電流I1,I2の和
Iから第3及び第4のトランジスタ(26,27)を流れる
電流xの和2xを差し引いた直流電流I−2xが流れる。第
1及び第2のダイオード(30,31)には夫々第1及び第
2のトランジスタ(21,22)のコレクタ電流I1,I2より第
3及び第4のトランジスタ(26,27)を流れる電流xを
差し引いた電流I1−x,I2−xが流れており、このときの
第1及び第2のダイオード(30,31)の動作点は第3及
び第4のトランジスタ(26,27)にN倍の電流を流すこ
とにより容易に変化させることができる。つまり、第3
及び第4のトランジスタ(26,27)にN倍の電流を流す
と第1及び第2のダイオード(30,31)を流れる電流I1
−x,I2−xが減り、第1及びい第2のダイオード(30,3
1)の動作点が変わることになる。そして第1及び第2
のダイオード(30,31)を流れる電流が減ると、第6式
よりわかるようにre0が増大するので増幅度は上昇し、
従って入力電圧Viに対する出力電圧Voの割り合い、つま
り増幅度を容易に可変できる。そして、第7式よりわか
るように、増幅度は第3及び第4のトランジスタの数N
のみに依存し、第4図で述べたようなRL/R,I1/I0に無関
係であるので、これにより入出力のダイナミックレンジ
及び出力の直流電圧を変化させずに増幅度を上げること
ができ、また歪率も悪化することもない。
は相殺され、第3のダイオード(32)には常に第1及び
第2のトランジスタ(21,22)のコレクタ電流I1,I2の和
Iから第3及び第4のトランジスタ(26,27)を流れる
電流xの和2xを差し引いた直流電流I−2xが流れる。第
1及び第2のダイオード(30,31)には夫々第1及び第
2のトランジスタ(21,22)のコレクタ電流I1,I2より第
3及び第4のトランジスタ(26,27)を流れる電流xを
差し引いた電流I1−x,I2−xが流れており、このときの
第1及び第2のダイオード(30,31)の動作点は第3及
び第4のトランジスタ(26,27)にN倍の電流を流すこ
とにより容易に変化させることができる。つまり、第3
及び第4のトランジスタ(26,27)にN倍の電流を流す
と第1及び第2のダイオード(30,31)を流れる電流I1
−x,I2−xが減り、第1及びい第2のダイオード(30,3
1)の動作点が変わることになる。そして第1及び第2
のダイオード(30,31)を流れる電流が減ると、第6式
よりわかるようにre0が増大するので増幅度は上昇し、
従って入力電圧Viに対する出力電圧Voの割り合い、つま
り増幅度を容易に可変できる。そして、第7式よりわか
るように、増幅度は第3及び第4のトランジスタの数N
のみに依存し、第4図で述べたようなRL/R,I1/I0に無関
係であるので、これにより入出力のダイナミックレンジ
及び出力の直流電圧を変化させずに増幅度を上げること
ができ、また歪率も悪化することもない。
以下、この発明の一実施例を第1図〜第3図に基づい
て詳しく説明する。
て詳しく説明する。
第1図は本実施例の回路構成を示すもので、同図にお
いて、(21),(22)は差動増幅器を構成する第1の導
電型すなわちPNP型の第1及び第2のトランジスタであ
って、その各エミッタを共通接続し、定電流源(23)を
介して正の電源電圧+Vccが印加される電源端子(24)
に接続し、その各ベースを入力端子(25)に接続する。
(26),(27)は第2の導電型すなわちNPN型の夫々第
3及び第4のトランジスタであって、その各コレクタを
夫々トランジスタ(21),(22)の各コレクタに接続
し、その各ベースを互いに共通接続し、その各エミッタ
を夫々抵抗器(28),(29)を介して接地する。
いて、(21),(22)は差動増幅器を構成する第1の導
電型すなわちPNP型の第1及び第2のトランジスタであ
って、その各エミッタを共通接続し、定電流源(23)を
介して正の電源電圧+Vccが印加される電源端子(24)
に接続し、その各ベースを入力端子(25)に接続する。
(26),(27)は第2の導電型すなわちNPN型の夫々第
3及び第4のトランジスタであって、その各コレクタを
夫々トランジスタ(21),(22)の各コレクタに接続
し、その各ベースを互いに共通接続し、その各エミッタ
を夫々抵抗器(28),(29)を介して接地する。
(30),(31)は夫々第1及び第2のダイオードとし
てのトランジスタであって、その各エミッタを夫々トラ
ンジスタ(26),(27)の各ベースに接続し、トランジ
スタ(30)の各コレクタを夫々トランジスタ(21),
(22)の各コレクタに接続すると共に自己の各ベースに
接続し、更にトランジスタ(30),(31)の各ベースを
夫々トランジスタ(26),(27)の各コレクタに接続す
る。(32)はバイアス用の第3ダイオードとしてのトラ
ンジスタであって、そのコレクタをトランジスタ(3
0),(31)の各エミッタに接続し、そのベースをトラ
ンジスタ(26),(27)の各ベースに共通接続し、その
エミッタを抵抗器(33)を介して接地する。そして、ト
ランジスタ(21),(22)の各コレクタより出力端子
(34)を取り出す。
てのトランジスタであって、その各エミッタを夫々トラ
ンジスタ(26),(27)の各ベースに接続し、トランジ
スタ(30)の各コレクタを夫々トランジスタ(21),
(22)の各コレクタに接続すると共に自己の各ベースに
接続し、更にトランジスタ(30),(31)の各ベースを
夫々トランジスタ(26),(27)の各コレクタに接続す
る。(32)はバイアス用の第3ダイオードとしてのトラ
ンジスタであって、そのコレクタをトランジスタ(3
0),(31)の各エミッタに接続し、そのベースをトラ
ンジスタ(26),(27)の各ベースに共通接続し、その
エミッタを抵抗器(33)を介して接地する。そして、ト
ランジスタ(21),(22)の各コレクタより出力端子
(34)を取り出す。
なお、図示せずもトランジスタ(26),(27)には同
極性のものが夫々N個並列接続され、その各エミッタに
は夫々抵抗器(28),(29)と同じ値のものが接続され
ており、従って抵抗器(33)の抵抗値をRとすれば抵抗
器(28),(29)の抵抗値はR/Nとなる。換言すれば、
トランジスタ(26),(27)の夫々エミッタ面積はダイ
オード(32)の接合面積よりN倍(Nは正の整数)とさ
れている。
極性のものが夫々N個並列接続され、その各エミッタに
は夫々抵抗器(28),(29)と同じ値のものが接続され
ており、従って抵抗器(33)の抵抗値をRとすれば抵抗
器(28),(29)の抵抗値はR/Nとなる。換言すれば、
トランジスタ(26),(27)の夫々エミッタ面積はダイ
オード(32)の接合面積よりN倍(Nは正の整数)とさ
れている。
第2図は第1図の等価回路を示すもので、次にこの等
価回路を用いて回路動作を説明する。
価回路を用いて回路動作を説明する。
いま、定電流源(23)に電流Iが流れ、トランジスタ
(21),(22)の各コレクタに夫々電流I1,I2が流れ、
トランジスタ(26),(27)の各コレクタに夫々電流x
が流れるものとすると、ダイオード(30),(31)には
夫々I1−x,I2−xの電流が流れるので、ダイオード(3
2)を流れる電流は次式で表わされる。
(21),(22)の各コレクタに夫々電流I1,I2が流れ、
トランジスタ(26),(27)の各コレクタに夫々電流x
が流れるものとすると、ダイオード(30),(31)には
夫々I1−x,I2−xの電流が流れるので、ダイオード(3
2)を流れる電流は次式で表わされる。
I1+I2−2x=I−2x ‥‥‥(2) また、トランジスタ(26),(27)は上述の如くN個
のトランジスタが接続されているので、ダイオード(3
2)を流れる電流のN倍の電流がトランジスタ(26),
(27)のコレクタ側に流れ、次式で表わされる。
のトランジスタが接続されているので、ダイオード(3
2)を流れる電流のN倍の電流がトランジスタ(26),
(27)のコレクタ側に流れ、次式で表わされる。
(I−2x)×N=x ‥‥‥(3) 上記式(3)式より であるので、ダイオード(30),(31)を流れる電流は
夫々次式で表わされる。
夫々次式で表わされる。
ここで例えばダイオード(30)側に着目し、 とすると、ダイオード構成のトランジスタ(30)のエミ
ッタ抵抗re0は次式で表わされる。
ッタ抵抗re0は次式で表わされる。
上記(6)式においてVTは (qは電子電荷、Kはボルツマン定数、Tは接合部絶対
温度))で表わされる熱電圧である。なお、上記(6)
式において を条件とする。つまり、トランジスタ(26)側はN個の
トランジスタが並列に設けられているので大部分の電流
がこちら側に流れ込んでしまいダイオード(30)側に電
流が流れなくなってしまうのを防止するためにこの条件
を設けている。
温度))で表わされる熱電圧である。なお、上記(6)
式において を条件とする。つまり、トランジスタ(26)側はN個の
トランジスタが並列に設けられているので大部分の電流
がこちら側に流れ込んでしまいダイオード(30)側に電
流が流れなくなってしまうのを防止するためにこの条件
を設けている。
なお、上述はダイオード(30)側の場合であるがダイ
オード(31)側も同様に考えることができる。
オード(31)側も同様に考えることができる。
ここで入力端子(25)に印加される入力電圧Viに対す
る出力端子(34)に得られる出力電圧Voの増幅度を求め
ると次式の如くなる。
る出力端子(34)に得られる出力電圧Voの増幅度を求め
ると次式の如くなる。
上記(7)式より2N+1倍の増幅度が得られることが
わかる。そして、ここで注目されることは、上記(7)
式は第4図で述べたようなRL/R,I1/I0に全く無関係にな
っていることであり、これにより入出力のダイナミック
レンジ及び出力の直流電圧を変化させずに増幅度を上げ
ることができることがわかる。また、上記(7)式はノ
ンリニアで電流の関数であるre0,re1に無関係である。
つまりノンリニアの関数が電流に対してなくなるので歪
率が悪化することがない。
わかる。そして、ここで注目されることは、上記(7)
式は第4図で述べたようなRL/R,I1/I0に全く無関係にな
っていることであり、これにより入出力のダイナミック
レンジ及び出力の直流電圧を変化させずに増幅度を上げ
ることができることがわかる。また、上記(7)式はノ
ンリニアで電流の関数であるre0,re1に無関係である。
つまりノンリニアの関数が電流に対してなくなるので歪
率が悪化することがない。
第3図は第2図の回路を第4図の回路の入出力段の間
に適用したこの発明の応用例を示すもので、第3図にお
いて第2図及び第4図と対応する部分には同一符号を付
し、その詳細説明は省略する。
に適用したこの発明の応用例を示すもので、第3図にお
いて第2図及び第4図と対応する部分には同一符号を付
し、その詳細説明は省略する。
ここではトランジスタ(21),(22)の各ベースを夫
々トランジスタ(8),(7)の各エミッタに接続し、
トランジスタ(21),(22)の各コレクタを夫々トラン
ジスタ(12),(11)の各ベースに接続する。その他の
構成は第2図及び第4図と同様である。
々トランジスタ(8),(7)の各エミッタに接続し、
トランジスタ(21),(22)の各コレクタを夫々トラン
ジスタ(12),(11)の各ベースに接続する。その他の
構成は第2図及び第4図と同様である。
斯る構成により入出力のアンプの抵抗(R1,R2)と電
流(I1,I)を変えることなく、つまり入出力のダイナミ
ックレンジ及び出力の直流電圧を変化させずに増幅度を
上げることができ、また歪率が悪化することもない。
流(I1,I)を変えることなく、つまり入出力のダイナミ
ックレンジ及び出力の直流電圧を変化させずに増幅度を
上げることができ、また歪率が悪化することもない。
上述の如くこの発明によれば差動増幅器を構成する第
1の導電型の第1及び第2のトランジスタのエミッタを
互いに共通接続し、第1及び第2のトランジスタのコレ
クタに夫々第2の導電型の第3及び第4のトランジスタ
のコレクタを接続すると共に互いにベースを共通接続
し、第3及び第4のトランジスタのコレクタとベース間
に夫々第1及び第2のダイオードを接続し、第3及び第
4のトランジスタの共通接続されたベースと基準電位源
間にバイアス用の第3のダイオードを接続し、第3及び
第4のトランジスタの夫々のエミッタ面積の第3のダイ
オードの接合面積よりN倍としたので、入出力のダイナ
ミックレンジ及び出力の直流電圧を変化させることなく
増幅度を上げることができ、また歪率を悪化させること
もない。
1の導電型の第1及び第2のトランジスタのエミッタを
互いに共通接続し、第1及び第2のトランジスタのコレ
クタに夫々第2の導電型の第3及び第4のトランジスタ
のコレクタを接続すると共に互いにベースを共通接続
し、第3及び第4のトランジスタのコレクタとベース間
に夫々第1及び第2のダイオードを接続し、第3及び第
4のトランジスタの共通接続されたベースと基準電位源
間にバイアス用の第3のダイオードを接続し、第3及び
第4のトランジスタの夫々のエミッタ面積の第3のダイ
オードの接合面積よりN倍としたので、入出力のダイナ
ミックレンジ及び出力の直流電圧を変化させることなく
増幅度を上げることができ、また歪率を悪化させること
もない。
【図面の簡単な説明】 第1図はこの発明の一実施例を示す回路構成図、第2図
は第1図の等価回路図、第3図はこの発明の応用例を示
す回路構成図、第4図は従来回路の一例を示す回路構成
図である。 (21)は第1のトランジスタ、(22)は第2のトランジ
スタ、(26)は第3のトランジスタ、(27)は第4のト
ランジスタ、(30)は第1のダイオード、(31)は第2
のダイオード、(32)は第3のダイオードである。
は第1図の等価回路図、第3図はこの発明の応用例を示
す回路構成図、第4図は従来回路の一例を示す回路構成
図である。 (21)は第1のトランジスタ、(22)は第2のトランジ
スタ、(26)は第3のトランジスタ、(27)は第4のト
ランジスタ、(30)は第1のダイオード、(31)は第2
のダイオード、(32)は第3のダイオードである。
Claims (1)
- 【請求項1】エミッタが互いに共通接続されて差動増幅
器を構成する第1の導電型の第1及び第2のトランジス
タと、 該第1及び第2のトランジスタのコレクタに夫々コレク
タが接続され、互いにベースが共通接続された第2の導
電型の第3及び第4のトランジスタと、 該第3及び第4のトランジスタのコレクタとベース間に
夫々接続された第1及び第2のダイオードと、 上記第3及び第4のトランジスタの共通接続されたベー
スと基準電位源間に接続されたバイアス用の第3のダイ
オードと を備え、上記第3及び第4のトランジスタの夫々のエミ
ッタ面積が上記第3のダイオードの接合面積よりN倍
(Nは正の整数)とされることを特徴とする増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63159932A JP2797322B2 (ja) | 1988-06-28 | 1988-06-28 | 増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63159932A JP2797322B2 (ja) | 1988-06-28 | 1988-06-28 | 増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH029209A JPH029209A (ja) | 1990-01-12 |
JP2797322B2 true JP2797322B2 (ja) | 1998-09-17 |
Family
ID=15704301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63159932A Expired - Fee Related JP2797322B2 (ja) | 1988-06-28 | 1988-06-28 | 増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2797322B2 (ja) |
-
1988
- 1988-06-28 JP JP63159932A patent/JP2797322B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH029209A (ja) | 1990-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6142965B2 (ja) | ||
JPH0227806A (ja) | 相互コンダクタンス回路 | |
JP3118393B2 (ja) | 差動増幅回路 | |
JPH08250941A (ja) | 低歪差動増幅回路 | |
JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
JP2953383B2 (ja) | 電圧電流変換回路 | |
EP0475507B1 (en) | Amplifier arrangement | |
JPH08237054A (ja) | 利得可変回路 | |
JPS6212692B2 (ja) | ||
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JP2797322B2 (ja) | 増幅器 | |
JPS6154286B2 (ja) | ||
JPH0626287B2 (ja) | 増幅装置 | |
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JP3507530B2 (ja) | 対数変換回路 | |
JP2661358B2 (ja) | レベルシフト回路 | |
JPH03112214A (ja) | 電圧比較回路 | |
JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
JP3381100B2 (ja) | 増幅器 | |
KR850000581B1 (ko) | 신호 변환 회로 | |
JPH0433162B2 (ja) | ||
JP2519809Y2 (ja) | 差動入出力形増幅回路 | |
JPH0212049B2 (ja) | ||
JP2741103B2 (ja) | フィルタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |