JPH0212049B2 - - Google Patents
Info
- Publication number
- JPH0212049B2 JPH0212049B2 JP55147209A JP14720980A JPH0212049B2 JP H0212049 B2 JPH0212049 B2 JP H0212049B2 JP 55147209 A JP55147209 A JP 55147209A JP 14720980 A JP14720980 A JP 14720980A JP H0212049 B2 JPH0212049 B2 JP H0212049B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- diode
- voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 10
- 230000000694 effects Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅器の最終段で効果的なミユーテイ
ングが行えるようにしたミユーテイング回路に関
するものである。
ングが行えるようにしたミユーテイング回路に関
するものである。
従来のミユーテイング回路は、信号回路と接地
間にトランジスタを挿入し、このトランジスタを
制御信号でオンさせてミユーテイングする方法と
か、ダイオードブリツジを信号経路に直列に挿入
し、これをスイツチングさせる方法等があつた
が、いずれもミユーテイング回路そのものに負荷
をドライブする能力がないため、増幅器の出力段
のミユーテイング回路としては限られた場合にし
か使用できないという欠点があつた。
間にトランジスタを挿入し、このトランジスタを
制御信号でオンさせてミユーテイングする方法と
か、ダイオードブリツジを信号経路に直列に挿入
し、これをスイツチングさせる方法等があつた
が、いずれもミユーテイング回路そのものに負荷
をドライブする能力がないため、増幅器の出力段
のミユーテイング回路としては限られた場合にし
か使用できないという欠点があつた。
本発明はこうした欠点を改良するために、電流
増幅機能をもち、しかも出力オフセツトの非常に
少ないミユーテイング回路を提供するものであ
る。
増幅機能をもち、しかも出力オフセツトの非常に
少ないミユーテイング回路を提供するものであ
る。
以下本発明の一実施例について第１図に従つて
説明する。第１図において、１は信号入力端子、
２は電圧増幅部である。Ａは第１のカレントミラ
ーで、入力用の第１のトランジスタ１５と、出力
用の第２、第３のトランジスタ１３，３と、それ
らのエミツタ抵抗３４，３３，３２で構成されて
いる。Ｂは第１のカレントミラーで、上記第２の
トランジスタ１３の出力を入力とする第４のトラ
ンジスタ１４と、出力用の第５のトランジスタ８
で構成されている。上記第３、第５のトランジス
タ３，８のコレクタ間には第１、第２のダイオー
ド４，７と保護抵抗５，６からなるバイアス回路
が接続され、上記抵抗５，６の接続点に電圧増幅
部２の出力端が接続されている。また、第６、第
７のトランジスタ９，１２とそれらの保護抵抗１
０，１１で電流増幅段が構成され、上記抵抗１
０，１１の接続点に出力端子１９が接続されてい
る。１６は抵抗、１７はミユーテイングオンオフ
用のスイツチ、１８，２０は正、負の電源端子で
ある。
説明する。第１図において、１は信号入力端子、
２は電圧増幅部である。Ａは第１のカレントミラ
ーで、入力用の第１のトランジスタ１５と、出力
用の第２、第３のトランジスタ１３，３と、それ
らのエミツタ抵抗３４，３３，３２で構成されて
いる。Ｂは第１のカレントミラーで、上記第２の
トランジスタ１３の出力を入力とする第４のトラ
ンジスタ１４と、出力用の第５のトランジスタ８
で構成されている。上記第３、第５のトランジス
タ３，８のコレクタ間には第１、第２のダイオー
ド４，７と保護抵抗５，６からなるバイアス回路
が接続され、上記抵抗５，６の接続点に電圧増幅
部２の出力端が接続されている。また、第６、第
７のトランジスタ９，１２とそれらの保護抵抗１
０，１１で電流増幅段が構成され、上記抵抗１
０，１１の接続点に出力端子１９が接続されてい
る。１６は抵抗、１７はミユーテイングオンオフ
用のスイツチ、１８，２０は正、負の電源端子で
ある。
上記構成において、今スイツチ１７が閉じてい
る場合を考えると、抵抗１６と電源電圧によつて
決まる電流が第１のトランジスタ１５を流れる。
この電流が第１のカレントミラーＡを通して第３
のトランジスタ８にも流れ、第１、第２のダイオ
ード４，７、抵抗５，６より成るバイアス回路
が、第６、第７のトランジスタ９，１２、抵抗１
０，１１より成る電流増幅段に適当なバイアスを
与え、通常の電流増幅作用を行なう。
る場合を考えると、抵抗１６と電源電圧によつて
決まる電流が第１のトランジスタ１５を流れる。
この電流が第１のカレントミラーＡを通して第３
のトランジスタ８にも流れ、第１、第２のダイオ
ード４，７、抵抗５，６より成るバイアス回路
が、第６、第７のトランジスタ９，１２、抵抗１
０，１１より成る電流増幅段に適当なバイアスを
与え、通常の電流増幅作用を行なう。
ここでスイツチ１７が開いた場合を考えると、
第３のトランジスタ３および第５のトランジスタ
８に電流が流れないため、第１、第２のダイオー
ド４，７、第６、第７のトランジスタ９，１２が
すべてオフ状態になり、電圧増幅器２の出力信号
は完全にしや断され、ミユーテイング状態とな
る。そしてこのミユーテイング固定は、ミユーテ
イングオン時のインピーダンスがダイオードの逆
方向インピーダンスで決まる非常に高い値になる
ため、ミユーテイング効果も優れたものになる。
第３のトランジスタ３および第５のトランジスタ
８に電流が流れないため、第１、第２のダイオー
ド４，７、第６、第７のトランジスタ９，１２が
すべてオフ状態になり、電圧増幅器２の出力信号
は完全にしや断され、ミユーテイング状態とな
る。そしてこのミユーテイング固定は、ミユーテ
イングオン時のインピーダンスがダイオードの逆
方向インピーダンスで決まる非常に高い値になる
ため、ミユーテイング効果も優れたものになる。
以上の様に電流増幅作用およびミユーテイング
の動作を行なう第１図の構成であつて、電流増幅
作用が動作する場合に、各素子の相対的なバラツ
キがないものとし、第６、第７のトランジスタ
９，１２のベース電流を無視すると、第１のダイ
オード４および抵抗５を流れる電流即ち第３のト
ランジスタ３のコレクタ電流と、第２のダイオー
ド７および抵抗６を流れる電流即ち第５のトラン
ジスタ８のコレクタ電流が共に等しいとき、電圧
増幅部２の出力オフセツトが零であれば出力端子
１９の電位も零となる。
の動作を行なう第１図の構成であつて、電流増幅
作用が動作する場合に、各素子の相対的なバラツ
キがないものとし、第６、第７のトランジスタ
９，１２のベース電流を無視すると、第１のダイ
オード４および抵抗５を流れる電流即ち第３のト
ランジスタ３のコレクタ電流と、第２のダイオー
ド７および抵抗６を流れる電流即ち第５のトラン
ジスタ８のコレクタ電流が共に等しいとき、電圧
増幅部２の出力オフセツトが零であれば出力端子
１９の電位も零となる。
ところが、ICに使われるトランジスタの特性
から上記の第３のトランジスタ３および第５のト
ランジスタ８の各々のコレクタ電流を常に等しく
し、出力オフセツトを零にする為に、以下に述べ
る各トランジスタのエミツタ面積の条件が必要で
ある。
から上記の第３のトランジスタ３および第５のト
ランジスタ８の各々のコレクタ電流を常に等しく
し、出力オフセツトを零にする為に、以下に述べ
る各トランジスタのエミツタ面積の条件が必要で
ある。
一般的にトランジスタのベースエミツタ間電圧
VBEとエミツタ電流IEとは、ボルツマン定数をＫ、
絶対温度をＴ、電子電荷をｑとした場合に次式で
表わされる。
VBEとエミツタ電流IEとは、ボルツマン定数をＫ、
絶対温度をＴ、電子電荷をｑとした場合に次式で
表わされる。
VBE＝KT／ｑlnIE／IS
ここでISは逆方向ベースエミツタ間飽和電流で
ある。のISの効果を第１図の実施例において考察
する。第１のトランジスタ１５のエミツタ電流
IE15と第３のトランジスタ３のエミツタ電流IE３
の比を考える。ISによるエミツタ電流変化の大き
い微少電流領域を考えると、抵抗３２，３５に発
生する電圧は充分に小さく上式のVBEに対して無
視でき、第１のトランジスタ１５のベースエミツ
タ間電圧と第３のトランジスタ３のベースエミツ
タ間電圧とは等しくなる。このとき上式より、第
１のトランジスタ１５のISをIS15、第３のトラン
ジスタ３のISをIS3とすると次式が導かれる。
ある。のISの効果を第１図の実施例において考察
する。第１のトランジスタ１５のエミツタ電流
IE15と第３のトランジスタ３のエミツタ電流IE３
の比を考える。ISによるエミツタ電流変化の大き
い微少電流領域を考えると、抵抗３２，３５に発
生する電圧は充分に小さく上式のVBEに対して無
視でき、第１のトランジスタ１５のベースエミツ
タ間電圧と第３のトランジスタ３のベースエミツ
タ間電圧とは等しくなる。このとき上式より、第
１のトランジスタ１５のISをIS15、第３のトラン
ジスタ３のISをIS3とすると次式が導かれる。
IE3／IS3＝IE15／IS15
IE15／IE3＝IS15／IS3
すなわち、エミツタ電流の比はISの比に等しく
なり、ISが変化する条件でカレントミラーを構成
する場合には、ISの変化を補正することが必要で
ある。
なり、ISが変化する条件でカレントミラーを構成
する場合には、ISの変化を補正することが必要で
ある。
一般にトランジスタはエミツタ電流が小さくな
ると、ISが大きくなる特性がある。従つて、例え
ば、IE3がIE15より大きい場合は、 IS15＞IS3 となり本来Isは変化しないとされるカレントミラ
ーの設計条件と合致しなくなり、設計条件を合わ
せるためには、相対的にIs3を大きくすることが
必要となつてくる。すなわちNPNトランジスタ
における上記相対比が比較的１に近いのに対し、
PNPの相対比が大きいため、第１のカレントミ
ラーＡを構成する第１のトランジスタ１５のIs15
と第３のトランジスタ３のIs3の比を第２のカレ
ントミラーＢを構成する第４のトランジスタ１４
のIs14と第５のトランジスタ８のIs8の比より大き
くすることにより、正確に第３のトランジスタ３
のコレクタ電流と第５のトランジスタ８のコレク
タ電流を一致させることが可能となる。また、更
に、カレントミラーＢは、第２のトランジスタ１
３の出力電流で駆動されることを利用して、カレ
ントミラーＢにおける上記のIS14とIS8の比を上記
のIS15とIS3の比と同じとして、ISの変化による電
流の変化の補正を、第１のトランジスタ１５のIS
であるIS15と、第２のトランジスタ１３のISであ
るS13との比により、IS15とIS3の比を大きくするこ
とでも同様に、第３のトランジスタ３のコレクタ
電流と第５のトランジスタ８のコレクタ電流を一
致させることが可能である。すなわち、本構成に
おいて、IS15とIS3の比を、IS15とIS13の比とIS14とIS8
の比との積より大きくすることにより、第３のト
ランジスタ３のコレクタ電流と第５のトランジス
タ８のコレクタ電流を正確に一致させることが可
能となる。
ると、ISが大きくなる特性がある。従つて、例え
ば、IE3がIE15より大きい場合は、 IS15＞IS3 となり本来Isは変化しないとされるカレントミラ
ーの設計条件と合致しなくなり、設計条件を合わ
せるためには、相対的にIs3を大きくすることが
必要となつてくる。すなわちNPNトランジスタ
における上記相対比が比較的１に近いのに対し、
PNPの相対比が大きいため、第１のカレントミ
ラーＡを構成する第１のトランジスタ１５のIs15
と第３のトランジスタ３のIs3の比を第２のカレ
ントミラーＢを構成する第４のトランジスタ１４
のIs14と第５のトランジスタ８のIs8の比より大き
くすることにより、正確に第３のトランジスタ３
のコレクタ電流と第５のトランジスタ８のコレク
タ電流を一致させることが可能となる。また、更
に、カレントミラーＢは、第２のトランジスタ１
３の出力電流で駆動されることを利用して、カレ
ントミラーＢにおける上記のIS14とIS8の比を上記
のIS15とIS3の比と同じとして、ISの変化による電
流の変化の補正を、第１のトランジスタ１５のIS
であるIS15と、第２のトランジスタ１３のISであ
るS13との比により、IS15とIS3の比を大きくするこ
とでも同様に、第３のトランジスタ３のコレクタ
電流と第５のトランジスタ８のコレクタ電流を一
致させることが可能である。すなわち、本構成に
おいて、IS15とIS3の比を、IS15とIS13の比とIS14とIS8
の比との積より大きくすることにより、第３のト
ランジスタ３のコレクタ電流と第５のトランジス
タ８のコレクタ電流を正確に一致させることが可
能となる。
このとき逆方向ベースエミツタ飽和電流はエミ
ツタ面積に比例するから、上述の条件が満たされ
るように各トランジスタのエミツタ面積を設定す
れば良い。すなわち、第１図にしたがつて説明す
れば、第１、第３のトランジスタ１５，３のエミ
ツタの面積比の第１のエミツタ面積比とし、第
１、第２のトランジスタ１５，１３のトランジス
タの面積比と第４、第５のトランジスタ１４，８
のエミツタの面積比の積を第２の面積比とする
と、第１のエミツタ面積比が第２のエミツタ面積
比より大きくなるようにすればよい。
ツタ面積に比例するから、上述の条件が満たされ
るように各トランジスタのエミツタ面積を設定す
れば良い。すなわち、第１図にしたがつて説明す
れば、第１、第３のトランジスタ１５，３のエミ
ツタの面積比の第１のエミツタ面積比とし、第
１、第２のトランジスタ１５，１３のトランジス
タの面積比と第４、第５のトランジスタ１４，８
のエミツタの面積比の積を第２の面積比とする
と、第１のエミツタ面積比が第２のエミツタ面積
比より大きくなるようにすればよい。
尚、保護抵抗１０，１１の抵抗値は出力端子１
９に接続される負荷抵抗（図示せず）に比べ十分
低い値となるような抵抗値になつている。このた
め、第１のダイオード４および第２のダイオード
７に各々直列に保護抵抗５，６を介して接続した
点から第１のダイオード４と第６のトランジスタ
９のベースとの接続点までの電圧と、出力端子１
９から第１ダイオード４と第６のトランジスタ９
のベースとの接続点までの電圧とを容易に互いに
等しくできる。
９に接続される負荷抵抗（図示せず）に比べ十分
低い値となるような抵抗値になつている。このた
め、第１のダイオード４および第２のダイオード
７に各々直列に保護抵抗５，６を介して接続した
点から第１のダイオード４と第６のトランジスタ
９のベースとの接続点までの電圧と、出力端子１
９から第１ダイオード４と第６のトランジスタ９
のベースとの接続点までの電圧とを容易に互いに
等しくできる。
また、同様に、第１のダイオード４および第２
のダイオード７に各々直列に保護抵抗５，６を介
して接続した点から第２のダイオード７と第７の
トランジスタ１２のベースとの接続点までの電圧
と、出力端子１９から第２のダイオード７と第７
のトランジスタ１２のベースとの接続点までの電
圧とを互いに等しくできる。
のダイオード７に各々直列に保護抵抗５，６を介
して接続した点から第２のダイオード７と第７の
トランジスタ１２のベースとの接続点までの電圧
と、出力端子１９から第２のダイオード７と第７
のトランジスタ１２のベースとの接続点までの電
圧とを互いに等しくできる。
このようにしてトランジスタ特有の性質を補償
すれば、出力オフセツトが非常に少なく、入力端
子の電位をそのまま出力端子に反映させることが
できるミユーテイング回路を構成することができ
る。またこのとき各トランジスタのエミツタ面積
を適当に設定して第１、第２、第４のトランジス
タ１５，１３，１４に流れる電流を少なくし、第
３、第５のトランジスタ３，８に流れる電流のみ
を多くすれば省電力の面からも有利になる。
すれば、出力オフセツトが非常に少なく、入力端
子の電位をそのまま出力端子に反映させることが
できるミユーテイング回路を構成することができ
る。またこのとき各トランジスタのエミツタ面積
を適当に設定して第１、第２、第４のトランジス
タ１５，１３，１４に流れる電流を少なくし、第
３、第５のトランジスタ３，８に流れる電流のみ
を多くすれば省電力の面からも有利になる。
第２図に、第１図における第７のトランジスタ
１２をPNPトランジスタ２１とNPNトランジス
タ２２のダーリントン構成とした実施例を示す。
一般にIC内部におけるPNPトランジスタは直流
電流増幅率が低いため、第１図の構成では負荷が
重くなるドライブが困難になる場合がある。この
とき第２図のようなダーリントン構成にすること
により、低い負荷抵抗でも十分にドライブするこ
とが可能となる。ここでトランジスタ２４は、第
４のトランジスタ１４とともにカレントミラーを
構成し、定電流源として動作する。今トランジス
タ２２のベース電流を無視すると、トランジスタ
２１のコレクタ電流はトランジスタ２４の定電流
が吸込む電流と抵抗２７に流れる電流の和とな
る。このトランジスタ２１のコレクタ電流をダイ
オード７の電流とほぼ同等にすることにより、ダ
イオード７の両端の電位差とトランジスタ２１の
ベース、エミツタ間の電位差もほぼ同等となり、
略々零電位である電圧増幅部２の出力電位はその
まま出力端子１９に現われ、オフセツトを発生し
なくなる。したがつて、電圧増幅部２にオフセツ
ト電圧の十分に小さい回路を用いることにより、
入力端子１の電位と電圧増幅部２の出力電位が等
しくなり、この電位がそのまま出力端子１９に現
われる。更に、第１図における実施例の場合と同
様に、トランジスタ特有の性質を補正するエミツ
タ面積比を採用して正確に電流値を合致させるこ
とにより、また、電圧増幅部２の出力部および出
力端子１９に対して正負電源方向に対称な構成を
もつていることにより、ミユーテイング動作と、
通常電流増幅動作とが切替わる過渡状態において
も各素子の動作バランスが保たれ、出力端子１９
の電位変動をなくすことが可能である。以上の様
に、オフセツトの発生を最小限にして低い負荷抵
抗でも十分なドライブを可能とするものである。
１２をPNPトランジスタ２１とNPNトランジス
タ２２のダーリントン構成とした実施例を示す。
一般にIC内部におけるPNPトランジスタは直流
電流増幅率が低いため、第１図の構成では負荷が
重くなるドライブが困難になる場合がある。この
とき第２図のようなダーリントン構成にすること
により、低い負荷抵抗でも十分にドライブするこ
とが可能となる。ここでトランジスタ２４は、第
４のトランジスタ１４とともにカレントミラーを
構成し、定電流源として動作する。今トランジス
タ２２のベース電流を無視すると、トランジスタ
２１のコレクタ電流はトランジスタ２４の定電流
が吸込む電流と抵抗２７に流れる電流の和とな
る。このトランジスタ２１のコレクタ電流をダイ
オード７の電流とほぼ同等にすることにより、ダ
イオード７の両端の電位差とトランジスタ２１の
ベース、エミツタ間の電位差もほぼ同等となり、
略々零電位である電圧増幅部２の出力電位はその
まま出力端子１９に現われ、オフセツトを発生し
なくなる。したがつて、電圧増幅部２にオフセツ
ト電圧の十分に小さい回路を用いることにより、
入力端子１の電位と電圧増幅部２の出力電位が等
しくなり、この電位がそのまま出力端子１９に現
われる。更に、第１図における実施例の場合と同
様に、トランジスタ特有の性質を補正するエミツ
タ面積比を採用して正確に電流値を合致させるこ
とにより、また、電圧増幅部２の出力部および出
力端子１９に対して正負電源方向に対称な構成を
もつていることにより、ミユーテイング動作と、
通常電流増幅動作とが切替わる過渡状態において
も各素子の動作バランスが保たれ、出力端子１９
の電位変動をなくすことが可能である。以上の様
に、オフセツトの発生を最小限にして低い負荷抵
抗でも十分なドライブを可能とするものである。
第３図は、第１図における第１のダイオード４
としてダイオード２９，３０の直列接続を用い、
第６のトランジスタ９のエミツタに第３のダイオ
ード３１を接続して第６のトランジスタ９のベー
スエミツタ間の逆耐圧を高めたものである。第１
図の実施例において、ミユーテイングオンの状態
で入力端子１に過大入力が加わり、電圧増幅部２
の出力に非常に大きな信号が現われると、第１の
ダイオード４の逆耐圧又は第６のトランジスタ９
の逆耐圧を越える信号成分が出力端子１９に現わ
れ、その結果ミユーテイング効果を悪くすること
がある。そこで第３図に示すようにダイオード２
９，３０直列接続と第６のトランジスタ９のエミ
ツタに第３のダイオード３１を直列に接続して約
２倍の逆耐圧にすれば、このように過大な信号に
対しても十分なミユーテイング効果が得られる。
としてダイオード２９，３０の直列接続を用い、
第６のトランジスタ９のエミツタに第３のダイオ
ード３１を接続して第６のトランジスタ９のベー
スエミツタ間の逆耐圧を高めたものである。第１
図の実施例において、ミユーテイングオンの状態
で入力端子１に過大入力が加わり、電圧増幅部２
の出力に非常に大きな信号が現われると、第１の
ダイオード４の逆耐圧又は第６のトランジスタ９
の逆耐圧を越える信号成分が出力端子１９に現わ
れ、その結果ミユーテイング効果を悪くすること
がある。そこで第３図に示すようにダイオード２
９，３０直列接続と第６のトランジスタ９のエミ
ツタに第３のダイオード３１を直列に接続して約
２倍の逆耐圧にすれば、このように過大な信号に
対しても十分なミユーテイング効果が得られる。
なお、第１、第２のダイオード４，７をトラン
ジスタのダイオード接続したもので構成してもよ
いことは云うまでもない。また第１のダイオード
４と第６のトランジスタ９をNPNトランジスタ
で構成し、第２のダイオード７と第７のトランジ
スタ１２をPNPトランジスタで構成すれば、そ
れぞれのダイオード特性を揃えることができるか
ら出力オフセツトの発生をより有効に防止するこ
とができる。
ジスタのダイオード接続したもので構成してもよ
いことは云うまでもない。また第１のダイオード
４と第６のトランジスタ９をNPNトランジスタ
で構成し、第２のダイオード７と第７のトランジ
スタ１２をPNPトランジスタで構成すれば、そ
れぞれのダイオード特性を揃えることができるか
ら出力オフセツトの発生をより有効に防止するこ
とができる。
以上のように本発明のミユーテイング回路は、
それ自体が電流増幅機能をもつため、増幅器の最
終段等にも幅応く応用できるとともに第２図の実
施例で述べた様に入力端子の電位がそのまま出力
端子の電位となり、それが切替時の過渡状態でも
保たれるため出力端子の電位変動をなくすること
ができる。またミユーテイングオン時のインピー
ダンスがダイオードの逆方向インピーダンスで決
まる非常に高い値になるため、この意味でも優れ
たミユーテイング動作が期待できる。しかも本発
明は第１、第２のカレントミラーを構成する各ト
ランジスタのエミツタ面の抵抗比を適当に設定す
ることによりトランジスタ特有の性質を補償して
出力オフセツトを零に近づけるようにしているか
ら、オーデイオ機器の出力段に用いた場合にも、
クリツクノイズのない高品位の製品を構成するこ
とができる。
それ自体が電流増幅機能をもつため、増幅器の最
終段等にも幅応く応用できるとともに第２図の実
施例で述べた様に入力端子の電位がそのまま出力
端子の電位となり、それが切替時の過渡状態でも
保たれるため出力端子の電位変動をなくすること
ができる。またミユーテイングオン時のインピー
ダンスがダイオードの逆方向インピーダンスで決
まる非常に高い値になるため、この意味でも優れ
たミユーテイング動作が期待できる。しかも本発
明は第１、第２のカレントミラーを構成する各ト
ランジスタのエミツタ面の抵抗比を適当に設定す
ることによりトランジスタ特有の性質を補償して
出力オフセツトを零に近づけるようにしているか
ら、オーデイオ機器の出力段に用いた場合にも、
クリツクノイズのない高品位の製品を構成するこ
とができる。
第１図は本発明の一実施例の回路図、第２図は
他の実施例の要部の回路図、第３図は第３の実施
例の回路図である。 １……入力端子、２……電圧増幅部、１５，１
３，３……第１、第２、第３のトランジスタ、１
４，８……第４、第５のトランジスタ、９，１２
……第６、第９のトランジスタ、４，７，３１…
…第１、第２、第３のダイオード、１７……ミユ
ーテイングスイツチ、１９……出力端子、Ａ，Ｂ
……第１、第２のカレントミラー。
他の実施例の要部の回路図、第３図は第３の実施
例の回路図である。 １……入力端子、２……電圧増幅部、１５，１
３，３……第１、第２、第３のトランジスタ、１
４，８……第４、第５のトランジスタ、９，１２
……第６、第９のトランジスタ、４，７，３１…
…第１、第２、第３のダイオード、１７……ミユ
ーテイングスイツチ、１９……出力端子、Ａ，Ｂ
……第１、第２のカレントミラー。
Claims (1)
- 【特許請求の範囲】 １ 入力端子に入力した信号を電圧増幅する電圧
増幅部と、第１、第２、第３のPNP型のトラン
ジスタで構成される第１のカレントミラーと、上
記第２のトランジスタの出力を入力とするNPN
型の第４、第５のトランジスタで構成される第２
のカレントミラーと、上記第３、第５のトランジ
スタのコレクタ間に直列接続された第１、第２の
ダイオードで構成されるバイアス回路と、それぞ
れのベースが上記第３、第５のトランジスタのコ
レクタに接続され、それぞれのコレクタが正負の
電源に接続され、それぞれのエミツタ同志が接続
された第６、第７のトランジスタで構成される電
流増幅段とを備え、上記第１および第２のダイオ
ードに各々直列に保護抵抗を介して接続した点に
上記電圧増幅段の出力を接続し、上記第６および
第７のトランジスタの各エミツタに各々直列に保
護抵抗を介して接続した点を信号出力端子とし、
上記第１および第２のダイオードに各々直列に保
護抵抗を介して接続した点から上記第１のダイオ
ードと上記第６のトランジスタのベースとの接続
点までの電圧と、上記信号出力端子から上記第１
のダイオードと上記第６のトランジスタのベース
との接続点までの電圧とを互いに等しくし、かつ
上記第１および第２のダイオードに各々直列に保
護抵抗を介して接続した点から上記第２のダイオ
ードと上記第７のトランジスタのベースとの接続
点までの電圧と、上記信号出力端子から上記第２
のダイオードと上記第７のトランジスタのベース
との接続点までの電圧とを互いに等しくし、上記
第１のトランジスタの入力電流を遮断することに
よつて、上記第１および第２のダイオードに各々
直列に保護抵抗を介して接続した点に入力され、
上記信号出力端子に出力される信号を遮断するよ
うにしたことを特徴とするミユーテイング回路。 ２ 特許請求の範囲第１項において、第１、第３
のトランジスタのエミツタ面積比を第１のエミツ
タ面積比とし、第１、第２のトランジスタの面積
比と第４、第５のトランジスタのエミツタの面積
比の積を第２のエミツタ面積比とするとき、上記
第１のエミツタ面積比を上記第２のエミツタ面積
比より大きくしたことを特徴とするミユーテイン
グ回路。 ３ 特許請求の範囲第１項において、第１、第２
のカレントミラーを構成する各トランジスタのエ
ミツタに抵抗を接続したミユーテイング回路。 ４ 特許請求の範囲第１項において、第１、第２
のダイオードとしてトランジスタのダイオード接
続を用いたミユーテイング回路。 ５ 特許請求の範囲第４項において、第１のダイ
オードと第６のトランジスタをNPNトランジス
タで構成し、第２のダイオードと第７のトランジ
スタをPNPトランジスタで構成したミユーテイ
ング回路。 ６ 特許請求の範囲第１項において、第１のダイ
オードとしてダイオード２個を直列接続したもの
を用い、第６のトランジスタのエミツタに第３の
ダイオードを接続することにより、上記第６のト
ランジスタのベースエミツタ間の逆耐圧を高めた
ミユーテイング回路。 ７ 特許請求の範囲第１項において、第７のトラ
ンジスタを、PNPトランジスタとNPNトランジ
スタのダーリントン接続としたミユーテイング回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55147209A JPS5769908A (en) | 1980-10-20 | 1980-10-20 | Muting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55147209A JPS5769908A (en) | 1980-10-20 | 1980-10-20 | Muting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5769908A JPS5769908A (en) | 1982-04-30 |
| JPH0212049B2 true JPH0212049B2 (ja) | 1990-03-16 |
Family
ID=15425025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55147209A Granted JPS5769908A (en) | 1980-10-20 | 1980-10-20 | Muting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5769908A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6247384B1 (en) | 1999-02-08 | 2001-06-19 | Honda Giken Kogyo Kabushiki Kaisha | Fastening device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58191708U (ja) * | 1982-06-16 | 1983-12-20 | パイオニア株式会社 | ミユ−テイング増幅器の誤動作防止回路 |
| JPS59138105A (ja) * | 1983-01-27 | 1984-08-08 | Sony Corp | ミユ−テイング回路 |
-
1980
- 1980-10-20 JP JP55147209A patent/JPS5769908A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6247384B1 (en) | 1999-02-08 | 2001-06-19 | Honda Giken Kogyo Kabushiki Kaisha | Fastening device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5769908A (en) | 1982-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| US7009453B2 (en) | Bias current supply circuit and amplification circuit | |
| US7113041B2 (en) | Operational amplifier | |
| JPS6155288B2 (ja) | ||
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JPH0212049B2 (ja) | ||
| EP0406964B1 (en) | Amplifier arrangement | |
| JPH09105763A (ja) | コンパレータ回路 | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US4284912A (en) | Switching circuits for differential amplifiers | |
| JPH0230902Y2 (ja) | ||
| JP3470835B2 (ja) | 演算増幅器 | |
| EP0645883A2 (en) | Wideband amplifier circuit | |
| JPS6119548Y2 (ja) | ||
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPH0434567Y2 (ja) | ||
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JP2797504B2 (ja) | 電力増幅回路 | |
| JP2797322B2 (ja) | 増幅器 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPS63178611A (ja) | 利得制御回路 | |
| JPH06260925A (ja) | レベルシフト回路 |