JPH0212049B2 - - Google Patents

Info

Publication number
JPH0212049B2
JPH0212049B2 JP55147209A JP14720980A JPH0212049B2 JP H0212049 B2 JPH0212049 B2 JP H0212049B2 JP 55147209 A JP55147209 A JP 55147209A JP 14720980 A JP14720980 A JP 14720980A JP H0212049 B2 JPH0212049 B2 JP H0212049B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
diode
voltage
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55147209A
Other languages
English (en)
Other versions
JPS5769908A (en
Inventor
Yojiro Fukushima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP55147209A priority Critical patent/JPS5769908A/ja
Publication of JPS5769908A publication Critical patent/JPS5769908A/ja
Publication of JPH0212049B2 publication Critical patent/JPH0212049B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は増幅器の最終段で効果的なミユーテイ
ングが行えるようにしたミユーテイング回路に関
するものである。
従来のミユーテイング回路は、信号回路と接地
間にトランジスタを挿入し、このトランジスタを
制御信号でオンさせてミユーテイングする方法と
か、ダイオードブリツジを信号経路に直列に挿入
し、これをスイツチングさせる方法等があつた
が、いずれもミユーテイング回路そのものに負荷
をドライブする能力がないため、増幅器の出力段
のミユーテイング回路としては限られた場合にし
か使用できないという欠点があつた。
本発明はこうした欠点を改良するために、電流
増幅機能をもち、しかも出力オフセツトの非常に
少ないミユーテイング回路を提供するものであ
る。
以下本発明の一実施例について第1図に従つて
説明する。第1図において、1は信号入力端子、
2は電圧増幅部である。Aは第1のカレントミラ
ーで、入力用の第1のトランジスタ15と、出力
用の第2、第3のトランジスタ13,3と、それ
らのエミツタ抵抗34,33,32で構成されて
いる。Bは第1のカレントミラーで、上記第2の
トランジスタ13の出力を入力とする第4のトラ
ンジスタ14と、出力用の第5のトランジスタ8
で構成されている。上記第3、第5のトランジス
タ3,8のコレクタ間には第1、第2のダイオー
ド4,7と保護抵抗5,6からなるバイアス回路
が接続され、上記抵抗5,6の接続点に電圧増幅
部2の出力端が接続されている。また、第6、第
7のトランジスタ9,12とそれらの保護抵抗1
0,11で電流増幅段が構成され、上記抵抗1
0,11の接続点に出力端子19が接続されてい
る。16は抵抗、17はミユーテイングオンオフ
用のスイツチ、18,20は正、負の電源端子で
ある。
上記構成において、今スイツチ17が閉じてい
る場合を考えると、抵抗16と電源電圧によつて
決まる電流が第1のトランジスタ15を流れる。
この電流が第1のカレントミラーAを通して第3
のトランジスタ8にも流れ、第1、第2のダイオ
ード4,7、抵抗5,6より成るバイアス回路
が、第6、第7のトランジスタ9,12、抵抗1
0,11より成る電流増幅段に適当なバイアスを
与え、通常の電流増幅作用を行なう。
ここでスイツチ17が開いた場合を考えると、
第3のトランジスタ3および第5のトランジスタ
8に電流が流れないため、第1、第2のダイオー
ド4,7、第6、第7のトランジスタ9,12が
すべてオフ状態になり、電圧増幅器2の出力信号
は完全にしや断され、ミユーテイング状態とな
る。そしてこのミユーテイング固定は、ミユーテ
イングオン時のインピーダンスがダイオードの逆
方向インピーダンスで決まる非常に高い値になる
ため、ミユーテイング効果も優れたものになる。
以上の様に電流増幅作用およびミユーテイング
の動作を行なう第1図の構成であつて、電流増幅
作用が動作する場合に、各素子の相対的なバラツ
キがないものとし、第6、第7のトランジスタ
9,12のベース電流を無視すると、第1のダイ
オード4および抵抗5を流れる電流即ち第3のト
ランジスタ3のコレクタ電流と、第2のダイオー
ド7および抵抗6を流れる電流即ち第5のトラン
ジスタ8のコレクタ電流が共に等しいとき、電圧
増幅部2の出力オフセツトが零であれば出力端子
19の電位も零となる。
ところが、ICに使われるトランジスタの特性
から上記の第3のトランジスタ3および第5のト
ランジスタ8の各々のコレクタ電流を常に等しく
し、出力オフセツトを零にする為に、以下に述べ
る各トランジスタのエミツタ面積の条件が必要で
ある。
一般的にトランジスタのベースエミツタ間電圧
VBEとエミツタ電流IEとは、ボルツマン定数をK、
絶対温度をT、電子電荷をqとした場合に次式で
表わされる。
VBE=KT/qlnIE/IS ここでISは逆方向ベースエミツタ間飽和電流で
ある。のISの効果を第1図の実施例において考察
する。第1のトランジスタ15のエミツタ電流
IE15と第3のトランジスタ3のエミツタ電流IE
の比を考える。ISによるエミツタ電流変化の大き
い微少電流領域を考えると、抵抗32,35に発
生する電圧は充分に小さく上式のVBEに対して無
視でき、第1のトランジスタ15のベースエミツ
タ間電圧と第3のトランジスタ3のベースエミツ
タ間電圧とは等しくなる。このとき上式より、第
1のトランジスタ15のISをIS15、第3のトラン
ジスタ3のISをIS3とすると次式が導かれる。
IE3/IS3=IE15/IS15 IE15/IE3=IS15/IS3 すなわち、エミツタ電流の比はISの比に等しく
なり、ISが変化する条件でカレントミラーを構成
する場合には、ISの変化を補正することが必要で
ある。
一般にトランジスタはエミツタ電流が小さくな
ると、ISが大きくなる特性がある。従つて、例え
ば、IE3がIE15より大きい場合は、 IS15>IS3 となり本来Isは変化しないとされるカレントミラ
ーの設計条件と合致しなくなり、設計条件を合わ
せるためには、相対的にIs3を大きくすることが
必要となつてくる。すなわちNPNトランジスタ
における上記相対比が比較的1に近いのに対し、
PNPの相対比が大きいため、第1のカレントミ
ラーAを構成する第1のトランジスタ15のIs15
と第3のトランジスタ3のIs3の比を第2のカレ
ントミラーBを構成する第4のトランジスタ14
のIs14と第5のトランジスタ8のIs8の比より大き
くすることにより、正確に第3のトランジスタ3
のコレクタ電流と第5のトランジスタ8のコレク
タ電流を一致させることが可能となる。また、更
に、カレントミラーBは、第2のトランジスタ1
3の出力電流で駆動されることを利用して、カレ
ントミラーBにおける上記のIS14とIS8の比を上記
のIS15とIS3の比と同じとして、ISの変化による電
流の変化の補正を、第1のトランジスタ15のIS
であるIS15と、第2のトランジスタ13のISであ
S13との比により、IS15とIS3の比を大きくするこ
とでも同様に、第3のトランジスタ3のコレクタ
電流と第5のトランジスタ8のコレクタ電流を一
致させることが可能である。すなわち、本構成に
おいて、IS15とIS3の比を、IS15とIS13の比とIS14とIS8
の比との積より大きくすることにより、第3のト
ランジスタ3のコレクタ電流と第5のトランジス
タ8のコレクタ電流を正確に一致させることが可
能となる。
このとき逆方向ベースエミツタ飽和電流はエミ
ツタ面積に比例するから、上述の条件が満たされ
るように各トランジスタのエミツタ面積を設定す
れば良い。すなわち、第1図にしたがつて説明す
れば、第1、第3のトランジスタ15,3のエミ
ツタの面積比の第1のエミツタ面積比とし、第
1、第2のトランジスタ15,13のトランジス
タの面積比と第4、第5のトランジスタ14,8
のエミツタの面積比の積を第2の面積比とする
と、第1のエミツタ面積比が第2のエミツタ面積
比より大きくなるようにすればよい。
尚、保護抵抗10,11の抵抗値は出力端子1
9に接続される負荷抵抗(図示せず)に比べ十分
低い値となるような抵抗値になつている。このた
め、第1のダイオード4および第2のダイオード
7に各々直列に保護抵抗5,6を介して接続した
点から第1のダイオード4と第6のトランジスタ
9のベースとの接続点までの電圧と、出力端子1
9から第1ダイオード4と第6のトランジスタ9
のベースとの接続点までの電圧とを容易に互いに
等しくできる。
また、同様に、第1のダイオード4および第2
のダイオード7に各々直列に保護抵抗5,6を介
して接続した点から第2のダイオード7と第7の
トランジスタ12のベースとの接続点までの電圧
と、出力端子19から第2のダイオード7と第7
のトランジスタ12のベースとの接続点までの電
圧とを互いに等しくできる。
このようにしてトランジスタ特有の性質を補償
すれば、出力オフセツトが非常に少なく、入力端
子の電位をそのまま出力端子に反映させることが
できるミユーテイング回路を構成することができ
る。またこのとき各トランジスタのエミツタ面積
を適当に設定して第1、第2、第4のトランジス
タ15,13,14に流れる電流を少なくし、第
3、第5のトランジスタ3,8に流れる電流のみ
を多くすれば省電力の面からも有利になる。
第2図に、第1図における第7のトランジスタ
12をPNPトランジスタ21とNPNトランジス
タ22のダーリントン構成とした実施例を示す。
一般にIC内部におけるPNPトランジスタは直流
電流増幅率が低いため、第1図の構成では負荷が
重くなるドライブが困難になる場合がある。この
とき第2図のようなダーリントン構成にすること
により、低い負荷抵抗でも十分にドライブするこ
とが可能となる。ここでトランジスタ24は、第
4のトランジスタ14とともにカレントミラーを
構成し、定電流源として動作する。今トランジス
タ22のベース電流を無視すると、トランジスタ
21のコレクタ電流はトランジスタ24の定電流
が吸込む電流と抵抗27に流れる電流の和とな
る。このトランジスタ21のコレクタ電流をダイ
オード7の電流とほぼ同等にすることにより、ダ
イオード7の両端の電位差とトランジスタ21の
ベース、エミツタ間の電位差もほぼ同等となり、
略々零電位である電圧増幅部2の出力電位はその
まま出力端子19に現われ、オフセツトを発生し
なくなる。したがつて、電圧増幅部2にオフセツ
ト電圧の十分に小さい回路を用いることにより、
入力端子1の電位と電圧増幅部2の出力電位が等
しくなり、この電位がそのまま出力端子19に現
われる。更に、第1図における実施例の場合と同
様に、トランジスタ特有の性質を補正するエミツ
タ面積比を採用して正確に電流値を合致させるこ
とにより、また、電圧増幅部2の出力部および出
力端子19に対して正負電源方向に対称な構成を
もつていることにより、ミユーテイング動作と、
通常電流増幅動作とが切替わる過渡状態において
も各素子の動作バランスが保たれ、出力端子19
の電位変動をなくすことが可能である。以上の様
に、オフセツトの発生を最小限にして低い負荷抵
抗でも十分なドライブを可能とするものである。
第3図は、第1図における第1のダイオード4
としてダイオード29,30の直列接続を用い、
第6のトランジスタ9のエミツタに第3のダイオ
ード31を接続して第6のトランジスタ9のベー
スエミツタ間の逆耐圧を高めたものである。第1
図の実施例において、ミユーテイングオンの状態
で入力端子1に過大入力が加わり、電圧増幅部2
の出力に非常に大きな信号が現われると、第1の
ダイオード4の逆耐圧又は第6のトランジスタ9
の逆耐圧を越える信号成分が出力端子19に現わ
れ、その結果ミユーテイング効果を悪くすること
がある。そこで第3図に示すようにダイオード2
9,30直列接続と第6のトランジスタ9のエミ
ツタに第3のダイオード31を直列に接続して約
2倍の逆耐圧にすれば、このように過大な信号に
対しても十分なミユーテイング効果が得られる。
なお、第1、第2のダイオード4,7をトラン
ジスタのダイオード接続したもので構成してもよ
いことは云うまでもない。また第1のダイオード
4と第6のトランジスタ9をNPNトランジスタ
で構成し、第2のダイオード7と第7のトランジ
スタ12をPNPトランジスタで構成すれば、そ
れぞれのダイオード特性を揃えることができるか
ら出力オフセツトの発生をより有効に防止するこ
とができる。
以上のように本発明のミユーテイング回路は、
それ自体が電流増幅機能をもつため、増幅器の最
終段等にも幅応く応用できるとともに第2図の実
施例で述べた様に入力端子の電位がそのまま出力
端子の電位となり、それが切替時の過渡状態でも
保たれるため出力端子の電位変動をなくすること
ができる。またミユーテイングオン時のインピー
ダンスがダイオードの逆方向インピーダンスで決
まる非常に高い値になるため、この意味でも優れ
たミユーテイング動作が期待できる。しかも本発
明は第1、第2のカレントミラーを構成する各ト
ランジスタのエミツタ面の抵抗比を適当に設定す
ることによりトランジスタ特有の性質を補償して
出力オフセツトを零に近づけるようにしているか
ら、オーデイオ機器の出力段に用いた場合にも、
クリツクノイズのない高品位の製品を構成するこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例の回路図、第2図は
他の実施例の要部の回路図、第3図は第3の実施
例の回路図である。 1……入力端子、2……電圧増幅部、15,1
3,3……第1、第2、第3のトランジスタ、1
4,8……第4、第5のトランジスタ、9,12
……第6、第9のトランジスタ、4,7,31…
…第1、第2、第3のダイオード、17……ミユ
ーテイングスイツチ、19……出力端子、A,B
……第1、第2のカレントミラー。

Claims (1)

  1. 【特許請求の範囲】 1 入力端子に入力した信号を電圧増幅する電圧
    増幅部と、第1、第2、第3のPNP型のトラン
    ジスタで構成される第1のカレントミラーと、上
    記第2のトランジスタの出力を入力とするNPN
    型の第4、第5のトランジスタで構成される第2
    のカレントミラーと、上記第3、第5のトランジ
    スタのコレクタ間に直列接続された第1、第2の
    ダイオードで構成されるバイアス回路と、それぞ
    れのベースが上記第3、第5のトランジスタのコ
    レクタに接続され、それぞれのコレクタが正負の
    電源に接続され、それぞれのエミツタ同志が接続
    された第6、第7のトランジスタで構成される電
    流増幅段とを備え、上記第1および第2のダイオ
    ードに各々直列に保護抵抗を介して接続した点に
    上記電圧増幅段の出力を接続し、上記第6および
    第7のトランジスタの各エミツタに各々直列に保
    護抵抗を介して接続した点を信号出力端子とし、
    上記第1および第2のダイオードに各々直列に保
    護抵抗を介して接続した点から上記第1のダイオ
    ードと上記第6のトランジスタのベースとの接続
    点までの電圧と、上記信号出力端子から上記第1
    のダイオードと上記第6のトランジスタのベース
    との接続点までの電圧とを互いに等しくし、かつ
    上記第1および第2のダイオードに各々直列に保
    護抵抗を介して接続した点から上記第2のダイオ
    ードと上記第7のトランジスタのベースとの接続
    点までの電圧と、上記信号出力端子から上記第2
    のダイオードと上記第7のトランジスタのベース
    との接続点までの電圧とを互いに等しくし、上記
    第1のトランジスタの入力電流を遮断することに
    よつて、上記第1および第2のダイオードに各々
    直列に保護抵抗を介して接続した点に入力され、
    上記信号出力端子に出力される信号を遮断するよ
    うにしたことを特徴とするミユーテイング回路。 2 特許請求の範囲第1項において、第1、第3
    のトランジスタのエミツタ面積比を第1のエミツ
    タ面積比とし、第1、第2のトランジスタの面積
    比と第4、第5のトランジスタのエミツタの面積
    比の積を第2のエミツタ面積比とするとき、上記
    第1のエミツタ面積比を上記第2のエミツタ面積
    比より大きくしたことを特徴とするミユーテイン
    グ回路。 3 特許請求の範囲第1項において、第1、第2
    のカレントミラーを構成する各トランジスタのエ
    ミツタに抵抗を接続したミユーテイング回路。 4 特許請求の範囲第1項において、第1、第2
    のダイオードとしてトランジスタのダイオード接
    続を用いたミユーテイング回路。 5 特許請求の範囲第4項において、第1のダイ
    オードと第6のトランジスタをNPNトランジス
    タで構成し、第2のダイオードと第7のトランジ
    スタをPNPトランジスタで構成したミユーテイ
    ング回路。 6 特許請求の範囲第1項において、第1のダイ
    オードとしてダイオード2個を直列接続したもの
    を用い、第6のトランジスタのエミツタに第3の
    ダイオードを接続することにより、上記第6のト
    ランジスタのベースエミツタ間の逆耐圧を高めた
    ミユーテイング回路。 7 特許請求の範囲第1項において、第7のトラ
    ンジスタを、PNPトランジスタとNPNトランジ
    スタのダーリントン接続としたミユーテイング回
    路。
JP55147209A 1980-10-20 1980-10-20 Muting circuit Granted JPS5769908A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55147209A JPS5769908A (en) 1980-10-20 1980-10-20 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55147209A JPS5769908A (en) 1980-10-20 1980-10-20 Muting circuit

Publications (2)

Publication Number Publication Date
JPS5769908A JPS5769908A (en) 1982-04-30
JPH0212049B2 true JPH0212049B2 (ja) 1990-03-16

Family

ID=15425025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55147209A Granted JPS5769908A (en) 1980-10-20 1980-10-20 Muting circuit

Country Status (1)

Country Link
JP (1) JPS5769908A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6247384B1 (en) 1999-02-08 2001-06-19 Honda Giken Kogyo Kabushiki Kaisha Fastening device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58191708U (ja) * 1982-06-16 1983-12-20 パイオニア株式会社 ミユ−テイング増幅器の誤動作防止回路
JPS59138105A (ja) * 1983-01-27 1984-08-08 Sony Corp ミユ−テイング回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6247384B1 (en) 1999-02-08 2001-06-19 Honda Giken Kogyo Kabushiki Kaisha Fastening device

Also Published As

Publication number Publication date
JPS5769908A (en) 1982-04-30

Similar Documents

Publication Publication Date Title
US4059808A (en) Differential amplifier
US7009453B2 (en) Bias current supply circuit and amplification circuit
US7113041B2 (en) Operational amplifier
JPS6155288B2 (ja)
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
US5140181A (en) Reference voltage source circuit for a Darlington circuit
US5343165A (en) Amplifier having a symmetrical output characteristic
US3936731A (en) Amplifier with fast recovery after input signal overswing
JPH0212049B2 (ja)
EP0406964B1 (en) Amplifier arrangement
JPH09105763A (ja) コンパレータ回路
US4524330A (en) Bipolar circuit for amplifying differential signal
US4284912A (en) Switching circuits for differential amplifiers
JPH0230902Y2 (ja)
JP3470835B2 (ja) 演算増幅器
EP0645883A2 (en) Wideband amplifier circuit
JPS6119548Y2 (ja)
JP3255226B2 (ja) 電圧制御増幅器
JPH0434567Y2 (ja)
JPH063868B2 (ja) 差動型コンパレ−タ回路
JP2797504B2 (ja) 電力増幅回路
JP2797322B2 (ja) 増幅器
JP2797621B2 (ja) コンパレータ回路
JPS63178611A (ja) 利得制御回路
JPH06260925A (ja) レベルシフト回路