JP2797504B2 - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JP2797504B2 JP2797504B2 JP22582989A JP22582989A JP2797504B2 JP 2797504 B2 JP2797504 B2 JP 2797504B2 JP 22582989 A JP22582989 A JP 22582989A JP 22582989 A JP22582989 A JP 22582989A JP 2797504 B2 JP2797504 B2 JP 2797504B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- output
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電力増幅回路に係り、特に、ビデオ信号増幅
回路やオーディオ信号増幅回路に適用され、ダイナミッ
クレンジを広くとることを必要とする電力増幅回路に関
する。
回路やオーディオ信号増幅回路に適用され、ダイナミッ
クレンジを広くとることを必要とする電力増幅回路に関
する。
第５図は従来の一例の回路図を示す。このものはコン
プリメンタリ回路で構成されており、ダイオードD1,D2
にて無信号時に出力トランジスタX1,Xに流れる電流（ア
イドリング電流）を決めている。入力端子10に入力信号
が入来すると、トランジスタX0が入力信号の極性に応じ
てオン，オフし、これに応じてトランジスタX1,X2が動
作して入力信号を増幅して出力端子11より取出す。一
方、第６図は従来の他の例の回路図を示す。このもの
は、トランジスタを全てNPN形トランジスタで構成した
もので、ダイオードD3,D4にて無信号時にトランジスタX
3,X4に流れるアイドリング電流を決めている。入力端子
10に入力信号が入来すると、トランジスタX4が入力信号
の極性に応じてオン，オフし、これに応じてトラジスタ
X3が動作して入力信号を増幅して出力端子11より取出
す。
プリメンタリ回路で構成されており、ダイオードD1,D2
にて無信号時に出力トランジスタX1,Xに流れる電流（ア
イドリング電流）を決めている。入力端子10に入力信号
が入来すると、トランジスタX0が入力信号の極性に応じ
てオン，オフし、これに応じてトランジスタX1,X2が動
作して入力信号を増幅して出力端子11より取出す。一
方、第６図は従来の他の例の回路図を示す。このもの
は、トランジスタを全てNPN形トランジスタで構成した
もので、ダイオードD3,D4にて無信号時にトランジスタX
3,X4に流れるアイドリング電流を決めている。入力端子
10に入力信号が入来すると、トランジスタX4が入力信号
の極性に応じてオン，オフし、これに応じてトラジスタ
X3が動作して入力信号を増幅して出力端子11より取出
す。
第５図に示す回路はトランジスタX1,X2に流れるアイ
ドリング電流をダイオードD1,D2で決めている構成であ
るので、入力信号入来時もトランジスタX1,X2に流れる
電流は比較的大きく、電流損失が大きい問題点があり、
又、出力トランジスタX1,X2はコンプリメンタリ回路の
構成であるのでNPNトランジスタを用いたものに比して
電圧利用率が低く、従って、大振幅で高周波領域まで動
作させることが困難であり、入力信号のダイナミックレ
ンジを広くとることができない問題点があった。一方、
第６図に示す回路は、出力端子11とグランドとの間にダ
イオードD4が接続されているために出力電圧の電圧損失
が大きくなる問題点があった。
ドリング電流をダイオードD1,D2で決めている構成であ
るので、入力信号入来時もトランジスタX1,X2に流れる
電流は比較的大きく、電流損失が大きい問題点があり、
又、出力トランジスタX1,X2はコンプリメンタリ回路の
構成であるのでNPNトランジスタを用いたものに比して
電圧利用率が低く、従って、大振幅で高周波領域まで動
作させることが困難であり、入力信号のダイナミックレ
ンジを広くとることができない問題点があった。一方、
第６図に示す回路は、出力端子11とグランドとの間にダ
イオードD4が接続されているために出力電圧の電圧損失
が大きくなる問題点があった。
本発明は、電流損失及び電圧損失が少なく、かつ、出
力ダイナミックレンジを大きくとることができる電力増
幅回路を提供することを目的とする。
力ダイナミックレンジを大きくとることができる電力増
幅回路を提供することを目的とする。
本発明は、第１図に示す如く、バイアス回路と、バイ
アス回路の出力に夫々のベースを接続されてそのエミッ
タを共通接続された差動動作を行なう第１及び第２のト
ランジスタ、該第１のトランジスタのコレクタにエミッ
タを接続されてベースを該バイアス回路の出力に接続さ
れた第３のトランジスタ、該第２のトランジスタのコレ
クタにコレクタを接続されてそのベースを該第３のトラ
ンジスタのコレクタに接続された第４のトランジスタか
らなら差動増幅器と、上記バイアス回路の出力と該差動
増幅器の第１のトランジスタのベースとに接続された入
力信号源と、上記差動増幅器の第１のトランジスタのコ
レクタにベースを接続された第５のトランジスタ、第２
のトランジスタのコレクタにベースを接続された第６の
トランジスタ、該第５及び第６のトランジスタの夫々の
エミッタに接続されたカレントミラー回路を構成する第
７及び第８のトランジスタ、該第６のトランジスタのエ
ミッタから上記差動増幅器の第２のトランジスタのベー
スに帰還をかける抵抗からなり、該第５〜第８のトラン
ジスタは全てNPNトランジスタで構成される出力回路
と、該出力回路の第６のトランジスタのエミッタに接続
された出力端子とより構成してなる。
アス回路の出力に夫々のベースを接続されてそのエミッ
タを共通接続された差動動作を行なう第１及び第２のト
ランジスタ、該第１のトランジスタのコレクタにエミッ
タを接続されてベースを該バイアス回路の出力に接続さ
れた第３のトランジスタ、該第２のトランジスタのコレ
クタにコレクタを接続されてそのベースを該第３のトラ
ンジスタのコレクタに接続された第４のトランジスタか
らなら差動増幅器と、上記バイアス回路の出力と該差動
増幅器の第１のトランジスタのベースとに接続された入
力信号源と、上記差動増幅器の第１のトランジスタのコ
レクタにベースを接続された第５のトランジスタ、第２
のトランジスタのコレクタにベースを接続された第６の
トランジスタ、該第５及び第６のトランジスタの夫々の
エミッタに接続されたカレントミラー回路を構成する第
７及び第８のトランジスタ、該第６のトランジスタのエ
ミッタから上記差動増幅器の第２のトランジスタのベー
スに帰還をかける抵抗からなり、該第５〜第８のトラン
ジスタは全てNPNトランジスタで構成される出力回路
と、該出力回路の第６のトランジスタのエミッタに接続
された出力端子とより構成してなる。
正の入力信号入来は、第５のトランジスタのエミッタ
電圧の低下によって第８のトランジスタに流れる電流I8
が低下し、アイドリング電流以下にできる。この場合、
第３のトランジスタの導入によって第６のトランジスタ
のベース電流が増加してそのエミッタ電圧が増加し、負
荷に対する駆動能力を上げることができる。一方の負の
入力信号入来時、第５のトランジスタのエミッタ電圧の
上昇によって第８のトランジスタに流れる電流I8が上昇
し、出力電流を大きく流すことができて負荷に対する駆
動能力を上げることができる。このように入力信号の極
性に応じて第６のトランジスタを切換えて動作させてい
るので、正及び負の入力信号入来時とも電流損失及び電
圧損失を少なくできる。
電圧の低下によって第８のトランジスタに流れる電流I8
が低下し、アイドリング電流以下にできる。この場合、
第３のトランジスタの導入によって第６のトランジスタ
のベース電流が増加してそのエミッタ電圧が増加し、負
荷に対する駆動能力を上げることができる。一方の負の
入力信号入来時、第５のトランジスタのエミッタ電圧の
上昇によって第８のトランジスタに流れる電流I8が上昇
し、出力電流を大きく流すことができて負荷に対する駆
動能力を上げることができる。このように入力信号の極
性に応じて第６のトランジスタを切換えて動作させてい
るので、正及び負の入力信号入来時とも電流損失及び電
圧損失を少なくできる。
一方、出力回路は全てNPNトランジスタで構成したた
め、大振幅で高周波領域まで動作させることができ、ダ
イナミックレンジを広くとることができる。
め、大振幅で高周波領域まで動作させることができ、ダ
イナミックレンジを広くとることができる。
第１図は本発明の第１実施例の回路図を示す。同図
中、１はバイアス回路、２は入力信号源、３は差動増幅
器、４は出力回路、５は出力信号である。差動増幅器３
はトランジスタQ1,Q2,Q3,Q4,Q10,Q11、抵抗R1,R2,R3,R8
にて構成されており、トランジスタQ1のベース入力信号
源２及びバイアス回路１が接続されている。出力回路４
はトランジスタQ5,Q6のカレントミラー回路、これに接
続されたトランジスタQ7,Q8、トランジスタQ9、抵抗R4
〜R6、フィードバック抵抗R7、コンデンサC1にて構成さ
れており、特に、トランジスタQ5〜Q9は全てNPNトラン
ジスタである。
中、１はバイアス回路、２は入力信号源、３は差動増幅
器、４は出力回路、５は出力信号である。差動増幅器３
はトランジスタQ1,Q2,Q3,Q4,Q10,Q11、抵抗R1,R2,R3,R8
にて構成されており、トランジスタQ1のベース入力信号
源２及びバイアス回路１が接続されている。出力回路４
はトランジスタQ5,Q6のカレントミラー回路、これに接
続されたトランジスタQ7,Q8、トランジスタQ9、抵抗R4
〜R6、フィードバック抵抗R7、コンデンサC1にて構成さ
れており、特に、トランジスタQ5〜Q9は全てNPNトラン
ジスタである。
トランジスタQ7のベースはトランジスタQ1のコレクタ
に接続されていると共に、クランプトランジスタQ10の
エミッタに接続されておりトランジスタQ8のベースはト
ランジスタQ2のコレクタに接続されている。トランジス
タQ10のコレクタはトランジスタQ11のベース，コレクタ
及びトランジスタQ9のコレクタに接続されている。又、
トランジスタQ8のエミッタは抵抗R7を介してトランジス
タQ2のベースに接続されていると共に、出力端子５に接
続されている。
に接続されていると共に、クランプトランジスタQ10の
エミッタに接続されておりトランジスタQ8のベースはト
ランジスタQ2のコレクタに接続されている。トランジス
タQ10のコレクタはトランジスタQ11のベース，コレクタ
及びトランジスタQ9のコレクタに接続されている。又、
トランジスタQ8のエミッタは抵抗R7を介してトランジス
タQ2のベースに接続されていると共に、出力端子５に接
続されている。
いま、無信号時においてトランジスタQ6（Q8）に流れ
る電流I8（アイドリング電流）は、抵抗R1に流れる電流
をI1,トランジスタQ7のベース・エミッタ間電圧を
VBE7、トランジスタQ5のベース・エミッタ間電圧を
VBE5、トランジスタQ5,Q6のエミッタ面積比を1:kとする
と、 となる。なお、トランジスタQ10のエミッタ電圧VE10、
トランジスタQ1のエミッタ電圧VE1の関係が Vcc−R1I1＞VE10＞VE1 となるように電圧V10を設定する。又、このときに出力
端子５から出力されて負荷RLに与えられる出力電圧Vout
（０）は、トランジスタQ1の入力電圧をV1,トランジス
タQ2のベースに抵抗R8を介して与える電圧をV2（＞V1）
とすると、 となる。
る電流I8（アイドリング電流）は、抵抗R1に流れる電流
をI1,トランジスタQ7のベース・エミッタ間電圧を
VBE7、トランジスタQ5のベース・エミッタ間電圧を
VBE5、トランジスタQ5,Q6のエミッタ面積比を1:kとする
と、 となる。なお、トランジスタQ10のエミッタ電圧VE10、
トランジスタQ1のエミッタ電圧VE1の関係が Vcc−R1I1＞VE10＞VE1 となるように電圧V10を設定する。又、このときに出力
端子５から出力されて負荷RLに与えられる出力電圧Vout
（０）は、トランジスタQ1の入力電圧をV1,トランジス
タQ2のベースに抵抗R8を介して与える電圧をV2（＞V1）
とすると、 となる。
ここで、入力信号源２から正（＋）の入力信号Vin1が
入来したとする。これにより、トランジスタQ1のコレク
タ電圧Vc1は低下し、トランジスタQ7のエミッタ電圧が
低下して抵抗R5に流れる電流I5が低下し、これに伴なっ
てカレントミラー回路で構成されているトランジスタ
Q5,Q6によって電流I8も低下して（１）で示した前記ア
イドリング電流以下となる。一方、トランジスタQ1,Q2
は差動増幅器を構成しているので、トランジスタQ1のコ
レクタ電圧Vc1が低下するとトランジスタQ2のコレクタ
電圧Vc2は上昇し、トランジスタQ8、フィードバック抵
抗R7を介してトランジスタQ2に至る帰還ループにより、
出力電圧Vout（＋）は、 でバランスする。
入来したとする。これにより、トランジスタQ1のコレク
タ電圧Vc1は低下し、トランジスタQ7のエミッタ電圧が
低下して抵抗R5に流れる電流I5が低下し、これに伴なっ
てカレントミラー回路で構成されているトランジスタ
Q5,Q6によって電流I8も低下して（１）で示した前記ア
イドリング電流以下となる。一方、トランジスタQ1,Q2
は差動増幅器を構成しているので、トランジスタQ1のコ
レクタ電圧Vc1が低下するとトランジスタQ2のコレクタ
電圧Vc2は上昇し、トランジスタQ8、フィードバック抵
抗R7を介してトランジスタQ2に至る帰還ループにより、
出力電圧Vout（＋）は、 でバランスする。
正（＋）の入力信号レベルが更に大になり、トランジ
スタQ1のコレクタ電圧Vc1が更に低下すると、トランジ
スタQ10が導通してそのコレクタ電流が流れ、トランジ
スタQ4のベース電流が増加し、これによってトランジス
タQ8のベース電流が増加してそのエミッタ電圧が増加す
る。即ち、トランジスタQ10の導通によって、負荷RLに
対する駆動能力を上げることができる。この出力電圧Vo
ut（＋）はフィードバック抵抗R7を介してトランジスタ
Q2に印加され、トランジスタQ1,Q2のベース電圧がバラ
ンスするように動作し、出力電圧Vout（＋）は（３）式
でバランスする。この場合、トランジスタQ1のコレクタ
電圧Vc1は低下しているので、電圧I5,I8は前述のように
アイドリング電流以下であり、電流損失及び電圧損失を
少なくできる。
スタQ1のコレクタ電圧Vc1が更に低下すると、トランジ
スタQ10が導通してそのコレクタ電流が流れ、トランジ
スタQ4のベース電流が増加し、これによってトランジス
タQ8のベース電流が増加してそのエミッタ電圧が増加す
る。即ち、トランジスタQ10の導通によって、負荷RLに
対する駆動能力を上げることができる。この出力電圧Vo
ut（＋）はフィードバック抵抗R7を介してトランジスタ
Q2に印加され、トランジスタQ1,Q2のベース電圧がバラ
ンスするように動作し、出力電圧Vout（＋）は（３）式
でバランスする。この場合、トランジスタQ1のコレクタ
電圧Vc1は低下しているので、電圧I5,I8は前述のように
アイドリング電流以下であり、電流損失及び電圧損失を
少なくできる。
一方、入力信号源２から負（−）の入力信号Vin2が入
来したとする。これによりトランジスタQ1のコレクタ電
圧Vc1は上昇し、トランジスタQ7のエミッタ電圧が上昇
して電流I5が増加し、電流I8も増加する。このとき、ト
ランジスタQ2のコレクタ電圧Vc2は低下しているのでト
ランジスタQ8はオフとなり、そのエミッタ電圧は低下
し、出力電圧Vout（−）は低下する。この出力電圧Vout
（−）はフィードバック抵抗R7を介してトランジスタQ2
に印加され、トランジタQ1,Q2のベース電圧がバランス
するように動作し、出力電圧Vout（−）は前記（３）式
でバランスする。
来したとする。これによりトランジスタQ1のコレクタ電
圧Vc1は上昇し、トランジスタQ7のエミッタ電圧が上昇
して電流I5が増加し、電流I8も増加する。このとき、ト
ランジスタQ2のコレクタ電圧Vc2は低下しているのでト
ランジスタQ8はオフとなり、そのエミッタ電圧は低下
し、出力電圧Vout（−）は低下する。この出力電圧Vout
（−）はフィードバック抵抗R7を介してトランジスタQ2
に印加され、トランジタQ1,Q2のベース電圧がバランス
するように動作し、出力電圧Vout（−）は前記（３）式
でバランスする。
又、トランジスタQ5,Q6は1:kのエミッタ面積比を持
ち、無信号時には抵抗R4による電圧効果を無視できるの
で となり、負の入力信号時には抵抗R4による電圧効果のた
めに となって電流I8を大きく取出せるように動作する。即
ち、負の入力信号時、第２図に示す如く、トランジスタ
Q1のコレクタ電圧Vc1が上昇して電流I5が大になるとｋ
は大になり、電流I8が大になって出力電圧が十分大とな
り、負荷RLに対する駆動能力を上げることができる。従
って、負の入力信号入来時も電流損失及び電圧損失を少
なくできる。なお、第２図中、Vc10は無信号時のトラン
ジスタQ1のコレクタ電圧、I80は無信号時の電流I8、破
線は抵抗R4がない場合の電流I8の特性を示す。
ち、無信号時には抵抗R4による電圧効果を無視できるの
で となり、負の入力信号時には抵抗R4による電圧効果のた
めに となって電流I8を大きく取出せるように動作する。即
ち、負の入力信号時、第２図に示す如く、トランジスタ
Q1のコレクタ電圧Vc1が上昇して電流I5が大になるとｋ
は大になり、電流I8が大になって出力電圧が十分大とな
り、負荷RLに対する駆動能力を上げることができる。従
って、負の入力信号入来時も電流損失及び電圧損失を少
なくできる。なお、第２図中、Vc10は無信号時のトラン
ジスタQ1のコレクタ電圧、I80は無信号時の電流I8、破
線は抵抗R4がない場合の電流I8の特性を示す。
本発明になる電力増幅回路は、入力信号の極性に応じ
てトランジスタQ7,Q8を切換えて動作させているので、
電流損失及び電圧損失を少なくでき、又、出力回路４の
トランジスタをNPNトランジスタで構成できるので、大
振幅で高周波領域まで動作させることができ、ダイナミ
ックレンジを広くとることができる。更に、クランプト
ランジスタQ10を接続したため、正の入力信号入来時、
トランジスタQ8のベース電流を増大させて負荷RLに対す
る駆動能力を上げることができ、しかも、トランジスタ
Q1が飽和領域に入ることを防止し、トランジスタQ1,Q2
その他の素子で構成されている差動増幅器３を正常に動
作させ得る。又、トランジスタQ6のコレクタ・エミッタ
間電圧を略零Ｖに近い状態で使用できるため、ビデオ信
号増幅回路として適用した場合、DC出力レベルを0.2V程
度の低い電圧に設定することもでき、ディカップリング
コンデンサC0を省略することもできる。
てトランジスタQ7,Q8を切換えて動作させているので、
電流損失及び電圧損失を少なくでき、又、出力回路４の
トランジスタをNPNトランジスタで構成できるので、大
振幅で高周波領域まで動作させることができ、ダイナミ
ックレンジを広くとることができる。更に、クランプト
ランジスタQ10を接続したため、正の入力信号入来時、
トランジスタQ8のベース電流を増大させて負荷RLに対す
る駆動能力を上げることができ、しかも、トランジスタ
Q1が飽和領域に入ることを防止し、トランジスタQ1,Q2
その他の素子で構成されている差動増幅器３を正常に動
作させ得る。又、トランジスタQ6のコレクタ・エミッタ
間電圧を略零Ｖに近い状態で使用できるため、ビデオ信
号増幅回路として適用した場合、DC出力レベルを0.2V程
度の低い電圧に設定することもでき、ディカップリング
コンデンサC0を省略することもできる。
第３図は本発明の第２実施例の回路図を示し、同図
中、第１図と同一構成部分には同一番号，同一符号を付
してその説明を省略する。このものは、バイアス回路１
のトランジスタQ12のエミッタと差動増幅器３のトラン
ジスタQ1のベースとの間に抵抗R9を接続し、トランジス
タQ12による整流作用を少なくし、入力信号源２との間
に接続されているコンデンサC2の正側及び負側の夫々の
時定数を等しくする。これにより、入力信号の負側のク
ランプがなくなりオーディオ信号増幅回路に適用でき
る。又、トランジスタQ11のコレクタとベースとの間に
トランジスタQ13を接続してトランジスタQ10のコレクタ
電流で動作させるようにしているが、基本的な動作は第
１実施例のものと同様である。
中、第１図と同一構成部分には同一番号，同一符号を付
してその説明を省略する。このものは、バイアス回路１
のトランジスタQ12のエミッタと差動増幅器３のトラン
ジスタQ1のベースとの間に抵抗R9を接続し、トランジス
タQ12による整流作用を少なくし、入力信号源２との間
に接続されているコンデンサC2の正側及び負側の夫々の
時定数を等しくする。これにより、入力信号の負側のク
ランプがなくなりオーディオ信号増幅回路に適用でき
る。又、トランジスタQ11のコレクタとベースとの間に
トランジスタQ13を接続してトランジスタQ10のコレクタ
電流で動作させるようにしているが、基本的な動作は第
１実施例のものと同様である。
第４図は本発明の第３実施例の回路図を示し、同図
中、第１図と同一構成部分には同一番号、同一符号を付
してその説明を省略する。このものは第１図に示すトラ
ンジスタQ10に相当するトランジスタを２個設け（Q10′
Q10″）、トランジスタQ10′にトランジスタQ14,Q15の
カレントミラー回路を接続してトランジスタQ8,Q2に接
続すると共に、トランジスタQ10″にトランジスタQ16,Q
17のカレントミラー回路を接続してトランジスタQ7,Q1
に接続し、正の入力信号入来時及び負の入力信号入来時
とともにトランジスタQ7及びQ8のベース電流を増大させ
て負荷RLに対する駆動能力を上げるようにしている。
中、第１図と同一構成部分には同一番号、同一符号を付
してその説明を省略する。このものは第１図に示すトラ
ンジスタQ10に相当するトランジスタを２個設け（Q10′
Q10″）、トランジスタQ10′にトランジスタQ14,Q15の
カレントミラー回路を接続してトランジスタQ8,Q2に接
続すると共に、トランジスタQ10″にトランジスタQ16,Q
17のカレントミラー回路を接続してトランジスタQ7,Q1
に接続し、正の入力信号入来時及び負の入力信号入来時
とともにトランジスタQ7及びQ8のベース電流を増大させ
て負荷RLに対する駆動能力を上げるようにしている。
本発明によれば電流損失を少なくでき、しかも出力回
路をNPNトランジスタで構成したため、大振幅で高周波
領域まで動作させることができ、ダイナミックレンジを
広くとることができる。
路をNPNトランジスタで構成したため、大振幅で高周波
領域まで動作させることができ、ダイナミックレンジを
広くとることができる。
第１図は本発明の第１実施例の回路図、第２図は本発明
の動作を説明する特性図、第３図及び第４図は夫々本発
明の第２及び第３実施例の回路図、第５図及び第６図は
従来の各例の回路図である。 1,1′……バイアス回路、２……入力信号源、3,3′……
差動増幅器、4,4′……出力回路、5,……出力端子、Q1
〜Q17、Q10′,Q10″……トランジスタ、R4,R7……抵
抗、RL……負荷。
の動作を説明する特性図、第３図及び第４図は夫々本発
明の第２及び第３実施例の回路図、第５図及び第６図は
従来の各例の回路図である。 1,1′……バイアス回路、２……入力信号源、3,3′……
差動増幅器、4,4′……出力回路、5,……出力端子、Q1
〜Q17、Q10′,Q10″……トランジスタ、R4,R7……抵
抗、RL……負荷。
Claims (2)
- 【請求項１】バイアス回路と、 該バイアス回路の出力に夫々のベースを接続されてその
エミッタを共通接続された差動動作を行なう第１及び第
２のトランジスタ、該第１のトランジスタのコレクタに
エミッタを接続されてベースを該バイアス回路の出力に
接続された第３のトランジスタ、該第２のトランジスタ
のコレクタにコレクタを接続されてそのベースを該第３
のトランジスタのコレクタに接続された第４のトランジ
スタからなる差動増幅器と、 上記バイアス回路の出力と該差動増幅器の第１のトラン
ジスタのベースとに接続された入力信号源と、 上記差動増幅器の第１のトランジスタのコレクタにベー
スを接続された第５のトランジスタ、第２のトランジス
タのコレクタにベースを接続された第６のトランジス
タ、該第５及び第６のトランジスタの夫々のエミッタに
接続されたカレントミラー回路を構成する第７及び第８
のトランジスタ、該第６のトランジスタのエミッタから
上記差動増幅器の第２のトランジスタのベースに帰還を
かける抵抗からなり、該第５〜第８のトランジスタは全
てNPNトランジスタで構成される出力回路と、 該出力回路の第６のトランジスタのエミッタに接続され
た出力端子とより構成してなることを特徴とする電力増
幅回路。 - 【請求項２】バイアス回路と、 該バイアス回路の出力に夫々のベースを接続されてその
エミッタを共通接続された差動動作を行なう第１及び第
２のトランジスタ、該第１のトランジスタのコレクタに
エミッタを接続されてベースを該バイアス回路の出力に
接続された第３のトランジスタ、該第２のトランジスタ
のコレクタにエミッタを接続されてベースを上記バイア
ス回路の出力に接続された第４のトランジスタ、該第３
のトランジスタのコレクタにコレクタ，ベースを接続さ
れ、上記第２のトランジスタのコレクタにコレクタを接
続されたカレントミラー回路構成の第５及び第６のトラ
ンジスタ、該第４のトランジスタのコレクタにコレク
タ，ベースを接続され、上記第１のトランジスタのコレ
クタにコレクタを接続されたカレントミラー回路構成の
第７及び第８のトランジスタからなる差動増幅器と、 上記バイアス回路の出力と該差動増幅器の第１のトラン
ジスタのベースとに接続された入力信号源と、 上記差動増幅器の第１のトランジスタのコレクタにベー
スを接続された第９のトランジスタ、第２のトランジス
タのコレクタにベースを接続された第10のトランジス
タ、該第９及び第10のトランジスタの夫々のエミッタに
接続されたカレントミラー回路を構成する第11及び第12
のトランジスタ、該第10のトランジスタのエミッタから
上記差動増幅器の第２のトランジスタのベースに帰還を
かける抵抗からなり、該第９〜第12のトランジスタは全
てNPNトランジスタで構成される出力回路と、 該出力回路の第10のトランジスタのエミッタに接続され
た出力端子とより構成してなることを特徴とする電力増
幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22582989A JP2797504B2 (ja) | 1989-08-31 | 1989-08-31 | 電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22582989A JP2797504B2 (ja) | 1989-08-31 | 1989-08-31 | 電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389609A JPH0389609A (ja) | 1991-04-15 |
| JP2797504B2 true JP2797504B2 (ja) | 1998-09-17 |
Family
ID=16835460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22582989A Expired - Fee Related JP2797504B2 (ja) | 1989-08-31 | 1989-08-31 | 電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797504B2 (ja) |
-
1989
- 1989-08-31 JP JP22582989A patent/JP2797504B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0389609A (ja) | 1991-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424683A (en) | Differential amplification circuit wherein a DC level at an output terminal is automatically adjusted and a power amplifier wherein a BTL drive circuit is driven by a half wave | |
| JPH07209346A (ja) | ヒステリシスを持つコンパレータ | |
| JPH0132684B2 (ja) | ||
| JP4295109B2 (ja) | 電力増幅器モジュール | |
| US6903609B2 (en) | Operational amplifier | |
| JP2002368559A (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| JP2797504B2 (ja) | 電力増幅回路 | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| JPH04307804A (ja) | 単位利得最終段 | |
| JPH0712128B2 (ja) | 増幅器 | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| US6246290B1 (en) | High gain, current driven, high frequency amplifier | |
| US6037839A (en) | BTL amplifying circuit | |
| JP3091047B2 (ja) | 光信号増幅回路 | |
| JPH0630422B2 (ja) | 電子スイツチ | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JP2600239B2 (ja) | 増幅器 | |
| JPH0212049B2 (ja) | ||
| JPS6119547Y2 (ja) | ||
| JPS6223136Y2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JP2520219Y2 (ja) | 電力増幅器 | |
| JPH036022Y2 (ja) | ||
| JPH0117849Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |