JPH0132684B2 - - Google Patents
Info
- Publication number
- JPH0132684B2 JPH0132684B2 JP55112015A JP11201580A JPH0132684B2 JP H0132684 B2 JPH0132684 B2 JP H0132684B2 JP 55112015 A JP55112015 A JP 55112015A JP 11201580 A JP11201580 A JP 11201580A JP H0132684 B2 JPH0132684 B2 JP H0132684B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- amplifier circuit
- power supply
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000005236 sound signal Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30048—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the SEPP amplifier has multiple SEPP outputs from paralleled output stages coupled in one or more outputs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は例えば音響機器の出力増幅回路即ち
OTL出力増幅回路に使用して好適な出力増幅回
路に関し、特に高能率化を図る様にしたものであ
る。
OTL出力増幅回路に使用して好適な出力増幅回
路に関し、特に高能率化を図る様にしたものであ
る。
従来高能率化を図らんとするOTL出力増幅回
路として第１図に示す如きものが提案されてい
る。即ち第１図に於いて、１は音声信号が供給さ
れる音声信号入力端子を示し、この音声信号入力
端子１に供給された音声信号をプツシユプル増幅
回路を構成するnpn形トランジスタ２及びpnp形
トランジスタ３の夫々のベースに供給し、之等ト
ランジスタ２及び３の夫々のエミツタを互に接続
し、このエミツタの接続点を負荷抵抗器例えばス
ピーカ４を介して接地し、又之等トランジスタ２
及び３の夫々のコレクタをダイオード５のカソー
ド及びダイオード６のアノードに夫々接続し、こ
のダイオード５のアノードを直流電源７の正極に
接続し、この直流電源７の負極を接地し、又ダイ
オード６のカソードを直流電源８の負極に接続
し、この直流電源８の正極を接地する。この場合
直流電源７及び８の夫々の電圧値を等しく例えば
V1とする。又トランジスタ２及び３の夫々のエ
ミツタの接続点を定電圧用のツエナーダイオード
９のアノード及びツエナーダイオード１０のカソ
ードに夫々接続し、このツエナーダイオード９の
カソードを抵抗器１１を介して直流電源１２の正
極に接続し、この直流電源１２の負極を直流電源
７の正極に接続する。このツエナーダイオード９
及び抵抗器１１の接続点をnpn形トランジスタ１
３のベースに接続し、このトランジスタ１３のコ
レクタを直流電源１２の正極に接続し、このトラ
ンジスタ１３のエミツタをトランジスタ２のコレ
クタに接続する。又ツエナーダイオード１０のア
ノードを抵抗器１４を介して直流電源１５の負極
に接続し、この直流電源１５の正極を直流電源８
の負極に接続する。このツエナーダイオード１０
及び抵抗器１４の接続点をpnp形トランジスタ１
６のベースに接続し、このトランジスタ１６のコ
レクタを直流電源１５の負極に接続し、このトラ
ンジスタ１６のエミツタをトランジスタ３のコレ
クタに接続する。この場合直流電源１２及び１５
の夫々の電圧値を等しく例えばV2とする。又ツ
エナーダイオード９及び１０の夫々のツエナー電
圧をVZとする。
路として第１図に示す如きものが提案されてい
る。即ち第１図に於いて、１は音声信号が供給さ
れる音声信号入力端子を示し、この音声信号入力
端子１に供給された音声信号をプツシユプル増幅
回路を構成するnpn形トランジスタ２及びpnp形
トランジスタ３の夫々のベースに供給し、之等ト
ランジスタ２及び３の夫々のエミツタを互に接続
し、このエミツタの接続点を負荷抵抗器例えばス
ピーカ４を介して接地し、又之等トランジスタ２
及び３の夫々のコレクタをダイオード５のカソー
ド及びダイオード６のアノードに夫々接続し、こ
のダイオード５のアノードを直流電源７の正極に
接続し、この直流電源７の負極を接地し、又ダイ
オード６のカソードを直流電源８の負極に接続
し、この直流電源８の正極を接地する。この場合
直流電源７及び８の夫々の電圧値を等しく例えば
V1とする。又トランジスタ２及び３の夫々のエ
ミツタの接続点を定電圧用のツエナーダイオード
９のアノード及びツエナーダイオード１０のカソ
ードに夫々接続し、このツエナーダイオード９の
カソードを抵抗器１１を介して直流電源１２の正
極に接続し、この直流電源１２の負極を直流電源
７の正極に接続する。このツエナーダイオード９
及び抵抗器１１の接続点をnpn形トランジスタ１
３のベースに接続し、このトランジスタ１３のコ
レクタを直流電源１２の正極に接続し、このトラ
ンジスタ１３のエミツタをトランジスタ２のコレ
クタに接続する。又ツエナーダイオード１０のア
ノードを抵抗器１４を介して直流電源１５の負極
に接続し、この直流電源１５の正極を直流電源８
の負極に接続する。このツエナーダイオード１０
及び抵抗器１４の接続点をpnp形トランジスタ１
６のベースに接続し、このトランジスタ１６のコ
レクタを直流電源１５の負極に接続し、このトラ
ンジスタ１６のエミツタをトランジスタ３のコレ
クタに接続する。この場合直流電源１２及び１５
の夫々の電圧値を等しく例えばV2とする。又ツ
エナーダイオード９及び１０の夫々のツエナー電
圧をVZとする。
斯る第１図に於いて負荷抵抗器４の両端間に得
られる出力信号の電圧値をE0としたときに於い
て、 V1−VZ＞E0＞−V1＋VZ なる領域ではトランジスタ１３及び１６はカツト
オフであり、トランジスタ２及び３が電圧値が
V1の直流電源７及び８により動作するプツシユ
プル増幅回路となる。また E0＞V1−VZ及びE0＜−V1＋VZ なる領域ではトランジスタ１３及び１６が動作し
トランジスタ１３，２，３及び１６は電源電圧が
直流電源７，８と１２，１５との和の電圧±（V1
＋V2）で動作するプツシユプル増幅回路となる。
られる出力信号の電圧値をE0としたときに於い
て、 V1−VZ＞E0＞−V1＋VZ なる領域ではトランジスタ１３及び１６はカツト
オフであり、トランジスタ２及び３が電圧値が
V1の直流電源７及び８により動作するプツシユ
プル増幅回路となる。また E0＞V1−VZ及びE0＜−V1＋VZ なる領域ではトランジスタ１３及び１６が動作し
トランジスタ１３，２，３及び１６は電源電圧が
直流電源７，８と１２，１５との和の電圧±（V1
＋V2）で動作するプツシユプル増幅回路となる。
一般に電源電圧±V1で動作するトランジスタ
２，３により構成されるプツシユプル増幅回路
（Ｂ級増幅回路）の出力−損失特性は第２図曲線
ａに示す如くであり、又電源電圧±（V1＋V2）で
動作するトランジスタ１３，２，３，１６により
構成されるプツシユプル増幅回路の出力−損失特
性は第２図曲線ｂに示す如くである。
２，３により構成されるプツシユプル増幅回路
（Ｂ級増幅回路）の出力−損失特性は第２図曲線
ａに示す如くであり、又電源電圧±（V1＋V2）で
動作するトランジスタ１３，２，３，１６により
構成されるプツシユプル増幅回路の出力−損失特
性は第２図曲線ｂに示す如くである。
この第１図に於いては小出力信号即ち−V1＋
VZ＜E0＜V1−VZのときは電源電圧±V1のプツシ
ユプル増幅回路としているので常に電源電圧が±
（V1＋V2）のプツシユプル増幅回路に比較し、そ
れだけ消費電力を少なくでき高能率化を図ること
ができる。
VZ＜E0＜V1−VZのときは電源電圧±V1のプツシ
ユプル増幅回路としているので常に電源電圧が±
（V1＋V2）のプツシユプル増幅回路に比較し、そ
れだけ消費電力を少なくでき高能率化を図ること
ができる。
本発明は第１図に示す出力増幅回路を改善し、
更に高能率化を図る様にしたものである。
更に高能率化を図る様にしたものである。
以下第３図を参照しながら本発明出力増幅回路
の一実施例につき説明しよう。この第３図に於い
て第１図に対応する部分には同一符号を付し、そ
の詳細説明は省略する。
の一実施例につき説明しよう。この第３図に於い
て第１図に対応する部分には同一符号を付し、そ
の詳細説明は省略する。
第３図例に於いては音声信号入力端子１に供給
される音声信号を駆動段を構成する差動増幅回路
１７の正入力端子に供給し、この差動増幅回路
１７の出力信号を位相反転回路１８を構成する
npn形トランジスタ１８ａ及びpnp形トランジス
タ１８ｂの夫々のベースに供給する。このトラン
ジスタ１８ａ及び１８ｂの夫々のエミツタの互の
接続点を抵抗器１９を介して接地し、このトラン
ジスタ１８ａのコレクタを抵抗器２０を介してコ
レクタフオロワを構成するpnp形トランジスタ２
１のベースに接続し、このトランジスタ２１のエ
ミツタを直流電源７の正極に接続し、この直流電
源７の負極を接地する。又このトランジスタ２１
のコレクタを逆流防止用のダイオード２２及び負
荷抵抗器４の直列回路を介して接地する。又トラ
ンジスタ１８ｂのコレクタを抵抗器２３を介して
コレクタフオロワを構成するnpn形トランジスタ
２４のベースに接続し、このトランジスタ２４の
エミツタを直流電源８の負極に接続し、この直流
電源８の正極を接地し、又このトランジスタ２４
のコレクタを逆流防止用のダイオードを介してダ
イオード２２及び負荷抵抗器４の接続点に接続す
る。この場合トランジスタ２１及び２４でプツシ
ユプル増幅回路を構成する。ダイオード２２及び
２５の接続点を負帰還回路を構成する抵抗器２６
を介して差動増幅回路１７の負入力端子に接続
し、この負入力端子を抵抗器２７を介して接地
する。又トランジスタ１８ａのコレクタを駆動電
流切換え回路を構成するnpn形トランジスタ２８
のエミツタに接続し、このトランジスタ２８のコ
レクタを抵抗器２９を介してコレクタフオロワを
構成するpnp形トランジスタ３０のベースに接続
し、このトランジスタ３０のエミツタを直流電源
１２の正極に接続し、この直流電源１２の負極を
直流電源７の正極に接続し、又トランジスタ３０
のコレクタを負荷抵抗器４を介して接地する。又
トランジスタ２１のコレクタを抵抗器３１を介し
てダイオード３２のアノードに接続し、このダイ
オード３２のカソードをトランジスタ２８のベー
スに接続する 又トランジスタ１８ｂのコレクタを駆動電流切
換え回路を構成するpnp形トランジスタ３３のエ
ミツタに接続し、このトランジスタ３３のコレク
タを抵抗器３４を介してコレクタフオロワを構成
するnpn形トランジスタ３５のベースに接続し、
このトランジスタ３５のエミツタを直流電源１５
の負極に接続し、この直流電源１５の正極を直流
電源８の負極に接続し、このトランジスタ３５の
コレクタをトランジスタ３０のコレクタ及び負荷
抵抗器４の接続点に接続する。この場合トランジ
スタ３０及び３５でプツシユプル増幅回路を構成
する。又トランジスタ２４のコレクタを抵抗器３
６を介してダイオード３７のカソードに接続し、
このダイオード３７のアノードをトランジスタ３
３のベースに接続する。
される音声信号を駆動段を構成する差動増幅回路
１７の正入力端子に供給し、この差動増幅回路
１７の出力信号を位相反転回路１８を構成する
npn形トランジスタ１８ａ及びpnp形トランジス
タ１８ｂの夫々のベースに供給する。このトラン
ジスタ１８ａ及び１８ｂの夫々のエミツタの互の
接続点を抵抗器１９を介して接地し、このトラン
ジスタ１８ａのコレクタを抵抗器２０を介してコ
レクタフオロワを構成するpnp形トランジスタ２
１のベースに接続し、このトランジスタ２１のエ
ミツタを直流電源７の正極に接続し、この直流電
源７の負極を接地する。又このトランジスタ２１
のコレクタを逆流防止用のダイオード２２及び負
荷抵抗器４の直列回路を介して接地する。又トラ
ンジスタ１８ｂのコレクタを抵抗器２３を介して
コレクタフオロワを構成するnpn形トランジスタ
２４のベースに接続し、このトランジスタ２４の
エミツタを直流電源８の負極に接続し、この直流
電源８の正極を接地し、又このトランジスタ２４
のコレクタを逆流防止用のダイオードを介してダ
イオード２２及び負荷抵抗器４の接続点に接続す
る。この場合トランジスタ２１及び２４でプツシ
ユプル増幅回路を構成する。ダイオード２２及び
２５の接続点を負帰還回路を構成する抵抗器２６
を介して差動増幅回路１７の負入力端子に接続
し、この負入力端子を抵抗器２７を介して接地
する。又トランジスタ１８ａのコレクタを駆動電
流切換え回路を構成するnpn形トランジスタ２８
のエミツタに接続し、このトランジスタ２８のコ
レクタを抵抗器２９を介してコレクタフオロワを
構成するpnp形トランジスタ３０のベースに接続
し、このトランジスタ３０のエミツタを直流電源
１２の正極に接続し、この直流電源１２の負極を
直流電源７の正極に接続し、又トランジスタ３０
のコレクタを負荷抵抗器４を介して接地する。又
トランジスタ２１のコレクタを抵抗器３１を介し
てダイオード３２のアノードに接続し、このダイ
オード３２のカソードをトランジスタ２８のベー
スに接続する 又トランジスタ１８ｂのコレクタを駆動電流切
換え回路を構成するpnp形トランジスタ３３のエ
ミツタに接続し、このトランジスタ３３のコレク
タを抵抗器３４を介してコレクタフオロワを構成
するnpn形トランジスタ３５のベースに接続し、
このトランジスタ３５のエミツタを直流電源１５
の負極に接続し、この直流電源１５の正極を直流
電源８の負極に接続し、このトランジスタ３５の
コレクタをトランジスタ３０のコレクタ及び負荷
抵抗器４の接続点に接続する。この場合トランジ
スタ３０及び３５でプツシユプル増幅回路を構成
する。又トランジスタ２４のコレクタを抵抗器３
６を介してダイオード３７のカソードに接続し、
このダイオード３７のアノードをトランジスタ３
３のベースに接続する。
この場合、トランジスタ２１，２４，２８及び
３３の夫夫のベース−エミツタ間電圧を等しく
VBE、ダイオード２２，２５，３２及び３７の
夫々の電圧降下をVf、トランジスタ２１，２４
の夫々のベース電流をIB、抵抗器２０，２３の
夫々の抵抗値をＲとしたときトランジスタ２８及
び３３が導通するのは負荷抵抗器４の両端間信号
E0のレベルが次の関係にあるときである。正の
半サイクルを考えるに E0＞V1−VBE（トランジスタ21）−IB×Ｒ−Vf（ダ
イオード22）＋Vf（ダイオード32） ＋VBE（トランジスタ28）＝V1−IB×Ｒ である。同様にして負の半サイクルの場合はE0
＜−V1＋IB×Ｒである。従つてこの負荷抵抗器４
の両端間信号レベルE0が正の半サイクルで E0＞V1−IB×Ｒ のとき及び負の半サイクルで E0＜−V1＋IB×Ｒ のときトランジスタ２８及び３３が夫々導通とな
り駆動信号をトランジスタ３０及び３５のベース
に夫々供給されると共にこのときダイオード２２
及び２５が夫々非導通となり、このときはトラン
ジスタ２１及び２４よりの電流は負荷抵抗器４に
は供給されない。ここで抵抗器２０及び２３によ
る電圧降下IB×Ｒは負荷抵抗器４の抵抗値RLが小
さいときは大きくなるのでトランジスタ２８及び
３３は早めに駆動され、トランジスタ３０及び３
５より構成されるプツシユプル増幅回路が早めに
動作し、またこのRLが大きいときは遅めに駆動
される。この抵抗器２０及び２３として定電圧素
子（例えばツエナーダイオード）を使用したとき
はトランジスタ２８及び３３の駆動はRLに関係
なく一定となる。
３３の夫夫のベース−エミツタ間電圧を等しく
VBE、ダイオード２２，２５，３２及び３７の
夫々の電圧降下をVf、トランジスタ２１，２４
の夫々のベース電流をIB、抵抗器２０，２３の
夫々の抵抗値をＲとしたときトランジスタ２８及
び３３が導通するのは負荷抵抗器４の両端間信号
E0のレベルが次の関係にあるときである。正の
半サイクルを考えるに E0＞V1−VBE（トランジスタ21）−IB×Ｒ−Vf（ダ
イオード22）＋Vf（ダイオード32） ＋VBE（トランジスタ28）＝V1−IB×Ｒ である。同様にして負の半サイクルの場合はE0
＜−V1＋IB×Ｒである。従つてこの負荷抵抗器４
の両端間信号レベルE0が正の半サイクルで E0＞V1−IB×Ｒ のとき及び負の半サイクルで E0＜−V1＋IB×Ｒ のときトランジスタ２８及び３３が夫々導通とな
り駆動信号をトランジスタ３０及び３５のベース
に夫々供給されると共にこのときダイオード２２
及び２５が夫々非導通となり、このときはトラン
ジスタ２１及び２４よりの電流は負荷抵抗器４に
は供給されない。ここで抵抗器２０及び２３によ
る電圧降下IB×Ｒは負荷抵抗器４の抵抗値RLが小
さいときは大きくなるのでトランジスタ２８及び
３３は早めに駆動され、トランジスタ３０及び３
５より構成されるプツシユプル増幅回路が早めに
動作し、またこのRLが大きいときは遅めに駆動
される。この抵抗器２０及び２３として定電圧素
子（例えばツエナーダイオード）を使用したとき
はトランジスタ２８及び３３の駆動はRLに関係
なく一定となる。
今負荷抵抗器４の両端間信号E0が第４図Ａに
示す如きであつた場合の正の半サイクルについて
説明するに E0≦V1−IB・Ｒ のときはトランジスタ２８は非導通であり、この
ときはトランジスタ２１を介して負荷抵抗器４に
第４図Ｂに示す如き比較的小さい電流I2が流れ、
又 E0＞V1−IB・Ｒ となつたときはトランジスタ２８が導通となり、
トランジスタ３０のベースに駆動信号が供給さ
れ、このトランジスタ３０を介して負荷抵抗器４
に第４図Ｃに示す如き電流I1が流れる。
示す如きであつた場合の正の半サイクルについて
説明するに E0≦V1−IB・Ｒ のときはトランジスタ２８は非導通であり、この
ときはトランジスタ２１を介して負荷抵抗器４に
第４図Ｂに示す如き比較的小さい電流I2が流れ、
又 E0＞V1−IB・Ｒ となつたときはトランジスタ２８が導通となり、
トランジスタ３０のベースに駆動信号が供給さ
れ、このトランジスタ３０を介して負荷抵抗器４
に第４図Ｃに示す如き電流I1が流れる。
又負荷抵抗器４の両端間信号E0が第４図Ａに
示す如き負の半サイクルであつたときに於いて E0≧−V1＋IB・Ｒ のときはトランジスタ３３は非導通でありこのと
きはトランジスタ２４を介して負荷抵抗器４に第
４図Ｂに示す如き比較的小さい電流I4が流れ、又 E0＜−V1＋IB・Ｒ となつたときはトランジスタ３３が導通となり、
トランジスタ３５のベースに駆動信号が供給さ
れ、このトランジスタ３５を介して負荷抵抗器４
に第４図Ｃに示す如き電流I3が流れる。
示す如き負の半サイクルであつたときに於いて E0≧−V1＋IB・Ｒ のときはトランジスタ３３は非導通でありこのと
きはトランジスタ２４を介して負荷抵抗器４に第
４図Ｂに示す如き比較的小さい電流I4が流れ、又 E0＜−V1＋IB・Ｒ となつたときはトランジスタ３３が導通となり、
トランジスタ３５のベースに駆動信号が供給さ
れ、このトランジスタ３５を介して負荷抵抗器４
に第４図Ｃに示す如き電流I3が流れる。
即ち第３図例に於いては入力端子１に供給され
た音声信号は差動増幅回路１７及び位相反転回路
１８を介してトランジスタ２１及び２４の夫々の
ベースとトランジスタ２８及び３３の夫々のエミ
ツタとに夫々供給され、負荷抵抗器４に得られ出
力信号E0のレベルが所定値より小さいときは電
圧値±V1の直流電源７及び８を電源とするトラ
ンジスタ２１及び２４の構成するプツシユプル増
幅回路が動作をし、この出力信号E0のレベルが
所定値より大きくなつたときは電圧値±V1の直
流電源７及び８と電圧値±V2の直流電源１２及
び１５との和の電圧値±（V1＋V2）を電源とする
トランジスタ３０と３５との構成するプツシユプ
ル増幅回路が動作をする。
た音声信号は差動増幅回路１７及び位相反転回路
１８を介してトランジスタ２１及び２４の夫々の
ベースとトランジスタ２８及び３３の夫々のエミ
ツタとに夫々供給され、負荷抵抗器４に得られ出
力信号E0のレベルが所定値より小さいときは電
圧値±V1の直流電源７及び８を電源とするトラ
ンジスタ２１及び２４の構成するプツシユプル増
幅回路が動作をし、この出力信号E0のレベルが
所定値より大きくなつたときは電圧値±V1の直
流電源７及び８と電圧値±V2の直流電源１２及
び１５との和の電圧値±（V1＋V2）を電源とする
トランジスタ３０と３５との構成するプツシユプ
ル増幅回路が動作をする。
従つて本発明によればOTL出力増幅回路とし
て動作をする。又本発明によれば出力信号E0の
レベルが所定値以下のときは電圧値±V1の直流
電源７，８により動作するプツシユプル増幅回路
として動作するのでこのときにこの出力増幅回路
の出力−損失特性は第２図曲線ａに示す如くなり
損失が比較的小さく、又出力信号E0のレベルが
所定値以上のときは電圧値±（V1＋V2）の直流電
源７，８と直流電源１２，１５との和の電源によ
り動作するトランジスタ３０及び３５により構成
されるプツシユプル増幅回路として動作するの
で、このときの出力増幅回路の出力−損失特性は
第２図曲線Ｃに示す如く曲線ｂよりも損失の少な
い特性となる。従つて本発明に依れば第１及び第
２の直流電源７及び８を夫々動作電源とする第１
及び第２のエミツタ接地形トランジスタ２１及び
２４で構成した第１のプツシユプル出力増幅回路
と、この第１の直流電源７と第３の直流電源１２
と和の直流電源及びこの第２の直流電源８と第４
の直流電源１５との和の直流電源を夫々動作電源
とする第３及び第４のエミツタ接地形トランジス
タ３０及び３５で構成した第２のプツシユプル出
力増幅回路とを有し、出力信号レベルが所定値未
満のときはこの第１のプツシユプル出力増幅回路
を動作する様にすると共にこの出力信号レベルが
所定値以上のときはこの第２のプツシユプル出力
増幅回路を動作させる一対のトランジスタ２８，
３３を設けたものであり、本発明に依れば第１図
に示す如き従来回路よりも消費電力を改善でき高
能率化を図ることができる。又本発明によればト
ランジスタ２１及び２４には比較的小電流I2又は
I4しか流れないので之等として比較的小電流用の
トランジスタが使用できる利益がある。
て動作をする。又本発明によれば出力信号E0の
レベルが所定値以下のときは電圧値±V1の直流
電源７，８により動作するプツシユプル増幅回路
として動作するのでこのときにこの出力増幅回路
の出力−損失特性は第２図曲線ａに示す如くなり
損失が比較的小さく、又出力信号E0のレベルが
所定値以上のときは電圧値±（V1＋V2）の直流電
源７，８と直流電源１２，１５との和の電源によ
り動作するトランジスタ３０及び３５により構成
されるプツシユプル増幅回路として動作するの
で、このときの出力増幅回路の出力−損失特性は
第２図曲線Ｃに示す如く曲線ｂよりも損失の少な
い特性となる。従つて本発明に依れば第１及び第
２の直流電源７及び８を夫々動作電源とする第１
及び第２のエミツタ接地形トランジスタ２１及び
２４で構成した第１のプツシユプル出力増幅回路
と、この第１の直流電源７と第３の直流電源１２
と和の直流電源及びこの第２の直流電源８と第４
の直流電源１５との和の直流電源を夫々動作電源
とする第３及び第４のエミツタ接地形トランジス
タ３０及び３５で構成した第２のプツシユプル出
力増幅回路とを有し、出力信号レベルが所定値未
満のときはこの第１のプツシユプル出力増幅回路
を動作する様にすると共にこの出力信号レベルが
所定値以上のときはこの第２のプツシユプル出力
増幅回路を動作させる一対のトランジスタ２８，
３３を設けたものであり、本発明に依れば第１図
に示す如き従来回路よりも消費電力を改善でき高
能率化を図ることができる。又本発明によればト
ランジスタ２１及び２４には比較的小電流I2又は
I4しか流れないので之等として比較的小電流用の
トランジスタが使用できる利益がある。
本発明に於いてはこのトランジスタ２１及び２
４として比較的小電流用のトランジスタを使用し
たときに於いても負荷抵抗器４の抵抗値RLに応
じてこのトランジスタ２１及び２４の出力電流が
変化した場合スイツチングトランジスタ２８及び
３３の導通非導通が早め又は遅めに制御され、ト
ランジスタ２１及び２４の出力電流が大きくなつ
たときは早めに大電流用のトランジスタ３０及び
３５が動作するのでこのトランジスタ２１及び２
４の特性の直線性の良好な部分を常に使用でき歪
の発生が少ない等の利益がある。
４として比較的小電流用のトランジスタを使用し
たときに於いても負荷抵抗器４の抵抗値RLに応
じてこのトランジスタ２１及び２４の出力電流が
変化した場合スイツチングトランジスタ２８及び
３３の導通非導通が早め又は遅めに制御され、ト
ランジスタ２１及び２４の出力電流が大きくなつ
たときは早めに大電流用のトランジスタ３０及び
３５が動作するのでこのトランジスタ２１及び２
４の特性の直線性の良好な部分を常に使用でき歪
の発生が少ない等の利益がある。
又第３図実施例に於いて、トランジスタ２８及
び３３の夫々のコレクタ−ベースとの間にコンデ
ンサを設け駆動電流オンオフ回路の時定数を設定
して回復時間を設定することにより高域信号に対
する切換えひずみを低減することができる。
び３３の夫々のコレクタ−ベースとの間にコンデ
ンサを設け駆動電流オンオフ回路の時定数を設定
して回復時間を設定することにより高域信号に対
する切換えひずみを低減することができる。
尚本発明は上述実施例に限らず、本発明の要旨
を逸脱することなくその他種々の構成が取り得る
ことは勿論である。
を逸脱することなくその他種々の構成が取り得る
ことは勿論である。
第１図は従来の出力増幅回路の例を示す接続
図、第２図及び第４図は夫々本発明の説明に供す
る線図、第３図は本発明出力増幅回路の一実施例
を示す接続図である。 １は入力端子、４は負荷抵抗器、７，８，１２
及び１５は夫々直流電源、２１及び２４は第１の
プツシユプル増幅回路を構成するトランジスタ、
２８及び３３は夫々駆動電流切換用トランジス
タ、３０及び３５は夫々第２のプツシユプル増幅
回路を構成するトランジスタである。
図、第２図及び第４図は夫々本発明の説明に供す
る線図、第３図は本発明出力増幅回路の一実施例
を示す接続図である。 １は入力端子、４は負荷抵抗器、７，８，１２
及び１５は夫々直流電源、２１及び２４は第１の
プツシユプル増幅回路を構成するトランジスタ、
２８及び３３は夫々駆動電流切換用トランジス
タ、３０及び３５は夫々第２のプツシユプル増幅
回路を構成するトランジスタである。
Claims (1)
- １ 第１及び第２の直流電源を夫々動作電源とす
ると共にそのコレクタが第１及び第２のダイオー
ドを介して負荷に接続される第１及び第２のエミ
ツタ接地形トランジスタで構成した第１のプツシ
ユプル増幅回路と、上記第１の直流電源と第３の
直流電源との和の直流電圧及び上記第２の直流電
源と第４の直流電源との和の直流電圧を夫々動作
電源とすると共にそのコレクタが上記負荷に接続
される第３及び第４のエミツタ接地形トランジス
タで構成した第２のプツシユプル増幅回路と、上
記第１及び第２のエミツタ接地形トランジスタの
夫々のベースに第１及び第２の抵抗器を介して接
続される入力信号源と、そのベースが上記第１及
び第２のエミツタ接地形トランジスタの夫々のコ
レクタに第３及び第４の抵抗器を介して接続され
ると共にそのエミツタが上記入力信号源に接続さ
れ、そのコレクタが上記第３及び第４のエミツタ
接地形トランジスタのベースに接続された第１及
び第２のスイツチングトランジスタとを有し、出
力信号レベルが所定値以下のときは上記第１及び
第２のスイツチングトランジスタをオフせしめる
と共に上記第１及び第２のダイオードを導通とし
て上記第１のプツシユプル増幅回路を動作させ、
上記出力信号レベルが所定値以上のときは上記第
１及び第２のスイツチングトランジスタをオンせ
しめると共に上記第１及び第２のダイオードを非
導通として上記第２のプツシユプル増幅回路を動
作させる様にしたことを特徴とする出力増幅回
路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11201580A JPS5737908A (en) | 1980-08-14 | 1980-08-14 | Output amplifying circuit |
| AU73873/81A AU545952B2 (en) | 1980-08-14 | 1981-08-07 | Power amplifier |
| GB8124408A GB2082412B (en) | 1980-08-14 | 1981-08-10 | Power amplifiers |
| CA000383845A CA1171924A (en) | 1980-08-14 | 1981-08-13 | Power amplifier |
| US06/292,507 US4401954A (en) | 1980-08-14 | 1981-08-13 | Power amplifier |
| KR1019810002959A KR860000115B1 (ko) | 1980-08-14 | 1981-08-14 | 출력 증폭 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11201580A JPS5737908A (en) | 1980-08-14 | 1980-08-14 | Output amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5737908A JPS5737908A (en) | 1982-03-02 |
| JPH0132684B2 true JPH0132684B2 (ja) | 1989-07-10 |
Family
ID=14575833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11201580A Granted JPS5737908A (en) | 1980-08-14 | 1980-08-14 | Output amplifying circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4401954A (ja) |
| JP (1) | JPS5737908A (ja) |
| KR (1) | KR860000115B1 (ja) |
| AU (1) | AU545952B2 (ja) |
| CA (1) | CA1171924A (ja) |
| GB (1) | GB2082412B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182719A (ja) * | 1982-04-20 | 1983-10-25 | Toshiba Corp | アクチエ−タの駆動回路 |
| US4654712A (en) * | 1985-04-16 | 1987-03-31 | Jack Gershfeld | High frequency wide bandwith video amplifier with high tracking linearity |
| JPS636621A (ja) * | 1986-06-27 | 1988-01-12 | Canon Inc | 座標入力ペン |
| US4951002A (en) * | 1989-04-13 | 1990-08-21 | Plantronics, Inc. | Battery powered in-line amplifier |
| US5191606A (en) * | 1990-05-08 | 1993-03-02 | Industrial Technology Research Institute | Electrical telephone speech network |
| FR2667461A1 (fr) * | 1990-09-28 | 1992-04-03 | Philips Composants | Module amplificateur de classe g. |
| KR950007836B1 (ko) * | 1990-11-27 | 1995-07-20 | 삼성전자주식회사 | 시모스 파워 증폭기 |
| DE4210463A1 (de) * | 1992-03-10 | 1993-09-23 | Gerhard Schroedel | Modifizierter verlust- und verzerrungsarmer gegentakt-verstaerker fuer impedanzen mit grossem phasenwinkel bei eingepraegter spannung |
| US5570062A (en) * | 1994-10-12 | 1996-10-29 | Ericsson Ge Mobile Communications Inc. | AM-FM transmitter power amplifier using class-BC |
| US6028486A (en) * | 1997-10-07 | 2000-02-22 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for reducing power dissipation in multi-carrier amplifiers |
| DE69833635T2 (de) * | 1998-12-14 | 2007-01-18 | Alcatel | Verstärkungsanordnung mit Spannungsverstärkung und reduziertem Leistungsverbrauch |
| US6175277B1 (en) * | 1999-02-08 | 2001-01-16 | Texas Instruments Incorporated | Bias network for CMOS power devices |
| KR100490445B1 (ko) | 2001-03-15 | 2005-05-17 | 블루텍 주식회사 | 오디오 전력 증폭 장치 및 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132746A (en) * | 1975-05-14 | 1976-11-18 | Sansui Electric Co | Amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115620Y2 (ja) * | 1976-03-02 | 1986-05-15 |
-
1980
- 1980-08-14 JP JP11201580A patent/JPS5737908A/ja active Granted
-
1981
- 1981-08-07 AU AU73873/81A patent/AU545952B2/en not_active Ceased
- 1981-08-10 GB GB8124408A patent/GB2082412B/en not_active Expired
- 1981-08-13 US US06/292,507 patent/US4401954A/en not_active Expired - Lifetime
- 1981-08-13 CA CA000383845A patent/CA1171924A/en not_active Expired
- 1981-08-14 KR KR1019810002959A patent/KR860000115B1/ko active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132746A (en) * | 1975-05-14 | 1976-11-18 | Sansui Electric Co | Amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2082412B (en) | 1984-07-11 |
| US4401954A (en) | 1983-08-30 |
| KR860000115B1 (ko) | 1986-02-19 |
| JPS5737908A (en) | 1982-03-02 |
| AU545952B2 (en) | 1985-08-08 |
| KR830006989A (ko) | 1983-10-12 |
| GB2082412A (en) | 1982-03-03 |
| AU7387381A (en) | 1982-02-18 |
| CA1171924A (en) | 1984-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0132684B2 (ja) | ||
| US4249136A (en) | PWM Signal power amplifier | |
| JPS644375B2 (ja) | ||
| EP0196703B1 (en) | Amplifier arrangement | |
| US4315221A (en) | Switching circuit | |
| US4266149A (en) | Pulse signal amplifier | |
| EP0199381B1 (en) | Amplifier arrangement | |
| EP0196131B1 (en) | Amplifier arrangement | |
| US4205273A (en) | Pulse signal amplifier | |
| JPS6040018Y2 (ja) | 電力増幅回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS6119548Y2 (ja) | ||
| US4451802A (en) | Power amplifier | |
| GB2052202A (en) | Pulse width modulated signal amplifiers | |
| JPH0233385Y2 (ja) | ||
| US5708393A (en) | High voltage operational amplifier output stage | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JPH0221784Y2 (ja) | ||
| JPH046130B2 (ja) | ||
| JP2615033B2 (ja) | スイツチ回路 | |
| JP2797504B2 (ja) | 電力増幅回路 | |
| SU936378A1 (ru) | Усилитель мощности | |
| JPH036022Y2 (ja) | ||
| JP2000106507A (ja) | 電圧増幅器 | |
| JPH0374527B2 (ja) |