JPH0630422B2 - 電子スイツチ - Google Patents
電子スイツチInfo
- Publication number
- JPH0630422B2 JPH0630422B2 JP25479885A JP25479885A JPH0630422B2 JP H0630422 B2 JPH0630422 B2 JP H0630422B2 JP 25479885 A JP25479885 A JP 25479885A JP 25479885 A JP25479885 A JP 25479885A JP H0630422 B2 JPH0630422 B2 JP H0630422B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- present
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明はアナログ回路における利得制御、電圧制御を行
うアッテネータ回路に適用して好適な電子スイッチに関
する。
うアッテネータ回路に適用して好適な電子スイッチに関
する。
演算増幅器をもちいたアナログ増幅器において、各種の
利得制御回路が提案されているが、本発明者等は本発明
に先だって第４図に示すような利得制御回路を検討し
た。
利得制御回路が提案されているが、本発明者等は本発明
に先だって第４図に示すような利得制御回路を検討し
た。
すなわち、１は演算増幅器であり、入力信号Ｖｉｎは半
導体集積回路（以下においてＩＣという）の１番端子を
介して非反転入力端子に供給される。２番端子が接地さ
れていると仮定すれば、利得ＧｖはＧｖ＝Ｖｏｕｔ／Ｖ
ｉｎ＝Ｒ１＋Ｒ２／Ｒ２で決定される。
導体集積回路（以下においてＩＣという）の１番端子を
介して非反転入力端子に供給される。２番端子が接地さ
れていると仮定すれば、利得ＧｖはＧｖ＝Ｖｏｕｔ／Ｖ
ｉｎ＝Ｒ１＋Ｒ２／Ｒ２で決定される。
しかし、利得Ｇｖを可変する場合は、以下に述べる３種
の方法がある。
の方法がある。
第１の方法は、２・３番端子を短絡するものである。こ
の場合、利得Ｇｖは１になる。
の場合、利得Ｇｖは１になる。
第２の方法は、２番端子と接地ラインとの間にコンデン
サを接続するものである。
サを接続するものである。
第３の方法は、２番端子と接地ラインとの間にコンデン
サ抵抗等を直列に接続するものである。上記第２及び第
３の場合、利得はコンデンサと抵抗とのインピーダンス
によって決定される。
サ抵抗等を直列に接続するものである。上記第２及び第
３の場合、利得はコンデンサと抵抗とのインピーダンス
によって決定される。
一方、現在の電子機器は殆どＩＣ化される傾向にある。
この場合、集積度の向上、生産コストの低減といった見
地から外部接続端子が少ない方がよい。しかし、上記第
１の方法では、２・３番端子の２個の端子が利得調整の
ために必要になる。
この場合、集積度の向上、生産コストの低減といった見
地から外部接続端子が少ない方がよい。しかし、上記第
１の方法では、２・３番端子の２個の端子が利得調整の
ために必要になる。
更に生産コストの低減を考慮すると、実装時の生産工数
の削減、外づけ部品の削減は重要な課題である。上記第
２及び第３の方法は、外づけ部品が必要である上に半田
づけのための手間も必要であり、生産コストの低減とい
った見地からみれば好ましくない。
の削減、外づけ部品の削減は重要な課題である。上記第
２及び第３の方法は、外づけ部品が必要である上に半田
づけのための手間も必要であり、生産コストの低減とい
った見地からみれば好ましくない。
しかも、上記第１〜第３の方法では、利得制御が固定さ
れ、容易に可変できない、といった問題点がある。な
お、「アナログ回路の実用設計」（昭和５６年３月３０
日初版発行、発行所ＣＱ出版社、ｐ５３）には、帰還回
路に可変抵抗を用いた増幅器の回路図が図示されている
が、この場合も増幅器をＩＣ化すれば２個の外部接続端
子が必要になり、しかも高価な外付け部品を必要とす
る。
れ、容易に可変できない、といった問題点がある。な
お、「アナログ回路の実用設計」（昭和５６年３月３０
日初版発行、発行所ＣＱ出版社、ｐ５３）には、帰還回
路に可変抵抗を用いた増幅器の回路図が図示されている
が、この場合も増幅器をＩＣ化すれば２個の外部接続端
子が必要になり、しかも高価な外付け部品を必要とす
る。
本発明者等は、増幅器の上記問題点ならびに技術的動向
に鑑み、ＩＣの１個の外部接続端子から入力信号を供給
し、これにより増幅器の利得を制御し得れば、上記問題
点を一挙に解決できることに気づき、本発明を提案する
に至った。
に鑑み、ＩＣの１個の外部接続端子から入力信号を供給
し、これにより増幅器の利得を制御し得れば、上記問題
点を一挙に解決できることに気づき、本発明を提案する
に至った。
本発明の目的は、１個の入力端子を用いて増幅器の利
得、電圧制御等を容易に制御することのできるＩＣ化に
好適な電子スイッチを提供することにある。
得、電圧制御等を容易に制御することのできるＩＣ化に
好適な電子スイッチを提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうちの代表的なものの概
要を簡単に述べれば、下記の通りである。
要を簡単に述べれば、下記の通りである。
すなわち、差動対に接続された第１のトランジスタのベ
ースに電圧レベルが可変される入力信号を供給し、第２
のトランジスタのベースに印加された基準電圧と比較し
て上記入力信号のレベル変化を検出して２値にレベル変
化する制御信号を得て、上記制御信号によりインピーダ
ンスの異なるインピーダンス回路をスイッチ回路を介し
て選択的に駆動することにより、ＩＣ化に際し１個の外
部接続端子から供給される入力信号によって増幅器の利
得、或いは電圧レベルを可変する、という本発明の目的
を達成するものである。
ースに電圧レベルが可変される入力信号を供給し、第２
のトランジスタのベースに印加された基準電圧と比較し
て上記入力信号のレベル変化を検出して２値にレベル変
化する制御信号を得て、上記制御信号によりインピーダ
ンスの異なるインピーダンス回路をスイッチ回路を介し
て選択的に駆動することにより、ＩＣ化に際し１個の外
部接続端子から供給される入力信号によって増幅器の利
得、或いは電圧レベルを可変する、という本発明の目的
を達成するものである。
〔実施例−１〕 以下、第１図を参照して本発明を適用した電子スイッチ
の第１実施例を説明する。なお、第１図はＩＣ化された
電子スイッチの回路図を示すものであり、数字を囲んだ
丸はＩＣの外部接続端子を示すものである。
の第１実施例を説明する。なお、第１図はＩＣ化された
電子スイッチの回路図を示すものであり、数字を囲んだ
丸はＩＣの外部接続端子を示すものである。
本実施例の特徴は、本発明の電子スイッチを増幅器の利
得制御に適用したことにある。
得制御に適用したことにある。
１１は本発明でいう検出回路であり、１２，１３は本発
明でいうスイッチ回路に相当し、抵抗Ｒ11，Ｒ12が本発
明でいうインピーダンス回路に相当する。
明でいうスイッチ回路に相当し、抵抗Ｒ11，Ｒ12が本発
明でいうインピーダンス回路に相当する。
検出回路１１においてトランジスタＱ１，Ｑ２は差動対
に接続され、電圧−電流変換を行うものである。トラン
ジスタＱ１のベースには、飽和防止のためのダイオード
Ｄ０、１番端子を介して入力信号Ｖ１が供給される。一
方、トランジスタＱ２のベースには、分圧抵抗ＲＡ，Ｒ
Ｂによって分圧された電圧Ｖｒｅｆ１が基準電圧として
印加されている。そしてトランジスタＱ１，Ｑ２は入力
信号Ｖ１と基準電圧Ｖｒｅｆ１との電圧レベルを比較
し、両者の差動圧に対応した電圧−電流変換を行うもの
である。
に接続され、電圧−電流変換を行うものである。トラン
ジスタＱ１のベースには、飽和防止のためのダイオード
Ｄ０、１番端子を介して入力信号Ｖ１が供給される。一
方、トランジスタＱ２のベースには、分圧抵抗ＲＡ，Ｒ
Ｂによって分圧された電圧Ｖｒｅｆ１が基準電圧として
印加されている。そしてトランジスタＱ１，Ｑ２は入力
信号Ｖ１と基準電圧Ｖｒｅｆ１との電圧レベルを比較
し、両者の差動圧に対応した電圧−電流変換を行うもの
である。
ダイオードＤ１，Ｄ２は、電流−電圧変換を行うもので
あり、複数の制御信号Ｖｃ１，Ｖｃ２はダイオード
Ｄ１，Ｄ２の順方向電圧によって得られる。
あり、複数の制御信号Ｖｃ１，Ｖｃ２はダイオード
Ｄ１，Ｄ２の順方向電圧によって得られる。
すなわち、スイッチＳ１が実線で示すように切り換えら
れた場合、１番端子は接地状態になる。この場合、トラ
ンジスタＱ１のベース電圧はトランジスタＱ２のベース
電圧に対し低レベルになるので、トランジスタＱ１にベ
ース電流が流れる。そして定電流回路ＣＳ１からトラン
ジスタＱ１、ダイオードＤ１に電流が流れ、上記制御信
号Ｖｃ１が得られる。
れた場合、１番端子は接地状態になる。この場合、トラ
ンジスタＱ１のベース電圧はトランジスタＱ２のベース
電圧に対し低レベルになるので、トランジスタＱ１にベ
ース電流が流れる。そして定電流回路ＣＳ１からトラン
ジスタＱ１、ダイオードＤ１に電流が流れ、上記制御信
号Ｖｃ１が得られる。
スイッチＳ１が固定接点ａに切り換えられた場合は、ト
ランジスタＱ１，Ｑ２のベース電圧はＶ１＞Ｖｒｅｆ１
になり、トランジスタＱ２がオン状態になる。定電流回
路ＣＳ１、トランジスタＱ２、ダイオードＤ２に電流が
流れ、制御信号ＶＣ２が得られる。したがって、制御信
号Ｖｃ１，Ｖｃ２の電圧レベルは、それぞれ２値のレベ
ルに変化する。なお、以下において制御信号Ｖｃ１，Ｖ
ｃ２がハイレベルのときを第１のレベルという。
ランジスタＱ１，Ｑ２のベース電圧はＶ１＞Ｖｒｅｆ１
になり、トランジスタＱ２がオン状態になる。定電流回
路ＣＳ１、トランジスタＱ２、ダイオードＤ２に電流が
流れ、制御信号ＶＣ２が得られる。したがって、制御信
号Ｖｃ１，Ｖｃ２の電圧レベルは、それぞれ２値のレベ
ルに変化する。なお、以下において制御信号Ｖｃ１，Ｖ
ｃ２がハイレベルのときを第１のレベルという。
スイッチ回路１２，１３は同一の回路構成になされ、基
準電圧Ｖｒｅｆが共通に供給されている。トランジスタ
Ｑ３，Ｑ４は差動対に接続され、トランジスタＱ５，Ｑ
６はカレントミラー回路を構成し、上記トランジスタＱ
３，Ｑ４の負荷回路として設けられている。そして上記
トランジスタＱ３〜Ｑ６は、当事業者間にボルティジフ
ォロワとして知られたものであり、上記ボルティジフォ
ロワの動作及び非動作はトランジスタＱ７に供給される
制御信号Ｖｃ２によって制御される。
準電圧Ｖｒｅｆが共通に供給されている。トランジスタ
Ｑ３，Ｑ４は差動対に接続され、トランジスタＱ５，Ｑ
６はカレントミラー回路を構成し、上記トランジスタＱ
３，Ｑ４の負荷回路として設けられている。そして上記
トランジスタＱ３〜Ｑ６は、当事業者間にボルティジフ
ォロワとして知られたものであり、上記ボルティジフォ
ロワの動作及び非動作はトランジスタＱ７に供給される
制御信号Ｖｃ２によって制御される。
制御信号Ｖｃ２が第１のレベル（ハイレベル）のとき、
トランジスタＱ７にバイアス電圧が供給されてオン状態
に動作する。スイッチ回路１２に電源が供給されること
になり、増幅動作を行う。動作時において、トランジス
タＱ４のベースからみた出力インピーダンスＺｏｕｔ
は、増幅度をＧｖとすると、 Ｚｏｕｔ＝ｒｅ／Ｇｖで決定される。なお、上式におい
てｒｅはトランジスタＱ４のエミッタ抵抗であり、小抵
抗である。そしてＧｖを１＜Ｇｖに設定することによ
り、出力インピーダンスＺｏｕｔを極めて小にすること
ができる。
トランジスタＱ７にバイアス電圧が供給されてオン状態
に動作する。スイッチ回路１２に電源が供給されること
になり、増幅動作を行う。動作時において、トランジス
タＱ４のベースからみた出力インピーダンスＺｏｕｔ
は、増幅度をＧｖとすると、 Ｚｏｕｔ＝ｒｅ／Ｇｖで決定される。なお、上式におい
てｒｅはトランジスタＱ４のエミッタ抵抗であり、小抵
抗である。そしてＧｖを１＜Ｇｖに設定することによ
り、出力インピーダンスＺｏｕｔを極めて小にすること
ができる。
すなわち、制御信号Ｖｃ２が第１のレベルに変化する
と、インピーダンス回路を構成する抵抗Ｒ11の一端が、
極めて小抵抗を介して接地されることになる。換言すれ
ば、上記第４図で述べた抵抗Ｒ２の一端が接地された場
合と同様の回路構成になり、増幅器２１の増幅度Ｇｖは
Ｇｖ＝Ｒ13＋Ｒ12／Ｒ12で決定される。
と、インピーダンス回路を構成する抵抗Ｒ11の一端が、
極めて小抵抗を介して接地されることになる。換言すれ
ば、上記第４図で述べた抵抗Ｒ２の一端が接地された場
合と同様の回路構成になり、増幅器２１の増幅度Ｇｖは
Ｇｖ＝Ｒ13＋Ｒ12／Ｒ12で決定される。
一方、制御信号Ｖｃ１が第１のレベルに変化すると、ト
ランジスタＱ12にバイアス電圧が供給されることにな
り、これがオン状態に動作する。そしてトランジスタＱ
３〜Ｑ12で構成されたスイッチ回路１３が上記スイッチ
回路１２と同様に動作し、抵抗Ｒ11の一端がスイッチ回
路１３の出力インピーダンスを介して接地される。
ランジスタＱ12にバイアス電圧が供給されることにな
り、これがオン状態に動作する。そしてトランジスタＱ
３〜Ｑ12で構成されたスイッチ回路１３が上記スイッチ
回路１２と同様に動作し、抵抗Ｒ11の一端がスイッチ回
路１３の出力インピーダンスを介して接地される。
この場合の増幅器２１の増幅度Ｇｖは、Ｇｖ＝Ｒ13＋Ｒ
11／Ｒ11で決定される。
11／Ｒ11で決定される。
従って、抵抗Ｒ11，Ｒ12の抵抗値をＲ11≠Ｒ12に設定す
れば、スイッチＳ１を上記のように切り換えることによ
り、増幅器２１の増幅度を可変することができる。
れば、スイッチＳ１を上記のように切り換えることによ
り、増幅器２１の増幅度を可変することができる。
ここで注目すべきは、増幅器２１の出力信号Ｖ０を同一
ＩＣ内において次段の増幅器２２に供給するような場
合、点線で示すような利得制御のための外部接続端子Ｘ
を特に設ける必要が無いことである。すなわち、出力信
号Ｖ０の帰還を行うことなく利得制御が行われるので、
そのための出力端子Ｘが不要になり、しかも抵抗、コン
デンサといった外づけ部品も不要になり、これらがあい
まって大幅なコスト低減が可能になる。
ＩＣ内において次段の増幅器２２に供給するような場
合、点線で示すような利得制御のための外部接続端子Ｘ
を特に設ける必要が無いことである。すなわち、出力信
号Ｖ０の帰還を行うことなく利得制御が行われるので、
そのための出力端子Ｘが不要になり、しかも抵抗、コン
デンサといった外づけ部品も不要になり、これらがあい
まって大幅なコスト低減が可能になる。
〔実施例−２〕 次に、本発明の第２実施例を第２図を参照して説明す
る。
る。
なお、本実施例は上記検出回路の他の例を示すものであ
り、第２図はその回路図である。
り、第２図はその回路図である。
本実施例の特徴は、２値にレベル変化する３の制御信号
Ｖｃ１〜Ｖｃ３を得るようにスイッチ回路３１を構成し
たことにある。
Ｖｃ１〜Ｖｃ３を得るようにスイッチ回路３１を構成し
たことにある。
トランジスタＱ21のベースには、スイッチＳ１の切り換
えにより電圧レベルの異なった入力電圧Ｖ１が供給され
るものとする。
えにより電圧レベルの異なった入力電圧Ｖ１が供給され
るものとする。
また、抵抗Ｒ21〜Ｒ23は分圧抵抗であって、基準電圧Ｖ
ｒｅｆ11，Ｖｒｅｆ12を得るものである。そして入力電
圧Ｖ１の電圧レベルがＶｒｅｆ12−ＶｆＱ21の場合、ト
ランジスタＱ21，Ｑ23がともにオン状態になり、ダイオ
ード１２の順方向電圧によって制御信号Ｖｃ１が得られ
る。
ｒｅｆ11，Ｖｒｅｆ12を得るものである。そして入力電
圧Ｖ１の電圧レベルがＶｒｅｆ12−ＶｆＱ21の場合、ト
ランジスタＱ21，Ｑ23がともにオン状態になり、ダイオ
ード１２の順方向電圧によって制御信号Ｖｃ１が得られ
る。
入力電圧Ｖ１がＶｒｅｆ12−ＶｆＱ21＜Ｖ１＜Ｖｒｅｆ
11−２Ｖｆの場合は、トランジスタＱ21がオフになり、
トランジスタＱ22，Ｑ23がオン状態になる。なお、上式
における２Ｖｆは、レベルシフタとして設けられたダイ
オードＤ11の順方向電圧、及びトランジスタＱ23のベー
ス・エミッタ間電圧を意味するものである。そしてダイ
オードＤ13の順方向電圧によって制御信号Ｖｃ２が得ら
れる。
11−２Ｖｆの場合は、トランジスタＱ21がオフになり、
トランジスタＱ22，Ｑ23がオン状態になる。なお、上式
における２Ｖｆは、レベルシフタとして設けられたダイ
オードＤ11の順方向電圧、及びトランジスタＱ23のベー
ス・エミッタ間電圧を意味するものである。そしてダイ
オードＤ13の順方向電圧によって制御信号Ｖｃ２が得ら
れる。
また入力電圧Ｖ１がＶｒｅｆ12−２Ｖｆ＜Ｖ１に設定さ
れた場合は、トランジスタＱ23がオフになり、トランジ
スタＱ24がオン状態になる。トランジスタＱ23がオフに
なるので、トランジスタＱ21，Ｑ22もオフになり、制御
信号Ｖｃ１，Ｖｃ２はともに得られれない。
れた場合は、トランジスタＱ23がオフになり、トランジ
スタＱ24がオン状態になる。トランジスタＱ23がオフに
なるので、トランジスタＱ21，Ｑ22もオフになり、制御
信号Ｖｃ１，Ｖｃ２はともに得られれない。
以上のようにして、制御信号Ｖｃ１〜Ｖｃ３が得られる
ので、この検出回路３１を利用し、且つ上記スイッチ回
路とインピーダンス回路とを増設すれば、上記増幅器２
１の利得制御を３段階に制御することができる。
ので、この検出回路３１を利用し、且つ上記スイッチ回
路とインピーダンス回路とを増設すれば、上記増幅器２
１の利得制御を３段階に制御することができる。
〔実施例−３〕 次に本発明の第３実施例を第３図を参照して説明する。
なお、第４図はアツテネータ回路の回路図である。
本実施例の特徴は、上記検出回路３１と簡単な回路構成
のスイッチ回路とを用いて電圧制御を行うことにある。
のスイッチ回路とを用いて電圧制御を行うことにある。
トランジスタＱ31〜Ｑ33は上記スイッチ回路に相当する
ものである。
ものである。
入力電圧Ｖ１のレベル変化に対応して、検出回路３１が
上記のように動作し、制御信号Ｖｃ１〜Ｖｃ３が得られ
る。制御信号Ｖｃ１が得られた場合トランジスタＱ33が
オン状態となり、抵抗Ｒ34の一端を接地する。したがっ
て出力電圧Ｖａは、抵抗Ｒ31とＲ32〜Ｒ34との分圧比で
決定される。
上記のように動作し、制御信号Ｖｃ１〜Ｖｃ３が得られ
る。制御信号Ｖｃ１が得られた場合トランジスタＱ33が
オン状態となり、抵抗Ｒ34の一端を接地する。したがっ
て出力電圧Ｖａは、抵抗Ｒ31とＲ32〜Ｒ34との分圧比で
決定される。
制御信号Ｖｃ２が得られた場合は、トランジスタＱ32が
オン状態になり抵抗Ｒ33の一端が接地されるので、抵抗
Ｒ33，Ｒ34は無視することができる。従って、出力電圧
Ｖａは抵抗Ｒ31とＲ32，Ｒ33との抵抗比によって決定さ
れる。
オン状態になり抵抗Ｒ33の一端が接地されるので、抵抗
Ｒ33，Ｒ34は無視することができる。従って、出力電圧
Ｖａは抵抗Ｒ31とＲ32，Ｒ33との抵抗比によって決定さ
れる。
制御信号Ｖｃ３が得られた場合は、トランジスタＱ31が
オン状態になりＲ32の一端が接地されるので、Ｒ33〜Ｒ
35は無視することができる。従って、出力電圧Ｖａは、
抵抗Ｒ31とＲ32との抵抗比によって決定される。
オン状態になりＲ32の一端が接地されるので、Ｒ33〜Ｒ
35は無視することができる。従って、出力電圧Ｖａは、
抵抗Ｒ31とＲ32との抵抗比によって決定される。
以上のように、本発明を適用したスイッチ回路は増幅器
の利得制御に止まらず、電圧制御にも使用することがで
きる。
の利得制御に止まらず、電圧制御にも使用することがで
きる。
(1)入力信号の電圧レベルを検出して２値にレベル変化
する複数の制御信号を得て複数のスイッチ回路を選択的
に駆動することにより、増幅器の帰還量を制御すること
なく利得制御が行われるので、信号帰還のための端子を
設ける必要がなく、ＩＣ化に際し外部接続端子を削減で
きる、という効果が得られる。
する複数の制御信号を得て複数のスイッチ回路を選択的
に駆動することにより、増幅器の帰還量を制御すること
なく利得制御が行われるので、信号帰還のための端子を
設ける必要がなく、ＩＣ化に際し外部接続端子を削減で
きる、という効果が得られる。
(2)上記(1)により、ＩＣの集積度を向上し得る、という
効果が得られる。
効果が得られる。
(3)上記(1)により、利得制御のための外づけ部品を削減
し得るので、生産工数の削減とあいまって生産コストを
大幅に低減する、という効果が得られる。
し得るので、生産工数の削減とあいまって生産コストを
大幅に低減する、という効果が得られる。
(4)上記(1)に示すスイッチ回路の選択的駆動により、電
圧の分圧比を所望の値に設定することができるので、簡
単な回路構成のアツテネータを構成する、という効果が
得られる。
圧の分圧比を所望の値に設定することができるので、簡
単な回路構成のアツテネータを構成する、という効果が
得られる。
以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。
例えば、入力信号はアナログ信号であってもよい。
以上の説明では、主として本発明者等によってなされた
発明をその背景となった利用分野である増幅器の利得制
御、電圧制御に適用した場合について説明したが、それ
に限定されるものではなく、Ａ／Ｄ変換機等にも利用す
ることができる。
発明をその背景となった利用分野である増幅器の利得制
御、電圧制御に適用した場合について説明したが、それ
に限定されるものではなく、Ａ／Ｄ変換機等にも利用す
ることができる。
更にビデオ機器、オーディオ機器等の利得制御を必要と
する各種電子機器に広く利用することができる。
する各種電子機器に広く利用することができる。
第１図は本発明を適用した電子スイッチの第１実施例を
示す回路図を示し、 第２図は本発明の第２実施例を示す検出回路の回路図を
示し、 第３図は本発明の第３実施例を示すアッテネータの回路
図を示し、 第４図は本発明に先だって検討された増幅器の回路図を
示すものである。 １１，３１……検出回路、１２，１３……スイッチ回
路、２１……増幅器、Ｑ１〜Ｑ33……トランジスタ、Ｄ
１〜Ｄ14……ダイオード、Ｖｃ１〜Ｖｃ３……制御信
号、Ｖ１……入力信号、Ｒ11〜Ｒ23……抵抗、Ｖｒｅｆ
１〜Ｖｒｅｆ12……基準電圧。
示す回路図を示し、 第２図は本発明の第２実施例を示す検出回路の回路図を
示し、 第３図は本発明の第３実施例を示すアッテネータの回路
図を示し、 第４図は本発明に先だって検討された増幅器の回路図を
示すものである。 １１，３１……検出回路、１２，１３……スイッチ回
路、２１……増幅器、Ｑ１〜Ｑ33……トランジスタ、Ｄ
１〜Ｄ14……ダイオード、Ｖｃ１〜Ｖｃ３……制御信
号、Ｖ１……入力信号、Ｒ11〜Ｒ23……抵抗、Ｖｒｅｆ
１〜Ｖｒｅｆ12……基準電圧。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関口 智 東京都小平市上水本町1479番地 日立マイ クロコンピユータエンジニアリング株式会 社内
Claims (3)
- 【請求項１】第１の入力端子に供給される入力信号と第
２の入力端子に印加される基準電圧とを比較し、上記入
力信号のレベル変化を検出した複数の制御信号を得る検
出回路と、 - 【請求項２】上記複数の制御信号の第１のレベル変化時
に実質的に導通状態に駆動され、第２のレベル変化時に
実質的に無限大のインピーダンスに可変される複数のス
イッチ回路と、 - 【請求項３】上記複数のスイッチ回路に接続された複数
のインピーダンス回路と、をそれぞれ具備し、上記第１
の入力端子に供給される入力信号のレベルを可変するこ
とにより、上記複数のインピーダンス回路を選択的に駆
動して信号伝達を制御することを特徴とする電子スイッ
チ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25479885A JPH0630422B2 (ja) | 1985-11-15 | 1985-11-15 | 電子スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25479885A JPH0630422B2 (ja) | 1985-11-15 | 1985-11-15 | 電子スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62115905A JPS62115905A (ja) | 1987-05-27 |
| JPH0630422B2 true JPH0630422B2 (ja) | 1994-04-20 |
Family
ID=17270038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25479885A Expired - Lifetime JPH0630422B2 (ja) | 1985-11-15 | 1985-11-15 | 電子スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630422B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2548157B2 (ja) * | 1987-01-09 | 1996-10-30 | ソニー株式会社 | 利得制御回路 |
| JP2911901B2 (ja) * | 1988-08-18 | 1999-06-28 | 日本電気アイシーマイコンシステム株式会社 | 減衰回路 |
| JPH0396010A (ja) * | 1989-09-07 | 1991-04-22 | Nec Home Electron Ltd | 電子スイッチ回路 |
| JP4252423B2 (ja) * | 2003-10-31 | 2009-04-08 | シャープ株式会社 | 可変増幅器およびそれを用いた携帯無線端末 |
| JP4564288B2 (ja) * | 2004-06-22 | 2010-10-20 | 日本航空電子工業株式会社 | 直流モータの電流制御回路およびこの回路を具備する直流モータ |
-
1985
- 1985-11-15 JP JP25479885A patent/JPH0630422B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62115905A (ja) | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US5030923A (en) | Variable gain amplifier | |
| KR20010020410A (ko) | 선형성 및 대역폭이 개선된 가변 이득 증폭기 | |
| US4642551A (en) | Current to voltage converter circuit | |
| EP0938188A2 (en) | Variable gain amplifier circuit | |
| US5682119A (en) | Variable gain circuit | |
| JPH0630422B2 (ja) | 電子スイツチ | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| EP0528659A1 (en) | Impedance multiplier | |
| US4491804A (en) | Bias circuit which is independent of output device voltage characteristics for biasing an amplifier in class AB operation | |
| JPS631768B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| JP3285514B2 (ja) | 利得制御装置 | |
| JPH0519323B2 (ja) | ||
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| EP0087602B1 (en) | Variable gain control circuit | |
| EP0508711A1 (en) | Transistor direct-coupled amplifier | |
| KR0167597B1 (ko) | 대수 변환 회로 | |
| US4132963A (en) | Gain controlled signal amplifier | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| KR940004746B1 (ko) | 과도응답억제겸용 가변임피던스회로 | |
| JPH0212049B2 (ja) |