KR940004746B1 - 과도응답억제겸용 가변임피던스회로 - Google Patents

Abstract

내용 없음.

Description

과도응답억제겸용 가변임피던스회로

제1도는 일반적인 가변임피던스회로도.

제2도는 본 발명의 가변임피던스회로도.

제3도는 본 발명이 적용되는 돌비잡음억제회로의 전체 블록도.

* 도면의 주요부분에 대한 부호의 설명

11, 16, 17 : 증폭기 12 : 필터

13 : 버퍼 14 : 가산기

V_R: 가변저항 15A, 15B : 가변임피던스회로

16, 17 : 증폭기 18 : 검출기

19 : 과도응답억제회로 Q₂₁-Q₄₇: 트랜지스터

R₂₁-R₃₀: 저항 D₂, D₂₂: 다이오드

본 발명은 오디오 잡음 억제회로에 사용되는 가변임피던스회로에 관한 것으로 특히, 돌비(Dolby)시스템에 필요한 과도응답억제기능을 겸용하도록 한 과도응답억제겸용 가변임피던스회로에 관한 것이다.

제1도는 일반적인 가변임피던스회로도로서 이에 도시한 바와 같이, 기준 전압(E₁)과 입력전압(Vi)을 공급받아 이를 차동전류증폭하는 차동전압-전류변환부(1)와, 상기 차동전압-전류변환부(1)의 전류변동에 상응하는 전류를 증폭하여 이를 그 차동전압-전류변환부(1)의 입력단으로 귀환시키는 귀환전류증폭부(2)로 구성된 것으로 이의 작용을 설명하면 다음과 같다.

먼저, 차동전압-전류변환부(1)의 상호콘덕턴스(Gm₁)를 구해보면,

단, Re=R₂·R₃, V_T=K_R/,q(K : 볼쯔만 상수)이고, 전류미러다이오드(D₁,D₂)의 미러비율이 “r”이라면, 그 다이오드(D₁,D₂_에 나타나는 저항값 Rd=V_T/·r이며, 입력전압(Vi)이 공급되면 상기 다이오드(D₁,D₂)에 나타나는 전압 Vd=Vi·Gm₁·Rd=Vi·V_T/[r··{Re+V_T/}]로 표현된다.

그리고, 트랜지스터(Q₉),(Q₁₀)로 구성된 전류증폭기의 전달콘덕턴스 Gm₂=1/(V_T/)이며, 그 전류증폭기의 출력전류 I₂=Gm₂·Vd=Vi·/[r··{Re+V_T }]이다.

따라서, 입력임피던스 Zi=Vi/I₂=r·I₀·{Re+V_T }Ic가 되어 입력임피던스(Zi)는 제어전류(Ic)에 반비례하는 가변임피던스가 된다.

그런데, 잡음억제 시스템에서는 가변임피던스외에 과도응답억제회로를 필요로 하게 되는데, 일반적으로 과도응답억제회로는 정상상태가 과도신호("+" 또는 "-"의 큰신호)가 입력될때 사이드체인패스(SCP : Side-ChainPath)의 응답이 가산기에 전달되지 않도록 회로의 패스를 끊어주고, 정상상태 일때는 사이드체인패스(SCP)의 응답이 상기 가산기에 전달되도록 연결해주는 회로로서 그의 구성은 일반적인 레벨검출회로와 이에 따른 패스의 온/오프 스위치를 필요로 하는 블록이다.

그러나, 과도응답회로는 채용되는 회로에 따라 그 구성이 달라지므로 잡음억제기능을 필요로 하는 돌비시스템에서 그 시스템에 알맞는 과도응답억제회로를 채택하고, 과도응답회로가 정상상태이거나 그렇지 않은 경우에 가변임피던스회로가 동작하도록 회로의 일부를 다시 설계하여야 하는 어려움이 있었다.

본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 가변임피던스회로와 과도응답회로를 일체로 형성함에 있어서, 집적화에 유용하도록 하고, 과도응답회로가 정상상태에서는 가변임피던스로 동작할 수 있게 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.

제2도는 본 발명의 과도응답억제겸용 가변임피던스회로도로서 이에 도시한 바와 같이, 트랜지스터(Q₂₁-Q₂₇), (Q₄₂-Q₄₇), 저항(R₂₁), (R₃₀), 다이오드(D₂₁, D₂₂)로 구성되어 입력전압(Vin)에 대한 제어전류(Ic)값에 따라 임피던스를 가변시키는 가변임피던스회로(15A, 15B)와, 트랜지스터(Q₂₈-Q₃₁) 및 저항(R₂₂-R₂₄)으로 구성되어 상기 가변임피던스회로(15A, 15B)에 의해 변화된 신호를 증폭하는 증폭기(16)와, 트랜지스터(Q₃₂-Q₃₅) 및 저항(R₂₅, R₂₆)으로 구성되어 상기 증폭기(16)의 출력신호를 소정레벨로 증폭하는 증폭기(17)와, 트랜지스터(Q₃₆-Q₄₁) 및 저항(R₂₇-R₂₉)으로 구성되어 과도응답신호가 공급될때 상기 증폭기(16)의 구동을 정지시키는 과도응답억제회로(19)로 구성한 것으로, 이와 같이 구성된 본 발명의 작용 및 효과를 돌비잡음억제 시스템의 전체 블록도인 제3도를 참조하여 상세히 설명하면 다음과 같다.

가변임피던스회로(15A, 15B)는 기존의 임피던스회로의 설명에서와 같이 입력전압(Vin)에 대한 제어전류(Ic)의 변화에 따라 입력임피던스가 가변되는 임피던스회로로서 상기 제어전류(Ic)는 제어신호(CS)에 의해 변화되는 전류이다.

입력전압(Vin)이 과전압 이하로 공급되면 가변임피던스회로(15A, 15B)가 그 입력전압(Vin)에 상응되게 구동되어 그 가변임피던스회로(15A, 15B)가 소정의 임피던스를 갖게 되고, 그 입력전압(Vin)은 증폭기(16), (17)를 연속적으로 통하면서 증폭되어 검출기(18)에 공급된다. 그리고, 상기 증폭기(16) 출력신호는 과도응답억제회로(19)를 통해 가산기(14)에 공급된다.

그러나 과도응답신호가 공급될때는 상기 입력전압(Vin)의 레벨에 따라 트랜지스터(Q₂₂) 또는 트랜지스터(Q₂₅)가 오프되는데, 상기 트랜지스터(Q₂₅)가 오프되면, 트랜지스터(Q₃₆)의 베이스에 고전위가 공급되어 그 트랜지스터(Q₃₆)가 온되는 반면, 트랜지스터(Q₃₇, Q₃₈)가 오프되고, 이에 따라 트랜지스터(Q₃₀)가 오프되므로 증폭기(16)가 구동되지 못한다.

즉, 제3도에서 과도응답억제회로(19)가 구동되어 가산기(14)로 입력신호가 공급되지 않는다.

이와 마찬가지로 트랜지스터(Q₂₂)가 오프되면 트랜지스터(Q₄₁)의 베이스에 고전위가 공급되어 그가 온되는 반면, 상기 트랜지스터(Q₃₉), (Q₄₀)가 오프되고, 이에 따라 증폭기(16)의 트랜지스터(Q₂₈)가 오프되어 이의 출력신호(V₁)가 출력되지 못한다.

즉, 상기 가변임피던스회로(15A), (15B)의 동작은 종래와 동일하나 그 회로소자의 배치만 상이하며, 가변임피던스의 입력전압(Vin)에 따라 임피던스값이 조정되도록 하고, 상기 입력전압(Vin)이 과전압인 경우에는 과도응답억제회로(19)와 연결된 트랜지스터(Q₂₁또는 Q₂₄)만 동작되도록 하며 이에 의해 과도응답억제회로(19)내의 트랜지스터(Q₃₇또는 Q₃₉)가 오프되게 함으로써 그 트랜지스터(Q₃₇, Q₃₉)와 접속된 트랜지스터(Q₂₄, Q₃₀, Q₃₄, Q₃₇또는 Q₂₁, Q₂₈, Q₃₂, Q₄₂)가 오프되어 전체회로의 동작이 중지되도록 하였다.

이와 같이 본 회로는 정상상태에서는 가변임피던스회로로 동작하고 과도응답입력시에는 이 응답을 억제시키는 회로로 동작한다.

이상에서 상세히 설명한 바와 같이 본 발명은 과도응답억제회로를 내장시키기 위하여 가변임피던스회로 및 전체 회로를 새롭게 구성하여 과도응답이 아닌 경우에는 가변임피던스회로로 동작하고, 과도응답인 경우에는 그 응답을 억제시킬 수 있게 함으로써 별도의 과도응답억제회로를 추가할때 수반되는 번거로움을 없앨수 있는 이점이 있다.

Claims (3)

1. 입력전압(Vin)에 대한 제어전류(Ic)에 따라 구동되면서 그 입력전압(Vin)에 상응되게 임피던스값을 변화시키는 가변임피던스회로(15A, 15B)와, 상기 가변임피던스회로(15A, 15B)에 의해 변화된 입력전압(Vin)을 소정레벨로 증폭하는 증폭기(16, 17)와, 과도응답신호의 입력 여부에 따라 상기 증폭기(16)의 출력 신호를 가산기(14)에 공급하거나, 입력전압(Vin)에 따라 스위칭되는 가변임피던스회로(15A)의 제어를 받아 상기 증폭기(15A)의 구동을 제어하여 상기 가산기(14)의 입력신호를 차단하는 과도응답억제회로(19)로 구성된 것을 특징으로 하는 과도응답억제겸용 가변임피던스회로.
2. 제1항에 있어서, 상기 가변임피던스회로(15A)(15B)는 전원단자(Vcc)를 트랜지스터(Q₂₁-Q₂₃), (Q₂₄-Q₂₆), 전류원(I1) 및 트랜지스터(Q₂₇)를 각기 통해 접지시킨 다음 상기 트랜지스터(Q₂₂)의 베이스에 입력단자(Vin)를 접속하고, 상기 트랜지스터(Q₂₃, Q₂₆)의 베이스를 공통접속하여 그 접속점을 상기 트랜지스터(Q₂₇)의 베이스 및 콜렉터에 공통접속한 후, 상기 전원단자(Vcc)를 베이스가 상기 트랜지스터(Q₂₁)의 베이스와 공통접속된 트랜지스터(Q₄₂)를 통해 트랜지스터(Q₄₄)의 베이스에 접속함과 아울러 그 접속점을 다이오드(D₂₁) 및 저항(R₃₀)을 통해 접지시키고, 상기 전원단자(Vcc)를 베이스가 상기 트랜지스터(Q₂₄)의 베이스와 공통접속된 트랜지스터(Q₄₇)를 통해서는 상기 트랜지스터(Q₄₄)와 차동결합된 트랜지스터(Q₄₆)의 베이스에 접속하여 그 접속점을 다이오드(D₂₂)를 통해 상기 다이오드(D₂₁)의 캐소우드에 접속한 다음 상기 트랜지스터(Q₄₄, Q₄₆)의 에미터 공통접속점을 전류원(Ic)을 통해 접지시켜 구성한 것을 특징으로 하는 과도응답억제겸용 가변임피던스회로.
3. 제1항에 있어서, 상기 과도응답억제회로(19)는 트랜지스터(Q₃₆, Q₃₈)를 차동결합하고, 트랜지스터(Q₄₀, Q₄₁)를 차동결합한 후, 상기 트랜지스터(Q₃₆), (Q₄₁)의 베이스를 상기 트랜지스터(Q₂₁, Q₄₀)의 콜렉터에 각기 접속하고, 상기 트랜지스터(Q₃₈, Q₄₀)의 베이스 공통접속점을 가변전원단자(V_R)에 접속하여 구성한 것을 특징으로 하는 과도응답억제겸용 가변임피던스회로.