JP2554543B2 - 電源回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電圧源モード及び電流源モードの間で自動
的に切替え可能な電源回路に関する。

［従来の技術］ 電源回路の出力端子に接続した負荷のインピーダンス
が、負荷の誤動作、故障、その特性上の原因等により大
幅に減少すると、負荷に流れる電流が増大する。電流の
増大による電源回路の損傷を防止するために、電流を制
限する回路が必要である。

特開昭58−24916号明細書は、負荷電流の変化を監視
し、負荷インピーダンスの大幅な変化時に、電源回路を
定電圧源モードから定電流源モードに自動的に切替える
電源回路を開示している。第４図に示すこの電源回路で
は、制御トランジスタ（110）は、正電圧源及び基準電
位源間に高インピーダンスの抵抗器（112）及び低イン
ピーダンスの電流検出用抵抗器（114）を介して接続さ
れ、そのコレクタ及びベース間には、バイアス抵抗器
（116）が接続されている。この制御トランジスタ（11
0）の導通は、負荷インピーダンスの大きさに応じて、
定電圧制御ループ及び定電流制御ループの２つ制御ルー
プで制御される。定電圧制御ループは、誤差増幅器（11
8）、ダイオード（120）、トランジスタ（110）及び帰
還回路（122）を含み、定電流制御ループは、誤差増幅
器（124）、ダイオード（126）、トランジスタ（11
0）、帰還回路（128）を含む。誤差増幅器（118）及び
（124）には、夫々デジタル・アナログ変換器（以下DAC
という）（130）及び（132）より、基準電圧が供給され
ている。

出力端（134）及び（136）間の負荷インピーダンスが
十分に大である場合、この電源回路は定電圧モードで動
作する。このとき、電圧制御ループは平衡状態であり、
出力端子（134）の電圧はDAC（130）により定めた値と
なる。ここで、負荷の誤動作等により負荷インピーダン
スが大幅に減少したとすると、抵抗器（114）に流れる
電流が増大し、その両端電圧が増大する。この両端電圧
の増加は、誤差増幅器（124）の出力電圧を負方向に変
化させ、ダイオード（126）が導通し、定電流制御ルー
プが形成される。一方、抵抗器（114）の両端電圧の増
大と同時に、出力端子（134）の電圧が減少し、ダイオ
ード（120）が非導通となり定電圧制御ループが不平衡
になる。出力端子（136）の電圧は、DAC（132）からの
基準電圧に一致するまで上昇し、定電流制御ループが平
衡状態となる。したがって、負荷に流れる電流をDAC（1
32）からの基準電圧により定めた値に減少させることが
できる。以上の様に、この電源回路は負荷インピーダン
スの変動に応じて、自動的に定電圧及び定電流動作モー
ドの間で切り替わる。

［発明が解決しようとする課題］ 上述の回路では、負荷インピーダンスが大幅に減少す
ると、定電圧抑制ループは即座に不平衡状態になる。し
かし、定電流制御ループは、誤差増幅器（124）が飽和
状態から能動状態になるまで、誤差増幅器（124）、負
荷及び定電流制御ループ内の他の構成要素に依存する復
帰時間を要するために、即座には平衡状態にはならな
い。また、負荷インピーダンスが増加したときにも、誤
差増幅器（118）及び定電圧制御ループ内の他の構成要
素に依存する復帰時間を要するために、定電圧制御ルー
プは即座には平衡状態にはならない。これにより、定電
圧動作モードから定電流動作モード間の切替時には、出
力にリンギング又はオーバーシュートが生じる。

したがって、本発明の目的は、リンギング又はオーバ
ーシュートが生じることなく、定電圧動作モード及び定
電流動作モード間で即座に自動的に切替が行われる電源
回路の提供にある。

［課題を解決するための手段］ 本発明の電源回路は、入力電圧が一方の入力端子に印
加される演算増幅器と、この演算増幅器の出力電流を検
出する電流検出手段と、この電流検出手段の出力電圧及
び基準電圧の差に応じて制御され、上記演算増幅器の電
源端子に出力端が接続されたトランジスタ回路手段とを
具えることを特徴とする。

［作用］ 負荷インピーダンスが十分に大きいときの電圧源モー
ド状態では、演算増幅器及びそれに付随する抵抗器を含
む電圧源回路により制御可能な電圧が負荷に供給され
る。負荷インピーダンスの大幅な減少が生じると、電流
検出手段は負荷に流れる増大した電流を検出する。トラ
ンジスタ回路手段は、電流検出手段の出力電圧及び基準
電圧の誤差を検出して、演算増幅器の電源端子への供給
電圧を減少させて、演算増幅器の定電圧源としての動作
を不可能にすると共に、基準電圧に応じた一定電流を負
荷に供給する。

［実施例］ 第１図に本発明による電源回路の原理図を示す。この
図において、DAC（10）の出力端は、抵抗器（12）を介
して演算増幅器（14）の反転入力端に接続される。DAC
（10）は、例えば、メモリから読み出されたデジタル値
をアナログ電圧に変換し、のこぎり波電圧、正弦波電
圧、パルス状電圧等を演算増幅器（14）に供給する。演
算増幅器（14）の非反転入力端は、接地される。演算増
幅器（14）の出力端は抵抗値が十分に小さい電流検出用
抵抗器（16）を介して出力端子（18）に接続される。出
力端子（18）及び接地間には、負荷（20）が接続され
る。この例では、負荷としてダイオードが順方向に接続
されている。電圧フォロア回路（22）の非反転入力端
は、出力端子（18）に接続され、出力端は抵抗器（24）
を介して演算増幅器（14）の反転入力端に接続される。
電圧フォロア回路（22）は、入力インピーダンスが大で
あるので、電流が演算増幅器（14）の帰還路に流れ込む
のを抑制する。演算増幅器（14）は、抵抗器（12）及び
（24）と共に反転増幅器として働き、抵抗器（12）の抵
抗値をR1、抵抗器（24）の抵抗値をR2とすると、電圧増
幅率は−R2/R1となる。

差動増幅器（26）の非反転入力端は演算増幅器（14）
の出力端に接続され、反転入力端は電圧フォロア回路
（22）の出力端に接続される。電圧フォロア回路（22）
の出力電圧は、その入力電圧に等しいので、差動増幅器
（26）は、抵抗器（16）を流れる電流により生じる抵抗
器（16）の両端の電圧降下を検出する。また、差動増幅
器の反転入力端を電圧フォロア回路の出力端に接続した
ことにより、この電源回路の出力インピーダンスを軽減
できる。差動増幅器（26）の出力電圧は、誤差増幅器
（28）の非反転入力端に供給される。誤差増幅器（28）
の反転入力端には、負荷の制限電流値に対応する正の基
準電圧がDAC（30）から供給される。誤差増幅器（28）
の出力端は、PNP型トランジスタ（32）のベースに接続
される。トランジスタ（32）のエミッタは正電圧源＋Ｖ
に接続され、コレクタは演算増幅器（14）の電源端子に
接続される。この電源端子は、演算増幅器（14）内部に
おいて、出力用トランジスタのエミッタ及びコレクタを
介して、演算増幅器（14）の出力端と接続されている。
電流検出用抵抗器（16）、差動増幅器（26）、誤差増幅
器（28）及びトランジスタ（32）は、定電流制御ループ
を形成する。

トランジスタ（32）のコレクタ・エミッタ電圧ＶCE−
コレクタ電流ＩC特性を示す第２図を参照して、第１図
の電源回路に負荷としてダイオードを順方向に接続した
場合の動作を説明する。上述の様に、抵抗器（16）及び
負荷（20）は、電流源トランジスタ（32）に直列に接続
されているので、トランジスタ（32）の負荷として考え
ることができる。DAC（10）からの負の入力電圧の値が
小さい場合、負荷（20）であるダイオードの順方向電圧
は小さいので、インピーダンスは大きい。これに対し、
抵抗器（16）の抵抗値は十分に小さいので、トランジス
タ（32）の負荷インピーダンスは、負荷（20）のインピ
ーダンスにより決まる。負荷インピーダンスが大きいた
めに、電流源トランジスタ（32）から抵抗器（16）及び
負荷（20）に流れる電流は小さく、第２図中で負荷直線
は直線Ａで示すように傾斜が小さくなる。差動増幅器
（26）は、抵抗器（16）の両端の小さな電圧降下を検出
して、出力電圧を誤差増幅器（28）に供給する。誤差増
幅器（28）の反転入力端に供給された基準電圧は、非反
転入力端の入力電圧より十分に大きく、誤差増幅器（2
8）の出力電圧及び電源電圧＋Ｖの差によるベース・エ
ミッタ間電圧ＶBEは、順方向に十分に大きい。したがっ
て、トランジスタ（32）は飽和状態となり、大きなベー
ス電流ibが流れる。負荷直線Ａは特性曲線の立ち上がり
の直線部と交差するので、コレクタ・エミッタ電圧ＶCE
は非常に小さい。この様に、負荷インピーダンスが大き
い間は、負荷曲線は特性曲線の立ち上がりの直線部と交
差し、コレクタ電流Icはこの直線部に沿って増加する。
一方、コレクタ・エミッタ間電圧ＶCEは非常に小さく、
ほとんど変化しない。

DAC（10）からの入力電圧が大幅に増加すると、負荷
（20）のインピーダンスは減少して、負荷には大きな電
流が流れ、負荷直線の傾きは直線Ｂで示す様に大きくな
る。差動増幅器（26）は、抵抗器（16）の両端の大きな
電圧降下を検出し、誤差増幅器（28）に伝える。誤差増
幅器（28）の両入力端間の電圧差は小さくなり、トラン
ジスタ（32）のベース・エミッタ間電圧ＶBEが減少する
と共に、ベース電流ibが減少する。ベース電流ibの減少
により、コレクタ電流Icが減少する。この様な電流検出
抵抗器（16）、差動増幅器（26）、誤差増幅器（28）及
びトランジスタ（32）から成る定電流制御ループの働き
により、トランジスタ（32）のコレクタ電流は、DAC（3
0）からの基準電圧に対応した電流Ic0となり、コレクタ
・エミッタ間電圧はＶCE0に増加する。したがって、演
算増幅器（14）の電源端子に供給される電圧は、電源電
圧＋ＶからＶCE分だけ減少した電圧となる。この電源電
圧の減少により出力端子（18）の電圧が減少すると共
に、演算増幅器（14）の反転入力端の電圧も減少する。
演算増幅器（14）は減少電圧を補償しようとするが、入
力電圧に比して電源電圧が不充分であるので補償でき
ず、後述するように、演算増幅器（14）の出力用トラン
ジスタが飽和して、トランジスタ32からの電流を単に通
過させるのみとなり、電圧源回路としての動作が不可能
になる。したがって、負荷（20）は定電流源により駆動
されるようになり、電流値が制限される。

定電圧動作モードから定電流動作モードへの切替は迅
速に行われ、切替時にリンギング又はオーバーシュート
が生じない。

また、負荷（20）のインピーダンスが増加すると、出
力端子（18）の電圧が増加し、演算増幅器（14）の反転
入力端子の入力電圧が正方向に増加する。これにより、
演算増幅器（14）の出力用トランジスタが飽和状態から
能動状態になり、定電圧源ループが機能し始め、電流検
出用抵抗器（26）を流れる電流が減少する。これによ
り、差動増幅器（26）の検出電圧が減少して、誤差増幅
器（28）の両入力端子の電圧差が大きくなり、トランジ
スタ（32）のコレクタ電流が増加して、コレクタ・エミ
ッタ間電圧が減少する。演算増幅器（14）の電源端子に
供給される電圧は増加し、定電圧制御ループは安定した
動作状態となる。この場合も、定電流動作モードから定
電圧動作モードへの切替は迅速に行われ、切替時にリン
ギング又はオーバーシュートが生じない。

第３図に、第１図の回路を詳細に示す。説明を簡単に
するために、同一の構成要素には同一の参照番号に付
す。ただし、この回路は、正電流源回路の他に、負電流
源回路を有することが第１図と異なる。

第３図において、第１図の演算増幅器（14）は、演算
増幅器（40）、ダイオード（42）〜（48）、トランジス
タ（50）〜（56）、抵抗器（58）〜（68）、コンデンサ
（70）〜（74）により構成される。コンデンサ（70）〜
（74）は位相補償用であり、入力信号の急激な変化によ
りオーバーシュート、アンダーシュート等が生じるのを
抑制し、演算増幅器（14）が最適に動作するように値が
選択される。演算増幅器（14）の入力信号は、演算増幅
器（40）の反転入力端に供給される。この演算増幅器
（40）の非反転入力端は接地される。正電圧源＋V1及び
負電圧源−V1の間には、順番に抵抗器（58）、ダイオー
ド（42）〜（48）、抵抗器（60）が直列接続される。ダ
イオードは順方向に接続され、トランジスタの温度補償
及びバイアス用として働く。演算増幅器（40）の出力端
は、ダイオード（44）のカソード及びダイオード（46）
のアノード間に接続される。夫々NPN型トランジスタ（5
0）及びPNP型トランジスタ（52）のベースは、夫々ダイ
オード（42）のアノード及びダイオード（48）のカソー
ド（２）接続される。トランジスタ（50）及び（52）の
エミッタは共に接地され、コレクタは夫々PNP型トラン
ジスタ（54）及びNPN型トランジスタ（56）のベースに
接続される。トランジスタ（50）及び（52）のエミッタ
と、トランジスタ（54）及び（56）のコレクタ間には、
位相補償用コンデンサ（70）及び（72）が並列接続され
る。トランジスタ（54）のベース及びエミッタは、夫々
抵抗器（62）及び（66）を介して相互接続される。ま
た、トランジスタ（56）のベース及びエミッタは、夫々
抵抗器（64）及び（68）を介して相互接続される。電流
検出用抵抗器（16）、負荷ダイオード（20）、電圧フォ
ロア回路（22）、抵抗器（12）、（24）及び差動増幅器
（26）は、第１図と同様に接続されている。ただし、抵
抗器（24）には、コンデンサ（74）が並列接続されてい
る。

第３図の回路は、DAC（30a）、誤差増幅器（28a）、
コンデンサ（80a）、バイポーラ・トランジスタ（82a）
〜（86a）、電界効果トランジスタ（88a）、抵抗器（90
a）〜（94a）を含む正電流源回路と、DAC（30b）、誤差
増幅器（28b）、コンデンサ（80b）、トランジスタ（82
b）〜（86b）、電界効果トランジスタ（88b）、抵抗器
（90b）〜（94b）を含む負電流源回路とを有する。

正電流源回路では、誤差増幅器（28a）の非反転入力
端にはDAC（30a）からの正の基準電圧が供給され、反転
入力端は差動増幅器（26）の出力端に接続される。誤差
増幅器（28a）の出力端は、コンデンサ（80a）を介して
反転入力端に接続されると共にNPN型トランジスタ（82
a）のベースに接続される。コンデンサ（80a）は、位相
補償用である。トランジスタ（82a）のエミッタは抵抗
器（90a）を介して接地され、コレクタは抵抗器（92a）
を介して正電圧源＋V2に接続されると共に、NPN型トラ
ンジスタ（84a）及びPNP型トランジスタ（86a）のベー
スに共通接続される。トランジスタ（84a）のコレクタ
は正電圧源＋V2に接続され、トランジスタ（86a）のコ
レクタは接地され、両方のトランジスタのエミッタは共
通接続されて抵抗器（94a）を介してエンハンスメント
・タイプＰチャンネル型電界効果トランジスタ（88a）
のゲートに接続される。電界効果トランジスタ（88a）
のソースは正電圧源＋V2に接続され、ドレインは演算増
幅器（14）の正の電源端子である抵抗器（62）及び（6
6）の共通接続点に接続される。

負電流源回路の構成は、DAC（30b）が負の基準電圧を
誤差増幅器（28b）に供給すること、同じ番号の対応す
るバイポーラ・トランジスタ及び電界効果トランジスタ
が、正電流源回路のものと互いに相補形であること、電
界効果トランジスタ（88b）のソースが負電圧源−V2に
接続され、ドレインが抵抗器（64）及び（68）の共通接
続点に接続されること以外は、正電流源回路の構成と同
様である。

第３図の回路の動作において、演算増幅器（40）の反
転入力端に供給される入力電圧が負の値で、負荷（20）
のインピーダンスを大幅に減少させない程度に負方向に
大きくなると、演算増幅器（40）の出力端の電圧が正方
向に増加し、トランジスタ（50）のコレクタ電流は増加
し、トランジスタ（52）のコレクタ電流は減少する。抵
抗器（62）両端の電圧降下の増加により、トランジスタ
（54）のコレクタ電流Icaは増加し、一方、抵抗器（6
4）両端の電圧降下の減少により、トランジスタ（56）
のコレクタ電流Icbは減少する。IcaはIcbより大きいの
で、ダイオードの順方向電流が増加する。しかし、負荷
（20）のインピーダンスは大きいので電流の増加量は小
さい。

このとき、電流検出抵抗器（16）を流れる電流は小さ
いので、誤差増幅器（28a）の反転入力端の供給電圧
は、基準電圧より十分小さい。よって、トランジスタ82
aのベース電流は大きくなり、コレクタ電流は大きくな
り、トランジスタ82aのコレクタ・エミッタ間電圧は小
さい。トランジスタ（86a）のベース電圧は十分低くな
り、トランジスタ（86a）も導通状態になり、トランジ
スタ（84a）は非導通状態となる。したがって、電界効
果トランジスタ（88a）のゲート電圧は、接地電位に近
くなる。この状態は、第１図でトランジスタ（32）のベ
ース電流が十分に大きくなった場合と等価であり、電界
効果トランジスタ（88a）の負荷インピーダンスは大き
く、ドレイン・ソース間電圧は0Vに近い。この状態で
は、図３の回路は定電圧動作モードにあり、入力電圧Vi
に電圧増幅率−R2/R1を乗算した電圧が、負荷（20）に
加えられる。

演算増幅器（14）の入力電圧が負方向に増大すると、
ダイオードのインピーダンスが減少して負荷電流が増加
し、誤差増幅器（28a）の反転入力端子の入力電圧が非
反転入力端子の基準電圧より大きくなると、トランジス
タ（82a）が非動作状態になり、そのコレクタ電圧が増
加し、トランジスタ（86a）が非動作状態になり、代わ
ってトランジスタ（84a）が動作状態になる。また、電
界効果トランジスタ（88a）のゲート電圧が増加する
と、ソース電流が減少し、ソース・ドレイン間電圧が増
加する。これにより、出力端子（18）の電圧が減少する
と共に、演算増幅器（40）の反転入力端子の入力電圧が
減少し、演算増幅器（40）の出力電圧が増加し、トラン
ジスタ（50）のベース電圧が増加して、このトランジス
タのコレクタ電流が増加する。これより、演算増幅器
（14）の出力用トランジスタであるトランジスタ（54）
のベース・エミッタ間電圧が増加して、トランジスタ
（54）は飽和状態となる。

電流検出抵抗器（16）、差動増幅器（26）、誤差増幅
器（28a）及びトランジスタ回路を含む定電流制限ルー
プにより、誤差増幅器（28a）の非反転入力端子に供給
される電流検出用抵抗（16）の両端電圧が、DAC（30a）
からの基準電圧に等しい状態で安定し、基準電圧を抵抗
器（16）の抵抗値で除算した電流を電界効果トランジス
タ（88a）が供給するようになる。このように、定電圧
源モードから定電流源モードへ切り替わる。

また、入力電圧が減少し、負荷（20）のインピーダン
スが増加すると、出力端子（18）の電圧が増加し、演算
増幅器（14）の反転入力端子の入力電圧が正方向に増加
する。これで、演算増幅器（40）の出力電圧は減少し、
トランジスタ（50）のコレクタ電流が減少し、トランジ
スタ（54）のベース・エミッタ間電圧が減少して、トラ
ンジスタ（54）は飽和状態から能動状態になり、定電圧
制御ループが機能し始める。これで、電圧電圧出用抵抗
器（16）に流れる電流が減少し、差動増幅器（26）の検
出電圧が減少して、誤差増幅器（28）の両入力端子の電
圧差が大きくなり、トランジスタ（82a）のコレクタ・
エミッタ間電圧が減少し、トランジスタ（84a）が非動
作状態になると同時に、トランジスタ（86a）が動作状
態になる。これで、電界効果トランジスタ（88a）は、
ゲート電圧が略接地電位になり、導通状態となる。この
結果、演算増幅器（14）の電源端子に供給される電圧は
増加し、定電圧源制御ループは安定した動作状態とな
る。上述の如く、定電流動作モード及び定電圧動作モー
ドへの切替は迅速に行われ、切替時にリンギング又はオ
ーバーシュートが生じない。

演算増幅器（40）の入力電圧を正電圧方向に変化させ
ると、ダイオード（20）の逆方向特性を調べることがで
きる。この際、負電流源回路の動作は、正電流源回路の
動作と同様であり、負荷の逆方向電流を制限し、電圧源
回路を動作不可能にする。

以上の説明では、負荷としてダイオードを使用し、そ
の特性上のインピーダンスの変化に応じて、電圧源モー
ド及び電流源モード間の切り替えを行う動作について述
べた。しかし、他の負荷においても、負荷の誤動作、故
障等による負荷インピーダンスの減少に対しても同様の
動作をすることは明らかである。

［効果］ 上述の様に、本発明の電源回路では、定電圧制御ルー
プは演算増幅器、第２トランジスタ及び電流検出用抵抗
器から成り、定電圧源モードで動作中に負荷電流が増大
すると、誤差増幅器、第２トランジスタ、第１トランジ
スタ、電流検出用抵抗器及び差動増幅器から成る定電流
制御ループが動作し始めると同時に、第１トランジスタ
が飽和して定電圧制御ループが動作不能状態になり。ま
た、負荷が正常に戻ると、第１トランジスタが飽和状態
から能動状態に戻り、定電圧制御ループが動作し始める
と同時に、第２トランジスタが飽和状態となり、定電流
制御ループが動作不能になる。定電圧制御ループ及び定
電流制御ループは、一方が動作状態になることと、他方
が動作不能状態になることが、互いに動作を促進する関
係にあるので両者の切替が迅速に行われ、切替時にリン
ギング、オーバー・シュート等が生じない。

【図面の簡単な説明】

第１図は本発明による電源回路の原理を説明する回路
図、第２図は第１図の回路の更に詳細な回路図、第３図
は第１図の回路を説明するための図、第４図は従来例を
示す回路図である。 図中において、（16）は電流検出用抵抗器、（20）は負
荷、（26）は差動増幅器、（28）は誤差増幅器、（32）
は第２トランジスタ、（40）は演算増幅器、（54）は第
１トランジスタである。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】負荷と、 入力電圧が供給されると共に、上記負荷に発生する電圧
   が負帰還される演算増幅器と、 該演算増幅器の出力電圧でベースが制御される第１トラ
   ンジスタと、 該第１トランジスタのコレクタに一端が接続され、他端
   が上記負荷に接続された電流検出用抵抗器と、 該電流検出用抵抗器の両端電圧を検出する差動増幅器
   と、 一方の入力端子に基準電圧が供給され、他方の入力端子
   に上記差動増幅器の出力電圧が供給される誤差増幅器
   と、 該誤差増幅器の出力電圧でベースが制御され、エミッタ
   が電源に接続され、コレクタが上記第１トランジスタの
   エミッタに接続された第２トランジスタと を具えることを特徴とする電源回路。