JPS6259926B2 - - Google Patents
Info
- Publication number
- JPS6259926B2 JPS6259926B2 JP56079668A JP7966881A JPS6259926B2 JP S6259926 B2 JPS6259926 B2 JP S6259926B2 JP 56079668 A JP56079668 A JP 56079668A JP 7966881 A JP7966881 A JP 7966881A JP S6259926 B2 JPS6259926 B2 JP S6259926B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- base
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、高利得でかつIC化に適した差動
増幅器に関する。 従来、比較的高利得の差動増幅器としてカレン
トミラー回路を負荷に用いたものが知られてい
る。さらに高利得化を図つた差動増幅器として、
例えば実開昭51−77939号公報に記載されている
ように、差動トランジスタ対の一方のコレクタに
ベースを接続し、他方のトランジスタにコレクタ
を接続した負荷トランジスタと、この負荷トラン
ジスタのベース・エミツタ間に接続された抵抗と
により差動トランジスタ対の負荷を構成し、差動
トランジスタ対の一方のコレクタから他方のコレ
クタに至る間に電流利得を持たせたものがある。 この発明の目的は、差動トランジスタ対の負荷
トランジスタの電流利得をさらに上げることによ
り、従来の電流利得を持つ負荷を用いた差動増幅
器に比較してさらに高利得化を実現できる差動増
幅器を提供することにある。 この発明は差動トランジスタ対の第１のトラン
ジスタのコレクタから負荷トランジスタのコレク
タに至るまでの電流利得を上げるために、負荷ト
ランジスタのベース・エミツタ（定電位点）間に
カレントミラー回路の出力側トランジスタを接続
し、さらに差動増幅器の出力の直流オフセツトを
除去するために、このカレントミラー回路のダイ
オード接続されたトランジスタのコレクタ・ベー
スに、差動トランジスタ対のエミツタ結合点に接
続された第１の定電流源トランジスタのエミツタ
面積の1/2のエミツタ面積を持つ第２の定電流源
トランジスタを接続したものである。 以下、この発明の実施例を図面を参照して説明
する。第１図はこの発明の一実施例を示したもの
で、npn型の第１および第２のトランジスタQ1，
Q2は両エミツタが結合された差動トランジスタ
対を構成し、そのエミツタ結合点はnpn型の第１
の定電流源トランジスタQ3を介して負電源−Vcc
に接続されている。第１のトランジスタQ1のベ
ースは入力端子INに、第２のトランジスタQ2の
ベースは基準電圧源ＶRにそれぞれ接続され、両
ベース間に入力信号が印加される。 第２のトランジスタQ2のコレクタには、Q1，
Q2とは逆極性、つまりnpn型の負荷トランジスタ
Q5のコレクタが接続され、この負荷トランジス
タQ5のエミツタは定電位点である正電源＋Vccに
接続されている。 負荷トランジスタQ5のベースは第１のトラン
ジスタQ1のコレクタと、カレントミラー回路CM
の出力側トランジスタであるpnp型トランジスタ
Q5のコレクタに接続されている。出力側トラン
ジスタQ5のエミツタは正電源＋Vccに接続され、
ベースはダイオード接続された、すなわちコレク
タ・ベースが接続されたカレントミラー回路CM
の出力側トランジスタであるpnp型トランジスタ
Q6のコレクタ・ベースに接続されている。 カレントミラー回路CMの入力側トランジスタ
Q6のエミツタは正電源＋Vccに接続され、コレク
タ・ベースは第２の定電流源トランジスタQ7を
介して負電源−Vccに接続されている。この第２
の定電流源トランジスタQ7のエミツタ面積は、
第１の定電流源トランジスタQ3のエミツタ面積
の1/2に選ばれている。換言すれば、第１の定電
流源トランジスタQ3のエミツタ面積は、差動ト
ランジスタ対における第１および第２のトランジ
スタQ1，Q2のコレクエミツタ面積の２倍であ
り、第２の定電流源トランジスタQ7のエミツタ
面積は第１および第２のトランジスタQ1，Q2の
エミツタ面積に等しい。 そして、この差動増幅器の出力信号は、第２の
トランジスタQ2のコレクタと負荷トランジスタ
Q4のコレクタとの結合点より、エミツタフオロ
ワの出力トランジスタQ8を介して取出される。
すなわち、トランジスタQ2，Q4のコレクタ結合
点は出力トランジスタQ8のベースに結合され、
この出力トランジスタQ8のコレクタは電源＋Vcc
に接続され、またエミツタは出力端子OUTに接
続されるとともに、第３の定電流源トランジスタ
Q9を介して負電源−Vccに接続されている。 このように構成された差動増幅器は、従来の電
流利得を持つ負荷を用いた差動増幅器に比較して
さらに高い利得が得られる。すなわち、従来の差
動増幅器では負荷トランジスタのベース・エミツ
タ間に負荷インピーダンス素子として抵抗が接続
されていたのに対し、この発明では負荷トランジ
スタQ4のベース・エミツタ間に接続されている
負荷インピーダンス素子はカレントミラー回路
CMの出力側トランジスタQ5であり、そのインピ
ーダンスは極めて大きい。集積回路内では高抵抗
を実現しようとすると大面積を必要とするが、定
電流源として動作する出力側トランジスタQ5で
は、大面積を占有することなく容易に高いインピ
ーダンスを実現できる。従つて、負荷インピーダ
ンス素子のインピーダンスの増大により、差動ト
ランジスタ対Q1，Q2の負荷の電流利得を増大さ
せることができる。 すなわち、負荷トランジスタQ4はカレントミ
ラー回路CMの出力側トランジスタQ5を負荷イン
ピーダンスとするエミツタ接地増幅回路として動
作し、第１のトランジスタQ1のコレクタ電流の
変化は増幅された後、負荷トランジスタQ4のコ
レクタに現われる。負荷トランジスタQ5はこれ
とコレクタどうしが接続された第２のトランジス
タQ2とは逆極性であるから、両コレクタの結合
点より出力トランジスタQ8に向けて出力される
電流の変化は、トランジスタQ2，Q4のコレクタ
電流の変化の和となり、その変化量は負荷トラン
ジスタQ4のコレクタ電流変化の増加分だけ増大
する。この負荷トランジスタQ4のコレクタ電流
の増加分は、負荷トランジスタのベース・エミツ
タ間に負荷インピーダンス素子として抵抗を接続
した場合より明らかに大きい。 この結果、第２図に示されるように第１図の差
動増幅器の利得Ａは、カレントミラー回路を負荷
にした一般的な差動増幅器の利得Ｂより低周波域
で数十dB上昇し、差動トランジスタ対がQ1，Q2
で示すように１段でありながら、100dB前後もの
利得が実現される。 一方、高周波域では負荷トランジスタQ4を含
む電流増幅部が90゜程度の位相推移を持つ。しか
し、この電流増幅部の周波数特性は負荷トランジ
スタQ4のコレクタ・ベース間容量のミラー効果
により比較的低い周波数で極を持ち、それ以上の
周波数でその出力は漸減する。そして、この電流
増幅部の出力は第２のトランジスタQ2のコレク
タ電流との電流和として最終出力に現われるた
め、高周波域まで比較的高い利得を持つ差動トラ
ンジスタ対Q1，Q2によつて、その位相推移が補
償される。従つて、この差動増幅器の位相特性は
第２図のＣに示すようになり、最終的に利得が
0dBに達する周波数での位相推移は、カレントミ
ラー回路を負荷に用いた一般的な差動増幅器の位
相特性Ｄと同等となる。すなわち、極めて高利得
であるながら、負帰還に対する位相余裕を十分に
確保することができ、特別な位相補償を必要とし
ない。 また、この発明ではカレントミラー回路CMの
入力側トランジスタQ6に第２の定電流源トラン
ジスタQ7を接続し、この第２の定電流源トラン
ジスタQ7のエミツタ面積を差動トランジスタ対
Q1，Q2のエミツタ結合点に接続された第１の定
電流源トランジスタQ3のそれの1/2にしたことに
より、差動増幅器の出力の直流オフセツトを除去
できる。すなわち、定電流源トランジスタQ3，
Q7のエミツタ面積をこのような関係に選ぶと、
カレントミラー回路CMの負荷トランジスタQ5に
は第１の定電流源トランジスタQ3の電流の1/2の
電流が流れるので、差動トランジスタ対Q1，Q2
が平衡し両トランジスタQ1，Q2に同一電流が流
れたときに、負荷トランジスタQ4には第２のト
ランジスタQ2と等しい電流が流れ、出力トラン
ジスタQ8へ流出する電流は零となる。従つて、
差動トランジスタ対Q1，Q2が平衡したときの出
力端子OUTの出力電圧（直流オフセツト）を零
にすることができる。 以上述べたように、この発明では差動トランジ
スタ対の負荷トランジスタのベース・エミツタ
（定電位点）間にカレントミラー回路の出力側ト
ランジスタを接続して第１のトランジスタのコレ
クタから負荷トランジスタのコレクタに至るまで
の電流利得を大きくしたことにより高利得化を図
ることができ、しかもカレントミラー回路のダイ
オード接続されたトランジスタのコレクタ・ベー
スに、差動トランジスタ対のエミツタ結合点に接
続された第１の定電流源トランジスタのエミツタ
面積の1/2のエミツタ面積を持つ第２の定電流源
トランジスタを接続したことにより、出力の直流
オフセツトを除去することができる。
増幅器に関する。 従来、比較的高利得の差動増幅器としてカレン
トミラー回路を負荷に用いたものが知られてい
る。さらに高利得化を図つた差動増幅器として、
例えば実開昭51−77939号公報に記載されている
ように、差動トランジスタ対の一方のコレクタに
ベースを接続し、他方のトランジスタにコレクタ
を接続した負荷トランジスタと、この負荷トラン
ジスタのベース・エミツタ間に接続された抵抗と
により差動トランジスタ対の負荷を構成し、差動
トランジスタ対の一方のコレクタから他方のコレ
クタに至る間に電流利得を持たせたものがある。 この発明の目的は、差動トランジスタ対の負荷
トランジスタの電流利得をさらに上げることによ
り、従来の電流利得を持つ負荷を用いた差動増幅
器に比較してさらに高利得化を実現できる差動増
幅器を提供することにある。 この発明は差動トランジスタ対の第１のトラン
ジスタのコレクタから負荷トランジスタのコレク
タに至るまでの電流利得を上げるために、負荷ト
ランジスタのベース・エミツタ（定電位点）間に
カレントミラー回路の出力側トランジスタを接続
し、さらに差動増幅器の出力の直流オフセツトを
除去するために、このカレントミラー回路のダイ
オード接続されたトランジスタのコレクタ・ベー
スに、差動トランジスタ対のエミツタ結合点に接
続された第１の定電流源トランジスタのエミツタ
面積の1/2のエミツタ面積を持つ第２の定電流源
トランジスタを接続したものである。 以下、この発明の実施例を図面を参照して説明
する。第１図はこの発明の一実施例を示したもの
で、npn型の第１および第２のトランジスタQ1，
Q2は両エミツタが結合された差動トランジスタ
対を構成し、そのエミツタ結合点はnpn型の第１
の定電流源トランジスタQ3を介して負電源−Vcc
に接続されている。第１のトランジスタQ1のベ
ースは入力端子INに、第２のトランジスタQ2の
ベースは基準電圧源ＶRにそれぞれ接続され、両
ベース間に入力信号が印加される。 第２のトランジスタQ2のコレクタには、Q1，
Q2とは逆極性、つまりnpn型の負荷トランジスタ
Q5のコレクタが接続され、この負荷トランジス
タQ5のエミツタは定電位点である正電源＋Vccに
接続されている。 負荷トランジスタQ5のベースは第１のトラン
ジスタQ1のコレクタと、カレントミラー回路CM
の出力側トランジスタであるpnp型トランジスタ
Q5のコレクタに接続されている。出力側トラン
ジスタQ5のエミツタは正電源＋Vccに接続され、
ベースはダイオード接続された、すなわちコレク
タ・ベースが接続されたカレントミラー回路CM
の出力側トランジスタであるpnp型トランジスタ
Q6のコレクタ・ベースに接続されている。 カレントミラー回路CMの入力側トランジスタ
Q6のエミツタは正電源＋Vccに接続され、コレク
タ・ベースは第２の定電流源トランジスタQ7を
介して負電源−Vccに接続されている。この第２
の定電流源トランジスタQ7のエミツタ面積は、
第１の定電流源トランジスタQ3のエミツタ面積
の1/2に選ばれている。換言すれば、第１の定電
流源トランジスタQ3のエミツタ面積は、差動ト
ランジスタ対における第１および第２のトランジ
スタQ1，Q2のコレクエミツタ面積の２倍であ
り、第２の定電流源トランジスタQ7のエミツタ
面積は第１および第２のトランジスタQ1，Q2の
エミツタ面積に等しい。 そして、この差動増幅器の出力信号は、第２の
トランジスタQ2のコレクタと負荷トランジスタ
Q4のコレクタとの結合点より、エミツタフオロ
ワの出力トランジスタQ8を介して取出される。
すなわち、トランジスタQ2，Q4のコレクタ結合
点は出力トランジスタQ8のベースに結合され、
この出力トランジスタQ8のコレクタは電源＋Vcc
に接続され、またエミツタは出力端子OUTに接
続されるとともに、第３の定電流源トランジスタ
Q9を介して負電源−Vccに接続されている。 このように構成された差動増幅器は、従来の電
流利得を持つ負荷を用いた差動増幅器に比較して
さらに高い利得が得られる。すなわち、従来の差
動増幅器では負荷トランジスタのベース・エミツ
タ間に負荷インピーダンス素子として抵抗が接続
されていたのに対し、この発明では負荷トランジ
スタQ4のベース・エミツタ間に接続されている
負荷インピーダンス素子はカレントミラー回路
CMの出力側トランジスタQ5であり、そのインピ
ーダンスは極めて大きい。集積回路内では高抵抗
を実現しようとすると大面積を必要とするが、定
電流源として動作する出力側トランジスタQ5で
は、大面積を占有することなく容易に高いインピ
ーダンスを実現できる。従つて、負荷インピーダ
ンス素子のインピーダンスの増大により、差動ト
ランジスタ対Q1，Q2の負荷の電流利得を増大さ
せることができる。 すなわち、負荷トランジスタQ4はカレントミ
ラー回路CMの出力側トランジスタQ5を負荷イン
ピーダンスとするエミツタ接地増幅回路として動
作し、第１のトランジスタQ1のコレクタ電流の
変化は増幅された後、負荷トランジスタQ4のコ
レクタに現われる。負荷トランジスタQ5はこれ
とコレクタどうしが接続された第２のトランジス
タQ2とは逆極性であるから、両コレクタの結合
点より出力トランジスタQ8に向けて出力される
電流の変化は、トランジスタQ2，Q4のコレクタ
電流の変化の和となり、その変化量は負荷トラン
ジスタQ4のコレクタ電流変化の増加分だけ増大
する。この負荷トランジスタQ4のコレクタ電流
の増加分は、負荷トランジスタのベース・エミツ
タ間に負荷インピーダンス素子として抵抗を接続
した場合より明らかに大きい。 この結果、第２図に示されるように第１図の差
動増幅器の利得Ａは、カレントミラー回路を負荷
にした一般的な差動増幅器の利得Ｂより低周波域
で数十dB上昇し、差動トランジスタ対がQ1，Q2
で示すように１段でありながら、100dB前後もの
利得が実現される。 一方、高周波域では負荷トランジスタQ4を含
む電流増幅部が90゜程度の位相推移を持つ。しか
し、この電流増幅部の周波数特性は負荷トランジ
スタQ4のコレクタ・ベース間容量のミラー効果
により比較的低い周波数で極を持ち、それ以上の
周波数でその出力は漸減する。そして、この電流
増幅部の出力は第２のトランジスタQ2のコレク
タ電流との電流和として最終出力に現われるた
め、高周波域まで比較的高い利得を持つ差動トラ
ンジスタ対Q1，Q2によつて、その位相推移が補
償される。従つて、この差動増幅器の位相特性は
第２図のＣに示すようになり、最終的に利得が
0dBに達する周波数での位相推移は、カレントミ
ラー回路を負荷に用いた一般的な差動増幅器の位
相特性Ｄと同等となる。すなわち、極めて高利得
であるながら、負帰還に対する位相余裕を十分に
確保することができ、特別な位相補償を必要とし
ない。 また、この発明ではカレントミラー回路CMの
入力側トランジスタQ6に第２の定電流源トラン
ジスタQ7を接続し、この第２の定電流源トラン
ジスタQ7のエミツタ面積を差動トランジスタ対
Q1，Q2のエミツタ結合点に接続された第１の定
電流源トランジスタQ3のそれの1/2にしたことに
より、差動増幅器の出力の直流オフセツトを除去
できる。すなわち、定電流源トランジスタQ3，
Q7のエミツタ面積をこのような関係に選ぶと、
カレントミラー回路CMの負荷トランジスタQ5に
は第１の定電流源トランジスタQ3の電流の1/2の
電流が流れるので、差動トランジスタ対Q1，Q2
が平衡し両トランジスタQ1，Q2に同一電流が流
れたときに、負荷トランジスタQ4には第２のト
ランジスタQ2と等しい電流が流れ、出力トラン
ジスタQ8へ流出する電流は零となる。従つて、
差動トランジスタ対Q1，Q2が平衡したときの出
力端子OUTの出力電圧（直流オフセツト）を零
にすることができる。 以上述べたように、この発明では差動トランジ
スタ対の負荷トランジスタのベース・エミツタ
（定電位点）間にカレントミラー回路の出力側ト
ランジスタを接続して第１のトランジスタのコレ
クタから負荷トランジスタのコレクタに至るまで
の電流利得を大きくしたことにより高利得化を図
ることができ、しかもカレントミラー回路のダイ
オード接続されたトランジスタのコレクタ・ベー
スに、差動トランジスタ対のエミツタ結合点に接
続された第１の定電流源トランジスタのエミツタ
面積の1/2のエミツタ面積を持つ第２の定電流源
トランジスタを接続したことにより、出力の直流
オフセツトを除去することができる。
第１図はこの発明の一実施例に係る差動増幅器
の回路図、第２図はこの発明の差動増幅器と従来
の差動増幅器の利得および位相特性を比較して示
す図である。 Q1，Q2…差動トランジスタ対、Q3…第１の定
電流源トランジスタ、Q4…負荷トランジスタ、
CM…カレントミラー回路、Q5，Q6…カレントミ
ラー回路の出力側および入力側トランジスタ、
Q7…第２の定電流源トランジスタ、Q8…出力ト
ランジスタ、Q9…第３の定電流源トランジス
タ。
の回路図、第２図はこの発明の差動増幅器と従来
の差動増幅器の利得および位相特性を比較して示
す図である。 Q1，Q2…差動トランジスタ対、Q3…第１の定
電流源トランジスタ、Q4…負荷トランジスタ、
CM…カレントミラー回路、Q5，Q6…カレントミ
ラー回路の出力側および入力側トランジスタ、
Q7…第２の定電流源トランジスタ、Q8…出力ト
ランジスタ、Q9…第３の定電流源トランジス
タ。
Claims (1)
- 【特許請求の範囲】 １ エミツタが結合された第１および第２のトラ
ンジスタからなり、両トランジスタのベース間に
印加された入力信号に対応した電流を第２のトラ
ンジスタのコレクタから出力トランジスタのベー
スへ出力する差動トランジスタ対と、この差動ト
ランジスタ対における第１および第２のトランジ
スタのエミツタ結合点に接続された第１の定電流
源トランジスタとを有する差動増幅器において、 ベースが前記第１のトランジスタのコレクタに
接続され、コレクタが前記第２のトランジスタの
コレクタに接続され、エミツタが定電位点に接続
された負荷トランジスタと、この負荷トランジス
タのベースおよび前記第１のトランジスタのコレ
クタにコレクタが接続され、エミツタが前記定電
位点に接続された出力側トランジスタおよび該出
力側トランジスタのベースにコレタク・ベースが
接続され、エミツタが前記定電位点に接続された
ダイオード接続の入力側トランジスタからなるカ
レントミラー回路と、このカレントミラー回路の
前記入力側トランジスタのコレクタ・ベースに接
続され、前記第１の定電流源トランジスタのエミ
ツタ面積の1/2のエミツタ面積を持つ第２の定電
流源トランジスタとを備えたことを特徴とする差
動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56079668A JPS57194610A (en) | 1981-05-26 | 1981-05-26 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56079668A JPS57194610A (en) | 1981-05-26 | 1981-05-26 | Differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57194610A JPS57194610A (en) | 1982-11-30 |
| JPS6259926B2 true JPS6259926B2 (ja) | 1987-12-14 |
Family
ID=13696549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56079668A Granted JPS57194610A (en) | 1981-05-26 | 1981-05-26 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57194610A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS616910A (ja) * | 1984-06-21 | 1986-01-13 | Matsushita Electric Ind Co Ltd | トランジスタ増幅器 |
| JPH0645844A (ja) * | 1992-02-27 | 1994-02-18 | Nec Corp | 差動増幅器 |
| JP2590685B2 (ja) * | 1993-06-15 | 1997-03-12 | 日本電気株式会社 | 差動増幅器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50104545U (ja) * | 1974-01-31 | 1975-08-28 | ||
| JPS5177939U (ja) * | 1974-12-16 | 1976-06-19 | ||
| JPS5178970A (ja) * | 1974-12-30 | 1976-07-09 | Fujitsu Ltd | |
| JPS6028403B2 (ja) * | 1976-09-03 | 1985-07-04 | ソニー株式会社 | 差動増巾回路 |
-
1981
- 1981-05-26 JP JP56079668A patent/JPS57194610A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57194610A (en) | 1982-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| JPS6156642B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS645370Y2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPH0145766B2 (ja) | ||
| JPS6141293Y2 (ja) | ||
| JPS6347063Y2 (ja) | ||
| JPS6228087Y2 (ja) | ||
| JPS6347062Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS6340901Y2 (ja) | ||
| JPS6123852Y2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 | |
| JPS641785Y2 (ja) | ||
| JPH0221783Y2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS6130329Y2 (ja) | ||
| JPS5915126Y2 (ja) | 平衡差動入力形の増幅器 | |
| JPH0352030Y2 (ja) | ||
| JPS6133710Y2 (ja) | ||
| JPH05121971A (ja) | 差動増幅器 |