JPH0410763B2

JPH0410763B2 -

Info

Publication number: JPH0410763B2
Application number: JP57133913A
Authority: JP
Priority date: 1982-07-31
Filing date: 1982-07-31
Publication date: 1992-02-26
Also published as: JPS5925407A

Description

【発明の詳細な説明】産業上の利用分野本発明は、バイポーラ・トランジスタが用いら
れて構成される、比較的低い電源電圧で動作する
演算増幅回路に関する。

背景技術とその問題点バイポーラ・トランジスタが用いられて構成さ
れた演算増幅回路が、集積回路の発展のもとに、
各種提案されている。斯かる演算増幅回路は、通
常、差動入力段を備えた構成とされるが、従来知
られているものは、全体の構成が極めて複雑であ
るに加えて、高い電源電圧を必要とするものが多
い。また、比較的低い電源電圧でも、カレント・
ミラー回路を用いて電圧の有効利用をはかること
により、比較的大なる振幅の出力信号が得られる
ようになされたものもあるが、それらも出力歪特
性が良好でない、高周波特性が良好でない、温度
変化に対する特性補償が不充分である等々の問題
点を伴つており、いずれのものも、その使用にあ
たつて種々の不便をきたしている。

発明の目的斯かる点に鑑み本発明は、差動入力段を備え、
比較的低い電源電圧で動作し、かつ、出力歪特性
に優れるとともに、高周波特性に優れていて広帯
域増幅が行える、新規な構成を有する演算増幅回
路を提供することを目的とする。

発明の概要本発明に係る演算増幅回路は、エミツタが共通
接続されて定電流源に接続され、ベースに入力信
号が供給される第１及び第２のトランジスタで形
成された差動増幅部が配され、斯かる第１及び第
２のトランジスタの夫々のコレクタに、第３及び
第４のトランジスタがカスコード接続部を形成し
て接続され、これら第３及び第４のトランジスタ
のベースが共通接続されるとともに、それらのコ
レクタに出力信号導出部が接続され、また、第１
及び第２のトランジスタの夫々のエミツタにバツ
フア抵抗を介して第５のトランジスタのベースが
接続され、さらに、この第５のトランジスタのエ
ミツタと第３及び第４のトランジスタの夫々のベ
ースとの間に、少なくとも１つの、例えば、ダイ
オード接続されたトランジスタの如くの、PN接
合順方向電圧を発生する半導体素子が接続される
とともに、その半導体素子に第１及び第２のトラ
ンジスタの夫々を流れるアイドリング電流と実質
的に等しい定電流を供給する定電流源部が設けら
れて構成される。そして、このように、第１及び
第２のトランジスタとカスコード接続を形成する
第３及び第４のトランジスタが配され、第１及び
第２のトランジスタの夫々のエミツタと第３及び
第４のトランジスタの夫々のベースとの間に、第
５のトランジスタのベース・エミツタ間とPN接
合順方向電圧を発生する素子が接続される構成と
されることにより、比較的低い電源電圧のもとに
於いても、第１及び第２のトランジスタの夫々が
そのコレクタ・エミツタ間電圧が一定とされた状
態で動作するようにされて出力歪特性が向上せし
められ、また、高周波特性が改善される。さら
に、第１及び第２のトランジスタの夫々のエミツ
タと第５のトランジスタのベースとの間にバツフ
ア抵抗が配されることにより、第１及び第２のト
ランジスタの夫々のエミツタにおける、第５のト
ランジスタ及びPN接合順方向電圧を発生する半
導体素子等が接続されることに起因するインピー
ダンスの低下が補償され、また、PN接合順方向
電圧を発生する半導体素子には、第１及び第２の
トランジスタの夫々を流れるアイドリング電流と
実質的に等しい定電流が流されるので、PN接合
順方向電圧を発生する半導体素子と第１及び第２
のトランジスタの夫々との温度特性が一致せしめ
られて、回路の温度変化に対する温度補償が充分
に行われる。

実施例以下、図を参照して本発明の実施例について述
べる。

図は本発明に係る演算増幅回路の一例を示す。
ここで、NPNトランジスタ１，２及び３は差動
増幅部を形成しており、夫々のエミツタが共通接
続され、また、夫々のベースは差動入力信号が供
給される一対の入力端子４及び５に接続される。
トランジスタ１及び２の共通接続されたエミツタ
と負電源−Vcとの間に接続されたトランジスタ
３は、そのベースに接続されたダイオード接続の
NPNトランジスタ６により規定される一定の電
流2Ioを流す定電流源を形成している。トランジ
スタ６には、正電源＋Vcと接地電位部との間に
接続されたPNPトランジスタ７及び８と、エミ
ツタが抵抗９を介して正電源＋Vcに、ベースが
トランジスタ７のベースに、そして、コレクタが
トランジスタ６のコレクタに、夫々、接続された
PNPトランジスタ１０で形成される定電流源部
から、一定の電流2Ioが供給される。そして、ト
ランジスタ３及び６の夫々のエミツタと負電源−
Vcとの間の抵抗１１及び１２は、互いに等しい
抵抗値R₁を有すものとされている。

トランジスタ１及び２の夫々のコレクタには、
ベース接地形とされたNPNトランジスタ１３及
び１４の夫々のエミツタが接続され、トランジス
タ１とトランジスタ１３とで、及び、トランジス
タ２とトランジスタ１４とで、夫々、カスコード
接続部が形成されている。トランジスタ１３及び
１４の夫々のベースは共通接続され、また、夫々
のコレクタには、PNPトランジスタ１５及び１
６、及びPNPトランジスタ１７及び１８によつ
て夫々形成される出力信号導出部が接続される。
トランジスタ１５と１６及びトランジスタ１７と
１８は、夫々、カレント・ミラー回路を形成して
おり、ダイオード接続されたトランジスタ１５及
び１７の夫々のコレクタがトランジスタ１３及び
１４の夫々のコレクタに接続され、トランジスタ
１６及び１８の夫々のコレクタは、一定の電流Io
を流す定電流源１９及び２０を介して負電源−
Vcに接続される。これらトランジスタ１５，１
６，１７及び１８の夫々のエミツタは、互いに等
しい抵抗値R₂を有する抵抗２１，２２，２３及
び２４を介して正電源＋Vcに接続される。そし
て、トランジスタ１６及び１８の夫々のコレクタ
から出力端子２５及び２６が導出されている。

さらに、トランジスタ１及び２のエミツタにバ
ツフア抵抗２７を介して、PNPトランジスタ２
８のベースが接続される。このトランジスタ２８
のコレクタは負電源−Vcに接続され、また、そ
のエミツタとトランジスタ１３及１４の共通接続
されたベースとの間に、NPNトランジスタ２９
及び３０で形成された２つのPN接合順方向電圧
を発生する素子が接続されている。この場合、ト
ランジスタ３０は、コレクタとベースとが共通接
続されたダイオード接続とされて、そのコレクタ
及びエミツタがトランジスタ２９のコレクタ及び
ベースに夫々接続され、トランジスタ２９は、エ
ミツタがトランジスタ２８のエミツタに、また、
コレクタがトランジスタ１３及び１４のベースに
接続されている。従つて、これらトランジスタ２
９及び３０は、これらに電流が流れるとき、トラ
ンジスタ１３及び１４のベースとトランジスタ２
８のエミツタとの間で、トランジスタ３０のベー
ス・エミツタ間に於けるPN接合順方向電圧（ベ
ース・エミツタ間電圧）及びトランジスタ２９の
ベース・エミツタ間に於けるPN接合順方向電圧
（ベース・エミツタ間電圧）を発生し、トランジ
スタ１３及び１４のベースとトランジスタ２８の
エミツタとの間には、これら両電圧の和の電圧が
印加される。そして、トランジスタ２９及び３０
の共通接続されたコレクタには、ベースが、トラ
ンジスタ１０と同様に、トランジスタ７のベース
に接続され、エミツタが抵抗３１を介して正電源
＋Vcに接続されて定電流源を形成するPNPトラ
ンジスタ３２のコレクタが接続される。ここで、
抵抗３１は、抵抗９の抵抗値R₃の２倍の抵抗値
2R₃を有すものとされ、従つて、トランジスタ３
２はトランジスタ２９及び３０による合成回路
に、トランジスタ１０が供給する電流2Ioの1/2の
電流、即ち、一定の電流Ioを供給し、この電流Io
はトランジスタ２９及び３０による合成回路から
トランジスタ２８を通じて流れる。

以上の如くの構成に於いて、入力端子４及び５
は、入力信号が供給されないとき、即ち、無信号
時には、接地電位に保たれる。斯かる無信号時に
於いては、差動増幅部はバランス状態にあり、ト
ランジスタ１及び２には、夫々、トランジスタ１
５及び１３、及び、トランジスタ１７及び１４を
通じて、一定のアイドリング電流Ioが流れる。そ
して、入力端子４及び５に差動入力信号が供給さ
れると、トランジスタ１及び２には、この差動入
力信号に応じて変化する差動電流が流れる。この
差動電流は、夫々、トランジスタ１５及びトラン
ジスタ１３、及び、トランジスタ１７及びトラン
ジスタ１４を流れ、トランジスタ１５と１６及び
トランジスタ１７と１８は夫々カレント・ミラー
回路を形成していて、出力端子２５及び２６に次
段の回路等の負荷が接続された場合には、トラン
ジスタ１６及び１８には、夫々、トランジスタ１
５及び１７を流れる電流と同じ電流が流れるの
で、トランジスタ１６及び１８にも、トランジス
タ１及び２を流れる差動電流と同じ電流が流れ
る。これにより、トランジスタ１６及び１８のコ
レクタに接続された出力端子２５及び２６に増幅
された出力信号が得られることになるのである
が、この場合、正電源＋Vc及び負電源−Vcの電
圧値が比較的低くても、電圧の有効利用がはから
れて、出力信号の電圧の振幅は充分大なるものと
される。

この場合、正電源＋Vc及び負電源−Vcの電圧
が比較的低いものとされるときには、トランジス
タ１及び２は夫々小なるコレクタ・エミツタ間電
圧V_CE1及びV_CE2をもつて動作することになる。こ
のため、例えば、入力端子４及び５に供給される
差動入力信号が同相成分を含むものであつて、そ
のためトランジスタ１及び２のエミツタ電位が変
動し、その結果、V_CE1及びV_CE2が変化する場合に
は、トランジスタ１及び２の出力特性の変動をき
たして出力歪を生ずることになる。

しかしながら、本例に於いては、トランジスタ
２８，２９及び３０の存在により、トランジスタ
１３及び１４の共通接続されたベース間の接続点
Ｐとトランジスタ１及び２の共通接続されたエミ
ツタ間の接続点Ｑとの間には、トランジスタ２
８，２９及び３０の夫々のベース・エミツタ間電
圧V_BE8，V_BE9及びV_BE0の和の電圧、V_BE8＋V_BE9＋
V_BE0が印加されることになる。トランジスタ２８
及びトランジスタ２９及び３０による合成回路に
は一定の電流Ioが流れており、V_BE8，V_BE9及び
V_BE0は互いに等しい一定の値となるので、これを
V_BEとすると、接続点ＰとＱとの間の電圧は一定
値3V_BEで固定されていることになる。（但し、ト
ランジスタ２８のベース電流によるバツフア抵抗
２７に於ける電圧降下は無視する。）また、アイドリング電流Ioが流れるトランジス
タ１３及び１４のベース・エミツタ間電圧V_BE3及
びV_BE4も夫々V_BEとなるので、接続点ＰとＱとの
間の電圧から、トランジスタ１３及び１４の夫々
のベース・エミツタ間電圧V_BE3及びV_BE4を引いた
値となるトランジスタ１及び２のコレクタ・エミ
ツタ間電圧V_CE1及びV_CE2は、3V_BE−V_BE＝2V_BEと
なり、一定となる。即ち、トランジスタ１及び２
は、それらのエミツタ電位が変動する場合には、
その変動に追従してコレクタ電位も変動するよう
にされていて、そのコレクタ・エミツタ間電圧
V_CE1及びV_CE2が一定の値2V_BEに固定されているの
である。従つて、例えば、差動入力信号が同相成
分を含み、トランジスタ１及び２のエミツタ電位
が変動するような場合にも、それらのコレクタ・
エミツタ間電圧V_CE1及びV_CE2は変化せず、トラン
ジスタ１及び２は、直線性良好な増幅動作を行つ
て出力歪を生じない。

上述のV_BEは、通常、0.7V程度となるので、本
例では、トランジスタ１及び２のコレクタ・エミ
ツタ間電圧V_CE1及びV_CE2は2V_BE＝1.4V程度とな
る。ここで、トランジスタ１及び２は、そのコレ
クタ・エミツタ間電圧V_CE1及びV_CE2が0.7V程度で
も動作し得るので、本例のトランジスタ２９及び
３０に代えて、１つのダイオード接続されたトラ
ンジスタ等による１つのPN接合順方向電圧を発
生する素子を接続して、接続点ＰとＱとの間の電
圧を2V_BEに固定し、トランジスタ１及び２のケ
レクタ・エミツタ間電圧V_CE1及びV_CE2の値をV_BE
に固定するようにしてもよい。また、トランジス
タ１及び２は、そのコレクタ・エミツタ間電圧
V_CE1及びV_CE2が2V_BE以上とされてもよく、むし
ろ、許されるならある程度高くされるのが望まし
いので、本例のトランジスタ２９及び３０に代え
て、３つ以上のPN接合順方向電圧を発生する素
子を接続して、接続点ＰとＱとの間の電圧を
4V_BE以上に固定し、トランジスタ１及び２のコ
レクタ・エミツタ間電圧V_CE1及びV_CE2の値を3V_BE
以上に固定するようにしてもよいこと勿論であ
る。

そして、本例に於けるトランジスタ２８のベー
スに挿入されたバツフア抵抗２７は、トランジス
タ１及び２の共通接続されたエミツタにトランジ
スタ２８，２９及び３０等が接続されることによ
り、容量性インピーダンスが接続されることにな
つて、トランジスタ１及び２の共通接続されたエ
ミツタに接続されたインピーダンスの値を低下せ
しめる虞れがあるので、これを補償するものであ
る。また、トランジスタ１３及び１４の共通接続
されたベースとトランジスタ２９及び３０の共通
接続されたコレクタとの間にも、同様の目的で他
のバツフア抵抗を挿入するようにしてもよい。

さらに、本例に於いては、トランジスタ１及び
２にベース接地形のトランジスタ１３及び１４が
夫々接続されて、カスコード接続部が形成されて
いるので、電圧帰還率が小さくなつて高周波信号
まで増幅でき、広帯域増幅が実現される。

また、トランジスタ１及び２の夫々に、それら
の共通接続されたエミツタに接続されたトランジ
スタ３により形成される定電流源により流される
定電流Ioと、トランジスタ２８及びトランジスタ
２９及び３０による合成回路に、トランジスタ３
２で形成される定電流源から供給される定電流Io
とは、回路構成上いわば同一の定電流源から供給
されることになるので、温度特性も一致するもの
となり、これらの電流が流れる各トランジスタの
ベース・エミツタ間電圧のばらつきが防止され
て、回路の温度変化に対する特性補償も充分行わ
れるようにされている。

応用例本発明に係る演算増幅回路は、汎用増幅回路と
して各種用途に適用し得るものであり、例えば、
音声信号に対する電力増幅回路系の初段増幅部を
構成するに好適である。

発明の効果以上の説明から明らかな如く、本発明に係る演
算増幅回路は、比較的低い電源電圧のもとで、電
圧の有効利用がはかられ、直線性と高周波特性に
優れた増幅を行うことができる。従つて、本発明
に係る演算増幅回路によれば、比較的低い電源電
圧を用いて、比較的大なる電圧振幅を有し、歪の
ない広帯域にわたる出力信号を得ることができ
る。また、本発明に係る演算増幅回路は、温度変
化に対する特性補償が充分になされていて安定な
動作を行うことができ、さらに、全体の構成が比
較的簡単で、安価に得ることができるものであ
る。

【図面の簡単な説明】

図は本発明に係る演算増幅回路の一例を示す接
続図である。図中、１，２及び３は差動増幅部を形成する
NPNトランジスタ、４及び５は入力端子、１３
及び１４は夫々トランジスタ１及び２とともにカ
スコード接続部を形成するNPNトランジスタ、
１５，１６，１７及び１８は出力信号導出部を形
成するPNPトランジスタ、２５及び２６は出力
端子、２７はバツフア抵抗、２８はトランジスタ
１及び２のエミツタに接続されたPNPトランジ
スタ、２９及び３０は夫々PN接合順方向電圧を
発生する素子としてのNPNトランジスタ、３２
は定電流源を形成するトランジスタである。

Claims

【特許請求の範囲】１エミツタが共通接続されて差動増幅部を形成
し、各々のベースに入力信号が供給される第１及
び第２のトランジスタと、ベースが共通接続されて上記第１及び第２のト
ランジスタの各々のコレクタに夫々カスコード接
続された第３及び第４のトランジスタと、該第３及び第４のトランジスタに接続された出
力信号導出部と、上記第１及び第２のトランジスタの各々のエミ
ツタにバツフア抵抗を介してベースが接続された
第５のトランジスタと、該第５のトランジスタのエミツタと上記第３及
び第４のトランジスタの各々のベースとの間に接
続された、少なくとも１つのPN接合順方向電圧
を発生する半導体素子と、該半導体素子に上記第１及び第２のトランジス
タの夫々を流れるアイドリング電流と実質的に等
しい定電流を供給する定電流源部と、を備えて構成される演算増幅回路。