JPH0595255A

JPH0595255A - 比較回路装置

Info

Publication number: JPH0595255A
Application number: JP3344850A
Authority: JP
Inventors: Vanni Poletto; バニ・ポレツト; Michelangelo Mazzucco; ミケランジエロ・マツズーコ
Original assignee: Marelli Autronica SpA; SGS Thomson Microelectronics SRL
Current assignee: STMicroelectronics SRL; Marelli Europe SpA
Priority date: 1990-12-31
Filing date: 1991-12-26
Publication date: 1993-04-16
Anticipated expiration: 2016-07-23
Also published as: EP0493750B1; ES2091854T3; IT9068085A0; EP0493750A3; US5313114A; JP3190399B2; DE69121546D1; IT9068085A1; DE69121546T2; IT1241394B; EP0493750A2

Abstract

(57)【要約】【目的】モノリシック集積回路の形態で製造可能であ
るという特徴を有しながら、特にヒステリシスとハイ入
力インピーダンスとの精度に関して全体的に満足される
動作状態が達成されるようなヒステリシスを有する比較
回路を提供すること。【構成】比較回路のヒステリシスの大きさは、原理的
には、バンドギャップ基準電圧、回路の内部抵抗および
入力部トランジスタ（Ｑ１、Ｑ２）のエミッタに接続さ
れた抵抗（ＲxおよびＲy）によって電流発生器に発生さ
れた電流（Ｉ₀）の強さによって決定され、高い精度の
ヒステリシス値を得ることが可能となる。回路の入力部
は入力部トランジスタ（Ｑ１、Ｑ２）のベースによって
構成されているので、ハイインピーダンスを有してい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的には電子回路に
関し、特に、電子回路に通常使用される比較回路に関す
る。特に、正確なヒステリシスおよびハイ入力インピー
ダンスを有するモノリシック比較回路を製造するために
その実行可能な使用について、特別な関心が注がれてい
る。

【０００２】また、可変リラクタンスを有するセンサ
（例えば、自動車の内燃機関のシャフトの速度及び位置
を検知するために使用されるセンサ）と、対応する処理
回路（例えば、上記センサの場合は内燃機関の電子制御
回路）との間にインターフェイスを設けるために上記特
徴を有する比較器が特に必要とされている。

【０００３】このような状態で使用されるために、比較
器は（例えば１００ｍＶ）の信号レベルを検知しなけれ
ばならず、またある状態では、（例えば５０ｍＶ）の最
低限界レベル（これより低いレベルでは検知されない）
よりはわずかに大きい信号レベルを検知しなければなら
ない。従って、可能な限り最も広範なヒステリシスを有
し、（自動車の環境下ではかなりの程度まで存在する）
ノイズに対しては実質的に感知しないが、同時にまた、
その絶対値および温度に関してはヒステリシス値の拡が
りを考慮して、上記の限界状態において確実に動作可能
である比較器が必要とされている。また、比較器を駆動
する電源の高抵抗値によるエラーを防止するために、付
加入力インピーダンスもまた必要とされている。

【０００４】

【従来の技術】図１はヒステリシスを有する比較回路１
の典型的なレイアウトを示し、該比較回路１は、それぞ
れ非反転および反転入力３および４を有する演算増幅器
２と、第１電源Ｖ１と上記非反転入力３との間および非
反転入力３と演算増幅器２の出力５との間にそれぞれ接
続された２個の抵抗Ｒ01とＲ02とにより構成されてい
る。第２の電源Ｖ２は反転入力４に接続されている。

【０００５】一般に公知の原理によれば、このような回
路は、出力トランジスタの飽和電圧Ｖ_CEより低い、供給
電圧Ｖccに等しいハイレベル出力を有し、また、アース
電圧または−Ｖccと該トランジスタの飽和電圧Ｖ_CEとの
和に等しいローレベルの出力を有している。

【０００６】

【発明が解決しようとする課題】この構造は非常に簡単
な構成であるという利点を有している。しかしながら、
飽和電圧Ｖ_CEによってもたらされるエラーおよび供給電
圧の不正確さによるエラーのために、上記比較回路のヒ
ステリシスは、温度に関しまたその絶対値に関して不正
確であるという欠点がある。

【０００７】このような制限を克服するために図２に示
すような回路構成が利用されており、これらの回路構成
においては、ヒステリシスは１個の抵抗値によって決ま
り、該抵抗値は一方の入力と直列に接続され、また該抵
抗値を介して通常“バンドギャップ”基準電圧および回
路内のもう一方の高抵抗値によって発生される電流が強
制的に引き出される。これは、例えば図２に概略示す基
準ダイオードＤとともに２個のトランジスタＴ１および
Ｔ２を使用することによって構成され、ここでは電流を
発生する発生器がＩ₀で図示されている。

【０００８】この解決法は、基準電圧の正確さと２個の
内部抵抗値間の比率に基ずく非常に正確なヒステリシス
値を有している。残念ながら、入力端子に直列接続され
た抵抗（図２では抵抗Ｒ₀₀）に供給される電流は、付加
的エラーを導入しないために、低出力抵抗を有しなけれ
ばならないその電流供給源によって供給されねばならな
い。

【０００９】

【課題を解決するための手段】そのため、本発明は、モ
ノリシック集積回路の形態で製造可能であるという特徴
をさらに有しながら、特にヒステリシスとハイ入力イン
ピーダンスとの精度に関して全体的に満足される動作状
態が達成されるようなヒステリシスを有する比較回路を
提供することを目的とする。

【００１０】また、本発明によれば、上記目的は前記請
求項に記載された特別な特徴を有する回路によって達成
される。

【００１１】

【実施例】以下、本発明の実施例を添付の図面を参照し
て詳細に説明する。ただし、一般的な前置きとして、本
発明はここに記載の実施例および図面に限定されるもの
ではなく、また、本発明の好ましい実施例は、特にバイ
ポーラトランジスタの一般的な使用に関して記述された
ものであることに留意されねばならない。しかし、この
実施例は、少なくともいくらかのトランジスタを別の型
のトランジスタ（典型的には電界効果トランジスタ）ま
たは別な型の素子によってでさえ置き換えることの可能
性に関して制限するようには意図していないが、実質的
には同等の機能的動作を有しているトランジスタの使用
に関しての記述したものである。

【００１２】図３において、概略１０で示す比較回路は
２個の入力１１および１２を有し、該入力１１および１
２はそれぞれ非反転および反転入力特性を有し、また、
該入力は２個のｐ−ｎ−ｐ型トランジスタＱ１およびＱ
２のベースにそれぞれ接続されている。トランジスタＱ
１およびＱ２のコレクタはそれぞれ抵抗Ｒ１およびＲ２
を介して回路のアースと接続され、エミッタは（その瞬
間には等しい値Ｒ＝Ｒx＝Ｒyとみなされる）抵抗Ｒxお
よびＲyをそれぞれ介して（ここでは詳述する必要のな
い公知の）定電流発生器Ｉ₂に接続されており、また該
定電流発生器Ｉ２は電圧供給源Ｖ_ccに接続されている。

【００１３】（図示の実施例ではｐ−ｎ−ｐ型で上記ト
ランジスタＱ１およびＱ２と相補的な）さらに２個のト
ランジスタＱ３およびＱ４のエミッタが、それぞれトラ
ンジスタＱ１およびＱ２のコレクタに接続されている。

【００１４】トランジスタＱ３とＱ４のベースは互いに
接続され、またトランジスタＱ３のベースはそのコレク
タと短絡しており、該コレクタは、カソードがトランジ
スタＱ３側に対向して接続配置されたダイオードＤ１を
介して、（電圧供給源Ｖ_ccに接続された公知の型の）定
電流発生器Ｉ₁に接続されている。一般的に相補的な回
路構成では、トランジスタＱ４のコレクタは、それぞれ
カソードがトランジスタＱ４側に対向接続されたダイオ
ードＤ２を介して、それぞれの定電流発生器Ｉ₃に接続
されている。ダイオードＤ１およびＤ２のアノード（従
って、間接的にはトランジスタＱ３およびＱ４のコレク
タ）は、（ｐ−ｎ−ｐ型でトランジスタＱ１およびＱ２
と同型の）さらに２個のトランジスタＱ５およびＱ６の
ベースに接続され、該トランジスタＱ５およびＱ６のエ
ミッタは互いに接続され、そして定電流発生器Ｉ₀に接
続されている。

【００１５】上述の電流発生器Ｉ_１，Ｉ₂およびＩ₃と同
様に、この電流発生器Ｉ₀も公知の型であり、電圧供給
源Ｖccに接続されている。

【００１６】トランジスタＱ５のコレクタはトランジス
タＱ４のエミッタ、すなわちトランジスタＱ２のコレク
タに接続されている。一方、トランジスタＱ６のコレク
タは抵抗Ｒ３を介して回路のアースＭに接続され、さら
に（ｐ−ｎ−ｐ型の）また別のトランジスタＱ８のベー
スに接続され、また該トランジスタＱ８は、比較回路の
出力部を構成するために、そのエミッタはアースＭに接
続され、コレクタは抵抗Ｒ４を介して電圧供給源Ｖccに
接続され、該コレクタからは比較回路の出力電圧Ｖout
が出力される。

【００１７】最後に、以下に説明する理由により明らか
なように、さらに別のｐ−ｎ−ｐトランジスタＱ７がト
ランジスタＱ５とＱ６との間に介在され、該トランジス
タＱ７のベースはトランジスタＱ５のベースに接続さ
れ、エミッタはトランジスタＱ６のベースに接続され、
コレクタはアースＭに接続されている。

【００１８】トランジスタＱ１およびＱ２により構成さ
れた回路１０の入力部は、２個の抵抗ＲxおよびＲyを使
用して一組の差動入力部を形成する上記２個のトランジ
スタＱ１およびＱ２のエミッタをいわゆる“退化させ
る”ことにより形成されている。非反転入力１１と反転
入力１２間の電位差を表す信号Ｖdは（一般に公知の機
構に従って）トランジスタＱ１のコレクタ電流に負の変
化を発生し、トランジスタＱ２のコレクタ電流に正の変
化を発生する。ところが、これらの電流変化の絶対値デ
ルタＩcは互いに等しく、下記の式によって得られる：デルタＩc＝Ｖd／２Ｒ（Ｉ）ただし、前述のように、Ｒx＝Ｒy＝Ｒと仮定する。

【００１９】抵抗Ｒ１およびＲ２（その絶対値はほぼ等
しいが、説明のために異なった参照番号で示す）によっ
て、トランジスタＱ１およびＱ２の出力電流は、トラン
ジスタＱ３およびＱ４によって形成される中間部によっ
て、トランジスタＱ５およびＱ６により規定される第２
差動部を作動する。

【００２０】図２に関してすでに説明したように、分極
電流Ｉ₀は“バンドギャップ”基準電圧により、集積回
路の内部抵抗によって供給され、このことはすべて一般
に公知であるので、ここではその説明を必要としない。
一般に、電流Ｉ₀の強さは、下記の式で近似的に表され
る。Ｉ₀＝Ｖ_BG／Ｒｆ（II）ただし、Ｖ_BGは“バンドギャップ”電圧であり、Ｒｆは
集積回路の上記内部抵抗である。

【００２１】差動入力電圧が負の場合（すなわち、入力
１２の電圧が入力１１の電圧よりも高い場合）、トラン
ジスタＱ５のベース電圧は下記の式Ｖ_BE（Ｑ３）＋Ｖ_D1＋Ｒ１（Ｉ１＋Ｉ２）（III）で表される。ただし、Ｖ_BE（Ｑ３）はトランジスタＱ３
のベースエミッタ電圧であり、Ｖ_D1はダイオードＤ１を
介在した両端子間の電圧である。

【００２２】このトランジスタＱ５のベース電圧は、ト
ランジスタＱ６のベース電圧よりも大きい。Ｑ６のベー
ス電圧は下記の式Ｖ_CEsat（Ｑ４）＋Ｖ_D2＋Ｒ２・Ｉ３（IV）で表される。ただし、Ｖ_CEsat（Ｑ４）はトランジスタ
Ｑ４の飽和コレクタエミッタ電圧であり、Ｖ_D2はダイオ
ードＤ２の両端子間の電圧である。

【００２３】当然のことながら、式（III）および（IV)
において、Ｉ₁、Ｉ₂およびＩ₃は対応する電流発生器ま
たは電源によって発生された電流の強さを表す。

【００２４】上述のような条件では、電流Ｉ₀は抵抗Ｒ
３およびトランジスタＱ８のベースを通過し、従って回
路１０の出力をローレベルにする。

【００２５】切り換わり点は、抵抗Ｒ１およびＲ２の電
圧が等しい場合に発生し、従って差動入力電圧Ｖd＝０
のときに切り換えがおこなわれる。このときトランジス
タＱ１およびＱ２を流れる電流と抵抗Ｒ１およびＲ２を
流れる電流は等しくなっている。このような接続構成で
は、一般に、電流発生器Ｉ₁、Ｉ₂およびＩ₃の電流の強
さは等しいが、説明を明確にするためにそれぞれ異なっ
た参照番号で示されている。特に上記条件においては、
下記の等式が成り立つ。Ｒ₁（Ｉ₁＋Ｉ₂／２）＝Ｒ₂（Ｉ₃＋Ｉ₂／２）（Ｖ）

【００２６】このような状態からスタートして、差動入
力電圧Ｖ_dが漸増して正の値になった場合（すなわち入
力１１の電圧が入力１２の電圧よりも高い値になった場
合）、トランジスタＱ１およびＱ２によって規定される
入力部は切り替わり、その結果トランジスタＱ５および
Ｑ６によって規定される差動部の入力が切り換えられ
る。これらの状態では、トランジスタＱ６のベース電圧
は、下記の式Ｒ₁・Ｉ₁＋Ｖ_BE（Ｑ３）＋Ｖ_D1＋Ｖ_BE（Ｑ７）（VI）で表される値に変化する。ただし、Ｖ_BE（Ｑ３）および
Ｖ_BE（Ｑ７）はトランジスタＱ３およびＱ７のベースエ
ミッタ電圧を表す。同時に、トランジスタＱ５のベース
電圧は下記の式Ｒ₁・Ｉ₁＋Ｖ_BE（Ｑ３）＋Ｖ_D1 （VII）で表される値に変化する。

【００２７】これらトランジスタＱ５およびＱ６のベー
ス電圧はこのときには抵抗Ｒ２を介して流れる電流Ｉ₀
を変化させ、抵抗Ｒ３すなわちトランジスタＱ８のベー
スを介して流れる電流はもはや存在しない。このときト
ランジスタＱ８は非導電状態となっており、回路の出力
電圧Ｖ_outの値はＶ_ccに上昇する。

【００２８】ところで、トランジスタＱ５とＱ６との間
に介在するトランジスタＱ７は、トランジスタＱ６のベ
ース電圧がＶ_ccの値に上昇するのを防止し、それによっ
て電流発生器Ｉ₃の電流が飽和電流値に達することを防
止している。この測定は問題の電流発生器のアクチブゾ
ーンへの帰還における遅延を防止するとともに、上記電
流発生器の分極線における干渉（インターフェレンス）
を防止している。

【００２９】一方、回路の出力電圧Ｖ_outはＶ_ccの値に
上昇し、抵抗Ｒ１を流れる電流はＩ₁に等しくなり、抵
抗Ｒ２を流れる電流はＩ₀＋Ｉ₂＋Ｉ₃の合計値に等しく
なる。

【００３０】このような状態で開始すれば、新しい切り換わり点は、差動入力電圧Ｖ_dfが下記の条件：Ｖ_df／２Ｒ＝−Ｉ₀／２＝（Ｉ_c1−Ｉ_c2）／２（VIII) を満たすときに起こる。ただし、このＶ_dの値に対し
て、トランジスタＱ１およびＱ２のコレクタ電流Ｉ_c1お
よびＩ_c2はそれぞれ下記の式：Ｉ_c1＝Ｉ₂／２＋Ｉ₀／２；Ｉ_c2＝Ｉ₂／２−Ｉ₀／２（IX) で表される値となる。このコレクタ電流Ｉ_c1およびＩ_c2
の値に対して、抵抗Ｒ１とＲ２における電圧は下記の
式：Ｒ₁（Ｉ₁＋Ｉ₂／２＋Ｉ₀／２）＝Ｒ₃（Ｉ₃＋Ｉ₂／２−Ｉ₀／２＋Ｉ₀）（Ｘ）により、再度等しくなる。

【００３１】この平衡状態から、上記差動入力電圧Ｖ_d
における最小限の減少があれば、回路が開始状態に戻る
のに充分である。すなわち、トランジスタＱ５およびＱ
６によって規定される差動部が不均衡にされ、Ｉ₀の電
流が抵抗Ｒ３およびトランジスタＱ８のベースに通電さ
れ、その結果、このトランジスタＱ８を飽和状態にし、
出力電圧Ｖ_outを接地状態に対して（コレクタエミッタ
飽和電圧）の値Ｖ_CEsatに戻す。

【００３２】図４のグラフは、差動入力電圧Ｖ_dの機能
としての出力電圧Ｖ_outの動作を概略図示したもので、
回路がそれぞれ差動電圧の上昇方向および下降方向に切
り替わるときのそれぞれの差動電圧ＶdsとＶdfとの差と
して規定されるヒステリシスＨの大きさを示している。

【００３３】本発明の主要な利点は以下の表現で説明可
能である。

【００３４】本発明にかかる回路１０は、（“バンドギ
ャップ”基準電圧および内部抵抗によって公知の方法
で）電流発生器Ｉ₀で発生された電流および、トランジ
スタＱ１およびＱ２のエミッタにおける抵抗値Ｒx＝Ｒy
＝Ｒによって決定される正確なヒステリシスを表示す
る。実際、ヒステリシスの値Ｈは、Ｈ＝Ｒ・Ｉ₀ （XI）で表される。ただし、Ｉ₀＝Ｖ_BG／Ｒ_intである。

【００３５】実際、ヒステリシスＨは、正確な基準電圧
および集積回路の２個の内部抵抗間における正確な比率
によって決定され、ここでその精度および抵抗値の比率
は電流レイアウト技術によって１％以内の精度に保持す
ることが可能である。

【００３６】同時にまた、入力部はハイインピーダンス
段階であり、入力端子１１および１２は２個のトランジ
スタＱ１およびＱ２により構成されており、これらの入
力はアースとコンパチブルな構成である。

【００３７】

【発明の効果】ヒステリシスを供給するとともに、第２
差動部（トランジスタＱ５およびＱ６により構成）はま
た出力部（トランジスタＱ８）を作動する、なぜなら第
２差動部はダイオードＤ１およびＤ２によってアースに
対してベースエミッタ電圧Ｖ_BEの動力源を確保すること
が可能であるからである。トランジスタＱ７を配置する
ことによっても、確実に、電流発生器Ｉ３が飽和状態に
達することが防止されている。

【００３８】上記説明において、トランジスタＱ１およ
びＱ２のエミッタにそれぞれ接続された抵抗ＲxとＲyは
同じ抵抗値を有していることが、暗黙のうちに仮定され
ている。しかし、それらの抵抗値としてその合計が２Ｒ
の値になるようにそれぞれ異なった抵抗値を選択するこ
とを考えることも可能である。この場合は、ヒステリシ
ス値はいずれもその正確で絶対値の表現で上記計算され
た値に等しくなる。

【００３９】しかし、差動電圧の上昇方向への切り替わ
り点（Ｖds）は、このときは下記の値：Ｖd＝Ｖds＝Ｉ₂（Ｒ_y／２−Ｒ_x／２）（XII）に変化する。ここで、もし電流発生器Ｉ２が形成された
場合は、公知の原理により、また電流Ｉ₀の場合と同様
に、特別に困難な値に上昇させない基準値にもとずい
て、上記切り換え点ＶdsはヒステリシスＨと同じ精度を
有する。

【００４０】当然のことながら、上記と同じ構成を有す
る本発明の原理、およびその実施例の構成および型の詳
細は、本発明の請求範囲内で、詳細な説明および図面に
関して変形可能である。これは、特に、少なくとも上記
バイポーラトランジスタのいくらかを、異なった種類の
素子、例えば電界効果トランジスタによって置き換え可
能であることに関して適用されている。この場合、明細
書および特許請求の範囲で使用された“ベース”、“エ
ミッタ”および“コレクタ”という用語は、電界効果ト
ランジスタの“ゲート”、“ソース”および“ドレイ
ン”端子を表す用語として理解すべきである。

【図面の簡単な説明】

【図１】従来の比較回路の典型的なレイアウトを示す
回路図である。

【図２】従来の比較回路の別のレイアウトを示す回路
図である。

【図３】本発明にかかる比較器の実施例の回路図であ
る。

【図４】図３の実施例により表示されるヒステリシス
特性を示すグラフ図である。

【符号の説明】

３出力部１０比較回路１１、１２入力端子Ｄ１、Ｄ２ダイオードＩ₀、Ｉ₁、Ｉ₂、Ｉ₃ 定電流発生器Ｑ１ないしＱ８トランジスタＲ１ないしＲ４，Ｒx，Ｒy 抵抗Ｖcc 供給電圧

───────────────────────────────────────────────────── フロントページの続き (71)出願人 591054901 マレリ・オートロニカ・ソシエタ・ペル・アチオニＭＡＲＥＬＬＩＡＵＴＲＯＮＩＣＡＳＯＣＩＥＴＡＰＥＲＡＺＩＯＮＩイタリア20145ミラノ、ビア・グリツイオツテイ４番 (72)発明者バニ・ポレツトイタリア15020カミノ（アレツサンドリア）、ビア・セツラ82番 (72)発明者ミケランジエロ・マツズーコイタリア15040サンタ・マリア・デル・テンピオ（アレツサンドリア）、ストラーダ・バレンツア22番

Claims

【特許請求の範囲】

【請求項１】第１および第２トランジスタ（Ｑ１およ
びＱ２）を有する入力部において、該トランジスタのベ
ースがそれぞれ入力差信号（Ｖd）を規定する入力信号
を受信し、抵抗ＲxおよびＲyがそれぞれ上記トランジス
タ（Ｑ１およびＱ２）のエミッタに接続されて、それぞ
れのエミッタに接続の抵抗（Ｒx、Ｒy）が、上記入力差
信号（Ｖd）の変化によって第１および第２トランジス
タ（Ｑ１、Ｑ２）に誘導されたコレクタ電流（デルタＩ
_c）の変化量を決定する入力部と、さらに別の第１および第２トランジスタ（Ｑ５およびＱ
６）を有する差動部において、該トランジスタのベース
がそれぞれ上記第１および第２トランジスタ（Ｑ１、Ｑ
２）のコレクタ電流に対して感度よく動作し、該別の第
１および第２トランジスタ（Ｑ５、Ｑ６）のエミッタは
ともに定電流源（Ｉ₀）に接続され、該別の第１および
第２トランジスタ（Ｑ５およびＱ６）の少なくとも一方
（Ｑ６）が回路の出力部（Ｑ８）を作動し、上記回路構
成において該差動部が第１および第２の動作状態を可能
とするように配置構成され、この状態では定電流
（Ｉ₀）はそれぞれ上記別の第１および第２トランジス
タ（Ｑ５およびＱ６）を介して通電され、回路の出力部
（Ｑ８）はそれぞれ異なった２種類の出力レベルとな
り、第１と第２の動作状態間での切り換えおよび第２と
第１の動作状態間での切り換えは、それぞれ入力差信号
（Ｖd）の第１レベル（Ｖds）および第２レベル（Ｖd
f）において行われ、該第１および第２入力差信号レベ
ル（Ｖds、Ｖdf）間の差がヒステリシス（Ｈ）を規定
し、エミッタ接続の抵抗（Ｒx、Ｒy＝Ｒ）の抵抗値およ
び定電流（Ｉ₀）の電流値によって一義的に決定される
差動部、とを有していることを特徴とするヒステリシス
（Ｈ）を有する比較回路装置（１０）。
【請求項２】上記別の第１および第２トランジスタ
（Ｑ５、Ｑ６）のベースにおいて、それぞれ第１および
第２トランジスタ（Ｑ１、Ｑ２）のコレクタ電流の強さ
を表すそれぞれのアンペアメトリック信号を発生するた
めに、コレクタ抵抗（Ｒ１およびＲ２）がそれぞれ第１
および第２トランジスタ（Ｑ１、Ｑ２）のコレクタに接
続されていることを特徴とする請求項１に記載の回路装
置。
【請求項３】上記それぞれのコレクタ抵抗（Ｒ１、Ｒ
２）が同じ抵抗値を有していることを特徴とする請求項
２に記載の回路装置。
【請求項４】上記それぞれのエミッタ抵抗（Ｒx、Ｒ
y）が等しい抵抗値（Ｒx＝Ｒy＝Ｒ）を有し、上記第１
入力差信号レベルの値（Ｖds）が実質的にゼロに等しい
ことを特徴とする請求項１ないし３のいずれかに記載の
回路装置。
【請求項５】上記それぞれのエミッタ抵抗（Ｒx、Ｒ
y）が異なった抵抗値を有し、上記第１入力差信号レベ
ル（Ｖds）が上記それぞれの抵抗の抵抗値の差（Ｒy−
Ｒx）によって決まることを特徴とする請求項１ないし
３のいずれかに記載の回路装置。
【請求項６】それぞれのトランスファトランジスタ
（Ｑ３、Ｑ４）が、一方では第１トランジスタ（Ｑ１）
と別の第１トランジスタ（Ｑ５）との間および、他方で
は第２トランジスタ（Ｑ２）と別の第２トランジスタ
（Ｑ６）との間に介在し、第１トランジスタ（Ｑ１）お
よび第２トランジスタ（Ｑ２）のコレクタ電流をさらに
別の第１および第２トランジスタ（Ｑ５およびＱ６）の
ベースにそれぞれ転送することを特徴とする前記請求項
１ないし５のいずれかに記載の回路装置。
【請求項７】第１トランジスタ（Ｑ１）と別の第１ト
ランジスタ（Ｑ５）が、また、第２トランジスタ（Ｑ
２）と別の第２トランジスタ（Ｑ６）が、同種の極性を
有し、一方、トランスファトランジスタ（Ｑ３、Ｑ４）
の極性が、それらのトランジスタが接続された第１およ
び第２トランジスタ（Ｑ１、Ｑ２）の極性と正反対であ
ることを特徴とする請求項６に記載の回路装置。
【請求項８】トランスファトランジスタ（Ｑ３、Ｑ
４）が、別の第１トランジスタ（Ｑ５）および別の第２
トランジスタ（Ｑ６）のベースを、それぞれ該トランジ
スタ（Ｑ３、Ｑ４）のコレクタを介して作動することを
特徴とする請求項６または７に記載の回路装置。
【請求項９】ダイオード（Ｄ１、Ｄ２）がそれぞれト
ランスファトランジスタ（Ｑ３、Ｑ４）に接続され、該
ダイオード（Ｄ１、Ｄ２）を介してトランスファトラン
ジスタ（Ｑ３、Ｑ４）のコレクタ電流がそれぞれ通電可
能であることを特徴とする請求項８に記載の回路装置。
【請求項１０】トランスファトランジスタ（Ｑ３、Ｑ
４）のコレクタはそれぞれ定電流源（Ｉ₁、Ｉ₃）によっ
て通電供給されることを特徴とする請求項６ないし９の
いずれかに記載の回路装置。
【請求項１１】保護トランジスタ（Ｑ７）がさらに別
の第１および第２トランジスタ（Ｑ５、Ｑ６）のベース
間に介在され、該トランジスタ（Ｑ５、Ｑ６）のうち、
回路構成（Ｑ８）の出力部を作動するトランジスタ（Ｑ
６）のベースの電圧レベルが供給電圧レベルに達するこ
とを防止することを特徴とする前記請求項１ないし１０
のいずれかに記載の回路装置。
【請求項１２】上記保護トランジスタ（Ｑ７）のエミ
ッタが、上記別の第１および第２トランジスタ（Ｑ５、
Ｑ６）のうち、回路構成（Ｑ８）の出力部を作動するト
ランジスタ（Ｑ６）のベースに接続され、一方、該トラ
ンジスタ（Ｑ７）のベースは他方のトランジスタ（Ｑ
５）に接続されていることを特徴とする請求項１１に記
載の回路装置。
【請求項１３】差動部（Ｑ５、Ｑ６）によって作動さ
れる出力トランジスタ（Ｑ８）を有する出力部（Ｑ８）
を有することを特徴とする前記請求項１ないし１２のい
ずれかに記載の回路装置。