CN1305217C - 用于比较器的磁滞电路 - Google Patents

Abstract

一种用于比较器的磁滞电路，其是于比较器的输入级的第一晶体管源极端与定电流源之间设置第一电阻，并于第二晶体管源极端与定电流源之间设置第二电阻。此外，并设置第一与第二电流产生装置，使得当比较器的输出端输出信号为第一逻辑值时，第一电流产生装置可产生一定电流供应至第一晶体管的源极端，并产生一定电流导出第二晶体管的源极端，当比较器的输出端输出信号为第二逻辑值时，第二电流产生装置可产生一定电流供应至第二晶体管的源极端，并产生一定电流导出第一晶体管的源极端。

Description

用于比较器的磁滞电路

(1)技术领域

本发明有关一种电子电路，特别是有关一种在差动输入比较器中产生磁滞的电路。

(2)背景技术

典型的比较器具有二输入端，其可比较分别馈入二输入端的一输入电压与一参考电压，放大二电压之间的电压差，然后根据此电压差而在比较器的输出端输出一高或低的逻辑电压信号。一般而言，当输入电压大于参考电压时，输出端输出一高逻辑电压；反之，当输入电压小于参考电压时，输出端输出一低逻辑电压。

为了避免因输入电压信号或参考电压信号中的杂讯引起比较器的误操作，比较器中通常会包含一磁滞电路设计，使得当比较器的输出端从低逻辑电压转为高逻辑电压的阈限电压值，不同于从高逻辑电压转为低逻辑电压的阈限电压值。图1显示具有磁滞特征的比较器的输入电压信号与输出电压信号的关系图，其中，横轴代表输入电压信号Vin，纵轴代表输出电压信号Vout。当输出电压信号Vout为低逻辑电压时，则输入电压信号Vin必须上升到高于一上限阈限电压值Vth，输出电压信号Vout才会从低逻辑电压转换为高逻辑电压。当输出电压信号Vout为高逻辑电压时，则输入电压信号Vin必须下降到低于一下限阈限电压值Vtl，输出电压信号Vout才会从高逻辑电压转换为低逻辑电压。前述的上限阈限电压值Vth与下限阈限电压值Vtl之间的电压差即称为磁滞宽度，其大小可设定为例如数百mV。

台湾专利公告第508567号所揭示的「定磁滞宽度的磁滞比较装置」即为一种具有磁滞特征的比较器电路。图2显示该专利的磁滞比较装置的示意电路图。如图所示，磁滞比较装置20包含一阈限电压产生器22、一选择切换装置24及一比较器26。磁滞比较装置20是用于接收一输入电压信号Vin，并产生一输出电压信号Vout。阈限电压产生器22可依照电路所要求的磁滞宽度，而利用一直流电压信号Vdc产生一上限阈限电压值Vth与一下限阈限电压值Vtl。选择切换装置24包括一第一开关24a与一第二开关24b，其可根据比较器26的输出电压信号进行切换，而选择上限阈限电压值Vth或下限阈限电压值Vtl作为比较器的参考电压信号。当输出电压信号Vout为低逻辑电压时，则开关24a为开启(ON)、而开关24b为关闭(OFF)，因此选择切换装置24可输出上限阈限电压值Vth。反之，当输出电压信号Vout为高逻辑电压时，则开关24a为OFF、而开关24b为ON，因此选择切换装置24可输出下限阈限电压值Vtl。根据上述的设计，当输出电压信号Vout为低逻辑电压时，则输入电压信号Vin必须高于上限阈限电压值Vth，输出电压信号Vout才会从低逻辑电压转换为高逻辑电压；当输出电压信号Vout为高逻辑电压时，则输入电压信号Vin必须低于下限阈限电压值Vtl，输出电压信号Vout才会从高逻辑电压转换为低逻辑电压。藉此，可达到磁滞的效果。

然而，上述的图2中的电路设计是于比较器外加设阈限电压产生电路，以达到其磁滞的效果，其缺点在于切换速度较慢，且电路较为复杂而不利于集成电路的使用。因此，亟需开发出一种切换速度较快、设计简单、且适合应用于集成电路中的比较器磁滞电路。

(3)发明内容

本发明的主要目的在于提供一种用于比较器的磁滞电路，其是设置于比较器的内部，具有切换速度较快的优点，且仅需使用简单的元件与结构。

本发明的另一主要目的在于提供一种用于比较器的磁滞电路，其仅需使用电流源与电阻元件，适合应用于集成电路中，且可产生不受供应电源与温度影响的磁滞宽度。

本发明的磁滞电路，可应用于差动输入比较器，差动比较器具有一差动输入级，包括一对第一晶体管与第二晶体管，其栅极端分别作为比较器的二输入端，比较器并具有一定电流源，用以供应一定电流至比较器的差动输入级。本发明的磁滞电路是于上述比较器中设置第一与第二电阻元件、第一至第四定电流源元件及第一至第四开关元件。第一与第二电阻元件具有相同的电阻值，第一电阻元件耦接于第一晶体管的源极端与比较器的定电流源元件之间，第二电阻元件耦接于第二晶体管的源极端与比较器的定电流源元件之间。第一至第四定电流源元件是用以产生与比较器的定电流源相同的定电流。第一开关元件是耦接于第一定电流源元件与第一晶体管的源极端之间，使第一定电流源元件可选择性地供应定电流至第一晶体管的源极端。第二开关元件是耦接于第二定电流源元件与第一晶体管的源极端之间，使第二定电流源元件可选择性地从第一晶体管的源极端导出一定电流。第三开关元件是耦接于第三定电流源元件与第二晶体管的源极端之间，使第三定电流源元件可选择性地供应定电流至第二晶体管的源极端。第四开关元件是耦接于第四定电流源元件与第二晶体管的源极端之间，使第四定电流源元件可选择性地从第二晶体管的源极端导出一定电流。第一至第四开关元件的开启(ON)与关闭(OFF)可根据比较器的输出端输出信号而切换，使得当比较器的输出端输出信号为第一逻辑值时，第一与第四开关元件为开启(ON)而第二与第三开关元件为关闭(OFF)，当比较器的输出端输出信号为第二逻辑值时，第一与第四开关元件为关闭(OFF)而第二与第三开关元件为开启(ON)。

根据本发明上述结构，将可产生定电流源元件电流值I乘以二倍电阻元件电阻值R的单边磁滞宽度I′2R，亦即，总磁滞宽度为2′I′2R。

为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。

(4)附图说明

图1是显示具有磁滞特征的比较器的输出电压转换图。

图2是为习知磁滞比较装置的示意电路图。

图3是显示应用本发明磁滞电路的比较器的输出电压转换图。

图4是为应用本发明磁滞电路的比较器示意电路图。

图5(a)与5(b)是为比较器的输出端由低逻辑电压转换为高逻辑电压时的电路动作说明图。

图6(a)与6(b)是为比较器的输出端由高逻辑电压转换为低逻辑电压时的电路动作说明图。

(5)具体实施方式

请参照图4，其显示应用本发明的磁滞电路的比较器电路图。应注意的是，为简化说明，图4中的比较器电路仅显示出与本发明磁滞电路相关联的元件，而非完整的比较器电路。如图所示，一差动输入比较器中具有一差动输入级，其包括一第一PMOS晶体管Q1及一第二PMOS晶体管Q2。第一PMOS晶体管Q1与第二PMOS晶体管Q2为具有相同的特征的二PMOS晶体管，其栅极端分别作为比较器的二输入端，也即，分别用以接收第一输入信号Vin+与第二输入信号Vin-。比较器并具有一定电流源(第五定电流源)I5，用以产生电流值为I的定电流，供应至比较器的输入级。此外，比较器并具有一输出端(图未示)，可根据第一输入信号Vin+与第二输入信号Vin-的电压差DV而输出一输出信号Vout。

根据本发明的用于比较器的磁滞电路，是于差动输入比较器中设置一第一电阻R1、一第二电阻R2、一第一定电流源I1、一第二定电流源I2、一第三定电流源I3、一第四定电流源I4、一第一开关SW1、一第二开关SW2、一第三开关SW3及一第四开关SW4。第一电阻R1与第二电阻R2是串联耦接于第一PMOS晶体管Q1的源极端S1与第二PMOS晶体管Q2的源极端S2之间。更具体说，第一电阻R1的二端是分别连接于第一PMOS晶体管Q1的源极端S1与第五定电流源I5之间，第二电阻R2的二端是分别连接于第二PMOS晶体管Q2的源极端S2与第五定电流源I5之间。第一电阻R1与第二电阻R2具有相同的电阻值R。第一至第四定电流源I1~I4是可产生相同的电流值I的定电流，也即与第五定电流源I5所产生的电流值相同。第一定电流源I1是通过第一开关SW1而耦接至第一PMOS晶体管Q1的源极端S1，使其可藉由第一开关SW1的切换而选择性地供应一定电流至第一PMOS晶体管Q1的源极端S1。第二定电流源I2是通过第二开关SW2而耦接至第一PMOS晶体管Q1的源极端S1，使其可藉由第二开关SW2的切换而选择性地从第一PMOS晶体管Q1的源极端S1导出一定电流。类似地，第三定电流源I3是通过第三开关SW3而耦接至第二PMOS晶体管Q2的源极端S2，使其可藉由第三开关SW3的切换而选择性地供应一定电流至第二PMOS晶体管Q2的源极端S2。第四定电流源I4是通过第四开关SW4而耦接至第二PMOS晶体管Q2的源极端S2，使其可藉由第四开关SW4的切换而选择性地从第二PMOS晶体管Q2的源极端S2导出一定电流。此外，本发明的用于比较器的磁滞电路还包含一开关元件控制装置(图未示)，用于控制第一至第四开关SW1~SW4的开启(ON)与关闭(OFF)。开关元件控制装置是依据比较器的输出端(图未示)的输出信号Vout来切换第一至第四开关SW1~SW4。当比较器的输出端的输出信号Vout为低逻辑电压时，可控制第一与第四开关为开启(ON)而第二与第三开关为关闭(OFF)。因此，第一定电流源I1可供应定电流至第一PMOS晶体管Q1的源极端S1，而第四定电流源I4可从第二PMOS晶体管Q2的源极端S2导出一定电流。当比较器的输出端的输出信号Vout为高逻辑电压时，可控制第一与第四开关为关闭(OFF)而第二与第三开关为开启(ON)。因此，第三定电流源I3可供应定电流至第二PMOS晶体管Q2的源极端S2，而第二定电流源I2可从第一PMOS晶体管Q1的源极端S1导出一定电流。

本发明的磁滞电路将可使比较器具有如图3所示的磁滞特性。也即，当比较器的输出端的输出信号Vout为低逻辑电压时，比较器的输入端的第一输入信号Vin+必须比第二输入信号Vin-高过一电压差I′2R，才可使输出信号Vout由低逻辑电压转换为高逻辑电压。当比较器的输出端的输出信号Vout为高逻辑电压时，比较器的输入端的第一输入信号Vin+必须比第二输入信号Vin-低过一电压差I′2R，才可使输出信号Vout由高逻辑电压转换为低逻辑电压。视实际电路设计的需求，通过电阻值R与电流值I的选择，即可产生一不受供应电源与温度影响的固定或可调式磁滞宽度。

以下将参照图5(a)与5(b)及图6(a)与6(b)说明本发明的动作原理。

图5(a)与5(b)是为比较器的输出端由低逻辑电压转换为高逻辑电压时的电路动作说明图。当比较器的输出端的输出信号Vout为低逻辑电压时，由于第一与第四开关为开启(ON)而第二与第三开关为关闭(OFF)，因此，第一定电流源I1可供应定电流I至第一PMOS晶体管Q1的源极端S1，而第四定电流源I4可从第二PMOS晶体管Q2的源极端S2导出一定电流I。此时，若比较器的输入端的第一输入信号Vin+逐渐增加成高于第二输入信号Vin-，则第二PMOS晶体管Q2开启、但第一PMOS晶体管Q1尚未关闭。因此，如图5(a)所示，第一PMOS晶体管Q1导通I/2的电流，流经第一电阻R1的电流为I/2，流经第二电阻R2的电流为3I/2，而第二PMOS晶体管Q2导通I/2的电流。因此，第一PMOS晶体管Q1的源极端S1与第二PMOS晶体管Q2的源极端S2之间的电压差为：(I/2)′R+(3I/2)′R＝I′2R。所以，当比较器的输入端的第一输入信号Vin+逐渐增加成高于第二输入信号Vin-时，比较器的输出端的输出信号Vout并不会立刻由低逻辑电压转换为高逻辑电压，必须在第一输入信号Vin+与第二输入信号Vin-的电压差DV高于I′2R时，才会使输出信号Vout由低逻辑电压转换为高逻辑电压。

如图5(b)所示，当输出信号Vout由低逻辑电压转换为高逻辑电压后，第一与第四开关为关闭(OFF)而第二与第三开关为开启(ON)。因此，第一与第四定电流源I1与I4视为不再存在，第三定电流源I3可供应定电流I至第二PMOS晶体管Q2的源极端S2，而第二定电流源I2可从第一PMOS晶体管Q1的源极端S1导出一定电流I。此时，第一PMOS晶体管Q1关闭，第二PMOS晶体管Q2导通电流I。

类似地，图6(a)与6(b)是为比较器的输出端由高逻辑电压转换为低逻辑电压时的电路动作说明图。当比较器的输出端的输出信号Vout为高逻辑电压时，由于第一与第四开关为关闭(OFF)而第二与第三开关为开启(ON)，因此，第三定电流源I3可供应定电流I至第二PMOS晶体管Q2的源极端S2，而第二定电流源I2可从第一PMOS晶体管Q1的源极端S1导出一定电流I。此时，若比较器的输入端的第一输入信号Vin+逐渐减少成低于第二输入信号Vin-，则第一PMOS晶体管Q1开启、但第二PMOS晶体管Q2尚未关闭。因此，如图6(a)所示，第二PMOS晶体管Q2导通I/2的电流，流经第二电阻R2的电流为I/2，流经第一电阻R1的电流为3I/2，而第一PMOS晶体管Q1导通I/2的电流。因此，第一PMOS晶体管Q1的源极端S1与第二PMOS晶体管Q2的源极端S2之间的电压差为：-(I/2)′R-(3I/2)′R＝-I′2R。所以，当比较器的输入端的第一输入信号Vin+逐渐减少成低于第二输入信号Vin-时，比较器的输出端的输出信号Vout并不会立刻由高逻辑电压转换为低逻辑电压，必须在第一输入信号Vin+与第二输入信号Vin-的电压差DV低于-I′2R时，才会使输出信号Vout由高逻辑电压转换为低逻辑电压。

如图6(b)所示，当输出信号Vout由高逻辑电压转换为低逻辑电压后，第一与第四开关为开启(ON)而第二与第三开关为关闭(OFF)。因此，第二与第三定电流源I2与I3视为不再存在，第一定电流源I1可供应定电流I至第一PMOS晶体管Q1的源极端S1，而第四定电流源I4可从第二PMOS晶体管Q2的源极端S2导出一定电流I。此时第二PMOS晶体管Q2关闭，第一PMOS晶体管Q1导通电流I。

上述本发明的具体例中，虽然是将第一至第四定电流源I1~I4设定为与第五定电流源I5具有相同的定电流值I，并将第一电阻R1与第二电阻R2设定为具有相同的电阻值R，但熟悉本技术的人员应了解，此种设定仅为举例性、而非限制性。在其他实施方式中，各个定电流源可具有不相等的电流值，且各个电阻可具有不相等的电阻值，通过适当电流值与电阻值的选择与宽度的调配，也可达到与上述具体例相同的效果。

本发明的磁滞电路不仅可适用于差动输入比较的情况，也可适用于单端输入比较的情况。当用于差动输入比较时，是将比较器的二输入端Vin+与Vin-分别接到二个欲进行比较的信号；而当用于单端输入比较时，则可将比较器的反相输入端Vin-接到一固定的DC参考电压，并将比较器的非反相输入端Vin+接到欲进行比较的信号。在图2所示的习知技术，由于其比较器26的反相输入端的输入值已被阈限电压产生器22限定，因此该电路不适用于差动输入比较的情况。相较之下，本发明的磁滞电路可具有较广的应用范围。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化和修改，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本发明权利要求书的范围内。

Claims (14)

1.一种用于比较器的磁滞电路，该比较器具有一输入级包含一第一晶体管及一第二晶体管，该第一晶体管与该第二晶体管的栅极端分别作为该比较器的二输入端，用以接收二输入信号，该比较器还具有一定电流源，用以供应一恒定电流至该比较器的输入级，该磁滞电路包含：

一第一电阻元件，耦接于该第一晶体管的源极端与该比较器的定电流源之间；

一第二电阻元件，耦接于该第二晶体管的源极端与该比较器的定电流源之间；

一第一电流产生装置，包括第一、四恒定电流源和第一、四开关元件，所述第一开关元件耦接于所述第一恒定电流源与第一晶体管的源极端之间，所述第四开关元件耦接于所述第四恒定电流源和所述第二晶体管的源极端之间，当该比较器的输出端输出信号为第一逻辑值时，该第一电流产生装置产生一第一电流供应至该第一晶体管的源极端，并产生一第四电流导出该第二晶体管的源极端；及

一第二电流产生装置，包括第二、三恒定电流源和第二、三开关元件，所述第二开关元件耦接于所述第二恒定电流源与第一晶体管的源极端之间，所述第三开关元件耦接于所述第三恒定电流源和所述第二晶体管的源极端之间，当该比较器的输出端输出信号为第二逻辑值时，该第二电流产生装置产生一第三电流供应至该第二晶体管的源极端，并产生一第二电流导出该第一晶体管的源极端。

2.如权利要求1所述的用于比较器的磁滞电路，其特征在于，该第一至第四电流具有相同的电流值。

3.如权利要求1所述的用于比较器的磁滞电路，其特征在于，该第一至第四电流的电流值相等于该比较器的定电流源的电流值。

4.如权利要求1所述的用于比较器的磁滞电路，其特征在于，该第一电阻元件与该第二电阻元件具有相同的电阻值。

5.如权利要求1所述的用于比较器的磁滞电路，其特征在于，该第一与第二晶体管是为PMOS晶体管。

6.如权利要求1所述的用于比较器的磁滞电路，其特征在于，该第一至第四电流具有相同的电流值，且该第一电阻元件与该第二电阻元件具有相同的电阻值，该比较器的磁滞电路所产生的单边磁滞宽度为该电流值乘以二倍该电阻值，而总磁滞宽度为单边磁滞宽度的二倍。

7.一种用于比较器的磁滞电路，该比较器具有一输入级包含一第一晶体管及一第二晶体管，该第一晶体管与该第二晶体管的栅极端分别作为该比较器的二输入端，用以接收二输入信号，该比较器还具有一定电流源，用以供应一恒定电流至该比较器的输入级，该磁滞电路包含：

一第一电阻元件，耦接于该第一晶体管的源极端与该比较器的定电流源之间；

一第二电阻元件，耦接于该第二晶体管的源极端与该比较器的定电流源之间；

一切换装置，包含一第一开关元件、一第二开关元件、一第三开关元件及一第四开关元件，当该比较器的输出端输出信号为第一逻辑值时，该切换装置切换成该第一与第四开关元件为开启而该第二与第三开关元件为关闭，当该比较器的输出端输出信号为第二逻辑值时，该切换装置切换成该第一与第四开关元件为关闭而该第二与第三开关元件为开启；

一第一定电流源元件，通过该第一开关元件而选择性地供应一定电流至该第一晶体管的源极端；

一第二定电流源元件，通过该第二开关元件而选择性地从该第一晶体管的源极端导出一定电流；

一第三定电流源元件，通过该第三开关元件而选择性地供应一定电流至该第二晶体管的源极端；及

一第四定电流源元件，通过该第四开关元件而选择性地从该第二晶体管的源极端导出一定电流。

8.如权利要求7所述的用于比较器的磁滞电路，其特征在于，该第一至第四定电流源元件可产生具有相同电流值的定电流。

9.如权利要求7所述的用于比较器的磁滞电路，其特征在于，该第一至第四定电流源元件的电流值相等于该比较器的定电流源的电流值。

10.如权利要求7所述的用于比较器的磁滞电路，其特征在于，该第一电阻元件与该第二电阻元件具有相同的电阻值。

11.如权利要求7所述的用于比较器的磁滞电路，其特征在于，该第一与第二晶体管是为PMOS晶体管。

12.如权利要求7所述的用于比较器的磁滞电路，其特征在于，该第一至第四定电流源元件可产生具有相同电流值的定电流，且该第一电阻元件与该第二电阻元件具有相同的电阻值，该比较器的磁滞电路所产生的单边磁滞宽度为该电流值乘以二倍该电阻值，而总磁滞宽度为单边磁滞宽度的二倍。

13.一种用于比较器的磁滞电路，该比较器具有一输入级包含一第一晶体管及一第二晶体管，该第一晶体管与该第二晶体管的栅极端分别作为该比较器的二输入端，用以接收二输入信号，该比较器还具有一定电流源，用以供应一恒定电流至该比较器的输入级，该磁滞电路包含：

第一与第二电阻元件，具有相同的电阻值，该第一电阻元件耦接于该第一晶体管的源极端与该比较器的定电流源之间，该第二电阻元件耦接于该第二晶体管的源极端与该比较器的定电流源之间；

第一至第四定电流源元件，用以产生与该比较器的定电流源的定电流值相同的定电流，

一第一开关元件，耦接于该第一定电流源元件与该第一晶体管的源极端之间，使该第一定电流源元件可选择性地供应定电流至该第一晶体管的源极端；

一第二开关元件，耦接于该第二定电流源元件与该第一晶体管的源极端之间，使该第二定电流源元件可选择性地从该第一晶体管的源极端导出一定电流；

一第三开关元件，耦接于该第三定电流源元件与该第二晶体管的源极端之间，使该第三定电流源元件可选择性地供应定电流至该第二晶体管的源极端；

一第四开关元件，耦接于该第四定电流源元件与该第二晶体管的源极端之间，使该第四定电流源元件可选择性地从该第二晶体管的源极端导出一定电流；及

一开关元件控制装置，用于控制该第一至第四开关元件的开启与关闭，使得当该比较器的输出端输出信号为第一逻辑值时，该第一与第四开关元件为开启而该第二与第三开关元件为关闭，当该比较器的输出端输出信号为第二逻辑值时，该第一与第四开关元件为关闭而该第二与第三开关元件为开启。

14.如权利要求13所述的用于比较器的磁滞电路，其特征在于，该比较器的磁滞电路所产生的单边磁滞宽度为该定电流的电流值乘以二倍该电阻元件的电阻值，而总磁滞宽度为单边磁滞宽度的二倍。

Images