CN101053157A - 具有输入滞后的快速开关电路 - Google Patents
具有输入滞后的快速开关电路 Download PDFInfo
- Publication number
- CN101053157A CN101053157A CNA2005800374297A CN200580037429A CN101053157A CN 101053157 A CN101053157 A CN 101053157A CN A2005800374297 A CNA2005800374297 A CN A2005800374297A CN 200580037429 A CN200580037429 A CN 200580037429A CN 101053157 A CN101053157 A CN 101053157A
- Authority
- CN
- China
- Prior art keywords
- circuit
- thyristor
- switching circuit
- control signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种开关电路以及一种控制开关电路半导体开关元件的阈值电压的方法,其中,响应从半导体开关元件(Mi)的输出信号得到的控制信号来选择半导体开关元件(Mi)的本体电压。因此,可以提供具有滞后的、较小的交叉电流和精确可调整阈值电压的快速开关电路。
Description
技术领域
本发明涉及一种开关电路,具有基于对至少一个半导体开关元件的阈值电压的调制的输入滞后,以及涉及一种控制这种半导体开关元件的阈值电压的方法。
背景技术
在数字电路中,有时会出现输入信号不直接适合数字信号的处理要求的情况。由于不同的原因,输入信号会具有慢上升和/或下降,或会获得可由另一电路感测到的一些噪声。该信号甚至可能是要对其频率进行检测的模拟信号。在所有这些情况和许多其它情况下,需要对信号进行“清理”并使信号成为真实的数字形状的专用电路。
具体地,集成电路有时在非常恶劣的条件(例如噪声环境)下工作,并且必须处理微弱且不稳定的信号。为了提高电路的噪声灵敏度(特别是在集成电路的输入部分),已经使用了大量设计技术。通常的方法是实施一定的输入滞后。滞后是开关电路(例如比较器电路)关闭和打开时输入信号电平的差值。少量的滞后是有帮助的,这是由于少量的滞后在状态变化时减少了对于噪声的电路灵敏度,并有助于减少输出处的多个转换。通常,在分立设计中,在比较器电路的输出端和正输入端之间添加外部分立电阻器,创建弱正反馈环。当输出发生转换时,正反馈轻微地改变正输入以加强输出改变。
具有输入滞后的常见开关电路为所谓的施密特触发器。然而,施密特触发器电路具有以下缺点:相对缓慢,具有高交叉电流(即,直流DC电流从供电电压Vdd经过内部晶体管而不通过负载直接到地),以及具有依照电源供电范围的阈值电压,这些缺点由晶体管的设计和技术参数来定义,因而无法改变以调整输入滞后。
发明内容
因此,本发明的目的在于提供一种具有输入滞后和小交叉电流的快速开关电路,该电路允许对阈值电压进行单独调整。
该目的由权利要求1所述的开关电路和权利要求9所述的控制方法来实现。
因此,基于开关元件的输出信号,由选择装置选择施加于半导体开关元件的本体端(bulk terminal)的预定电压。由于能够在不依赖技术参数的扩展的情况下改变预定电压中的至少一个,以精确地调整阈值电压,因此能够响应没有施密特触发器电路缺点的半导体开关元件的输出电压,基于对阈值电压的调节来提供输入滞后。此外,可以由后栅极效应的结果来实现快速开关行为,其中,响应本体电压的改变,基于后栅极效应来改变阈值电压。与较慢的开关施密特触发电路相比,所产生的较快的开关行为导致了减小的交叉电流。
可以从与半导体开关元件输出连接的至少一个反相电路的输出获得该至少一个控制信号。通过从反相电路的输出获得该至少一个控制信号,可以定义控制信号的预定二进制值,基于该二进制值,可以控制所选预定电压与本体端的连接。具体地,可以从半导体开关元件输出之后的第一反相电路的输出获得快速控制信号,以及可从与第一反相电路的输出连接的第二反相电路的输出获得第二控制信号。这确保了第一和第二控制信号具有相反的状态,并可用于将两个预定电压中的一个电压切换至本体端。作为特定示例,开关电路可以包括四个反相电路,其中,半导体开关元件属于输入反相电路,第一反相电路与倒数第二反相电路相对应,以及第二反相电路与最后的反相电路相对应。由于可以减轻由反相电路开关元件的栅极处的所谓轨到轨摇摆所产生的有害作用,所以该配置改进了开关行为。轨到轨摇摆描述了在具有较低供电电压的电路中所允许的“供电轨”之间的摇摆行为,用于以小信号提高性能,并通过创建更多的信号“裕量(head room)”来将失真最小化。
选择装置可以包括具有控制端的至少一个半导体开关元件,其中,向该控制端施加至少一个控制信号。因此,可将整个电路设置为由半导体开关元件(如,以金属氧化物半导体(MOS)晶体管或其它可控和/或主动半导体开关元件为例)构成的集成电路。作为该特定方面的示例,可以使第一预定电压经由第一半导体开关元件提供给半导体开关元件的本体端,以及使第二预定电压经由第二半导体开关元件提供给本体端,其中,由第一控制信号控制第一半导体开关元件,以及由与第一控制信号反相相关的第二控制信号控制第二半导体开关元件。因此,通过处于相反状态的控制信号来控制与定义了阈值的所需预定电压的连接,从而可以实现开关电路的简单配置,其中,该控制信号易于在两个反相电路的连续输出处产生。
附图说明
现在将参照附图,根据优选实施例对本发明进行描述,其中:
图1示出了根据优选实施例的开关电路的示意框图;以及
图2示出了根据优选实施例的特定实施方式的示例的集成开关电路的示意电路图。
具体实施方式
现在将根据用于集成电路的输入缓冲器描述该优选实施例。
所提出的具有滞后的输入缓冲器的工作原理是基于根据本体电压的对半导体开关元件(如MOS晶体管)阈值的调节。本体电压是经由本体或衬底端而施加于半导体开关元件衬底的电压。
本体电压对于阈值电压的影响被称为所谓的背栅效应。该效应可以通过以下等式进行描述:
其中,Vth表示实际阈值电压,Vsb表示用于控制阈值电压的本体电压,Vth0表示Vsb=0处的阈值电压,γ表示体因子,体效应系数或本体阈值参数,Ff表示平衡静电(费尔米)电压。
因此,给出了半导体开关元件的阈值电压和所施加的本体电压之间的预定关系,该关系可用于控制输入缓冲电路的滞后。
图1示出了根据优选实施例的缓冲器或开关电路的示意框图。
具体地,在开关电路的输入处设置具有本体端的半导体开关元件(如MOS晶体管Mi),其中,输入端5与该MOS晶体管Mi的栅极端相连。MOS晶体管Mi的漏极端与供电电压Vdd相连,以及MOS晶体管Mi的源极端经由负载电阻器与第二供电电压Vss或接地端相连,其中,该负载电阻器可以表示交叉电流流向第二供电电压Vss或接地端所经过的任何输入电阻器、或者其它半导体元件或电路的阻抗。在本示例中,处理电路20与MOS晶体管Mi的源极端相连,该处理电路20可以是任何数字处理电路,并且可以包括至少一个反相电路。将处理电路20的输出信号提供给输出端15,并且该输出信号还用作对选择或开关电路30进行控制的控制信号,其中,该选择或开关电路30将MOS晶体管Mi的本体端与两个预定电压V1和V2之一连接。可以通过任何开关元件或开关电路来实现选择电路30,该选择电路可以用于有选择地将预定电压V1和V2之一与MOS晶体管Mi的本体端相连。
根据图1,通过响应从开关电路的输出得到的控制信号,选择性地改变预定值之间的本体电压,可以实现对开关电路的输入处的MOS晶体管Mi的阈值电压的调节。从而,可以建立与施密特触发器电路类似的输入滞后,同时尤其如果在集成电路中实现电路组件,则可以对预定电压V1和V2进行精确地调整,并可以提高开关速度。
图2以集成缓冲电路示出了图1一般框图的特定实现,该集成缓冲电路包括四个反相电路,这些反相电路由相应的NMOS晶体管和PMOS晶体管MN1和MP1,MN2和MP2,MN3和MP3以及MN4和MP4构成,其中,第一反相级的PMOS晶体管MP1用作受控半导体开关,该受控半导体开关以受控阈值定义了输入滞后。在本示例中,图1中的预定电压V2与受控PMOS晶体管MP1的供电电压Vdd相对应。通过两个另外的PMOS晶体管MP5和MP6实现图1的选择电路30,MP5和MP6的栅极端分别与倒数第二个和最后的反相电路的输出相连。从而确保了提供给两个选择晶体管MP5和MP6栅极的控制信号具有相反的逻辑状态,从而将选择晶体管MP5和MP6中的一个断开,因而设置为开状态,以及将另一个接通,因而设置为闭状态。
具体地,第一选择晶体管MP5将专用预定电压V1与受控PMOS晶体管MP1连接,同时第二选择晶体管MP6将供电电压Vdd与受控PMOS晶体管MP1连接。
在本示例中,应注意,将受控PMOS晶体管MP1连接至专用预定电压V1而不是供电电压Vdd,专用预定电压V1优选小于供电电压Vdd,并且在芯片内产生或从外部电路施加。如已提及的,选择晶体管MP5和MP6用作开关,并将受控晶体管MP1的本体端连接至专用预定电压V1或供电电压Vdd。在这种情况下,可以响应提供给选择晶体管MP5和MP6的栅极的控制信号而改变受控晶体管MP1的阈值电压。受控晶体管MP1的阈值电压的改变导致了由晶体管MP1和MN1构成的整个反相电路的阈值电压的改变,并给整个输入缓冲电路添加了输入滞后。
图2的输入缓冲电路的功能如下。输入端5在高输入值时,位于输出端15处的第四反相级的输出值处于高逻辑电平,以及第三反相级的输出值处于低逻辑电平值。这会导致第二选择晶体管MP6断开,而第一选择晶体管MP5接通,并将专用预定电压V1与受控晶体管MP1的本体端相连。从而,用作本体电压控制器的选择电路30选择专用预定电压V1作为本体电压。在这种情况下,阈值相对较低。类似地,如果输入端5处的输入信号处于高输入值,则第四反相级的输出处于低逻辑电平,并且第三反相级的输出为高逻辑电平,这会导致第二选择晶体管MP6接通,并将供电电压Vdd与本体端连接。在这种情况下,输入缓冲器具有高阈值。
因此,提出了一种包括本体电压控制器或选择电路的新型输入缓冲器,该本体电压控制器或选择电路用于控制第一反相级的本体电压。本体电压控制器可以选择供电电压Vdd、Vss之一或Vss和Vdd之间的任意电压值作为第一反相级的本体电压。此外,本体电压控制器或选择电路具有与反相级之一的输出耦合的至少一个控制输入。
所提出的输入缓冲电路可用于需要一些输入滞后的任何类型的集成电路中。可以在集成电路内产生、或由外部电路提供有选择地与本体端连接的预定电压。如已经结合图1所提及的,任何选择电路均可用于控制本体电压,以及选择电路不限于以第一和第二选择晶体管MP5和MP6实现的实施方式。
此外,可使用仅具有两个反相级的缓冲电路,其中,第二选择晶体管MP6的反馈控制端连接至第一反相级的输出,以及第一选择晶体管MP5的反馈控制端连接至第二反相级。
此外,如果至少在第一反相级中使用NMOS绝缘晶体管代替普通NMOS晶体管,则也可以在NMOS晶体管MN1处施加相同的本体控制(在这种情况下,必须应用两种适当的技术),这需要附加参考和预定电压。为了控制NMOS晶体管MN1的本体电压,必须将NMOS晶体管MN1置入独立的p井中。高电压技术提供了这种设备。使用这种类型的电路,可使第一反相级对称,并且可以对于PMOS晶体管MP1和NMOS晶体管MN1的本体电压设置选择开关。因此,对于受控NMOS晶体管MN1来说,依靠附加的电压源(类似于专用预定电压V1),可以使阈值电压调整或控制更加灵活。
应注意,所描述的附图仅为示意性的而非限制性的。出于说明的目的,在附图中,可以放大一些元件的尺寸并且不按比例绘出。本说明书和权利要求中使用术语“包括”,该术语并不排除有其它的元件或步骤。在引用单数名词时使用不定冠词或定冠词的情况下(例如“一”、“该”),除非做出特别说明,否则它包括多个该名词。说明书以及权利要求书中的术语第一、第二、第三等用于区分相似的元件,并不必用于描述连续的或按时间顺序的次序。应当理解,这里本发明描述的实施例能够以与这里描述或示出的不同的其它顺序进行操作。此外,尽管这里讨论了优选实施例、特定结构和配置,但是可以在不偏离所附权利要求范围的情况下做出形式和细节上的各种改变或修改。
Claims (9)
1、一种开关电路,具有基于对至少一个半导体开关元件(Mi;MP1)阈值电压的调节的输入滞后,所述开关电路包括:选择装置(30;MP5,MP6),用于响应从所述半导体开关元件(Mi;MP1)的输出信号中得到的至少一个控制信号,来选择至少两个预定电压之一,并用于将所选预定电压施加于所述半导体开关元件(Mi;MP1)的本体端。
2、如权利要求1所述的开关电路,其中,从与所述半导体开关元件(Mi;MP1)的输出连接的至少一个反相电路的输出获得所述至少一个控制信号。
3、如权利要求2所述的开关电路,其中,从所述半导体开关元件(Mi;MP1)之后的第一反相电路(MP3,MN3)的输出获得第一控制信号,以及从与所述第一反相电路的输出连接的第二反相电路(MP4,MN4)的输出获得第二控制信号。
4、如权利要求3所述的开关电路,其中,所述开关电路包括四个反相电路(MP1,MN1,MP2,MN2,MP3,MN3,MP4,MN4),其中,所述半导体开关元件(MP1)属于输入反相电路(MP1,MN1),所述第一反相电路与倒数第二个反相电路(MP3,MN3)相对应,以及所述第二反相电路与最后的反相电路(MP4,MN4)相对应。
5、如前述权利要求之一所述的开关电路,其中,所述选择装置包括至少一个半导体开关元件(MP5,MP6),所述半导体开关元件具有施加了所述至少一个控制信号的控制端。
6、如权利要求5所述的开关电路,其中,第一预定电压经由第一半导体开关元件(MP5)提供给所述半导体开关元件(MP1)的所述本体端,以及第二预定电压经由第二半导体开关元件(MP6)提供给所述本体端,由第一控制信号控制所述第一半导体开关元件(MP5),以及由与所述第一控制信号反相相关的第二控制信号控制所述第二半导体开关元件。
7、如前述权利要求之一所述的开关电路,其中,所述半导体开关元件是MOS晶体管(Mi;MP1)。
8、如前述权利要求之一所述的开关电路,其中,所述开关电路是集成缓冲电路。
9、一种用于控制半导体开关元件(Mi;MP1)的阈值电压以提供具有输入滞后的快速开关电路的方法,所述方法包括以下步骤:响应从所述半导体开关元件(Mi;MP1)的输出信号中得到的控制信号,来选择所述半导体开关元件(Mi;MP1)的本体电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04104315.9 | 2004-09-08 | ||
EP04104315 | 2004-09-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101053157A true CN101053157A (zh) | 2007-10-10 |
Family
ID=35871080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005800374297A Pending CN101053157A (zh) | 2004-09-08 | 2005-08-11 | 具有输入滞后的快速开关电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080238526A1 (zh) |
EP (1) | EP1792397A2 (zh) |
JP (1) | JP2008512918A (zh) |
CN (1) | CN101053157A (zh) |
WO (1) | WO2006027709A2 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105610320A (zh) * | 2016-01-15 | 2016-05-25 | 中山芯达电子科技有限公司 | 同相时延升压电路 |
CN105680687A (zh) * | 2016-01-15 | 2016-06-15 | 中山芯达电子科技有限公司 | 反相时延升压电路 |
CN106033961A (zh) * | 2015-03-12 | 2016-10-19 | 瑞昱半导体股份有限公司 | 类比开关电路 |
TWI580185B (zh) * | 2015-03-05 | 2017-04-21 | 瑞昱半導體股份有限公司 | 類比開關電路 |
CN110635449A (zh) * | 2019-08-28 | 2019-12-31 | 长江存储科技有限责任公司 | 保护电路及测试结构 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009153921A1 (ja) * | 2008-06-19 | 2009-12-23 | パナソニック株式会社 | アナログスイッチ |
KR20150112148A (ko) * | 2014-03-27 | 2015-10-07 | 삼성전자주식회사 | 파워 게이팅 회로 및 집적 회로 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5921128A (ja) * | 1982-07-26 | 1984-02-03 | Nec Ic Microcomput Syst Ltd | 電界効果半導体装置 |
JP2770941B2 (ja) * | 1985-12-10 | 1998-07-02 | シチズン時計株式会社 | シユミツトトリガ回路 |
JPH04154207A (ja) * | 1990-10-17 | 1992-05-27 | Toshiba Corp | シュミットトリガー回路 |
JP3205185B2 (ja) * | 1994-08-16 | 2001-09-04 | 株式会社 沖マイクロデザイン | レベル変換回路 |
US5994744A (en) * | 1995-06-22 | 1999-11-30 | Denso Corporation | Analog switching circuit |
JPH09252241A (ja) * | 1996-03-15 | 1997-09-22 | Fujitsu Ltd | アナログスイッチ及び半導体装置 |
US5767733A (en) * | 1996-09-20 | 1998-06-16 | Integrated Device Technology, Inc. | Biasing circuit for reducing body effect in a bi-directional field effect transistor |
JP3636848B2 (ja) * | 1996-11-25 | 2005-04-06 | ローム株式会社 | Cmosヒステリシス回路 |
US5880620A (en) * | 1997-04-22 | 1999-03-09 | Xilinx, Inc. | Pass gate circuit with body bias control |
US6429684B1 (en) * | 1997-10-06 | 2002-08-06 | Texas Instruments Incorporated | Circuit having dynamic threshold voltage |
JPH11355123A (ja) * | 1998-06-11 | 1999-12-24 | Mitsubishi Electric Corp | 動的しきい値mosトランジスタを用いたバッファ |
JP2001156619A (ja) * | 1999-11-25 | 2001-06-08 | Texas Instr Japan Ltd | 半導体回路 |
JP4559643B2 (ja) * | 2000-02-29 | 2010-10-13 | セイコーインスツル株式会社 | ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路 |
KR100421610B1 (ko) * | 2000-03-10 | 2004-03-10 | 주식회사 하이닉스반도체 | 저전압 동적로직의 전력소모 억제회로 |
JP2002026693A (ja) * | 2000-07-05 | 2002-01-25 | Matsushita Electric Ind Co Ltd | シュミット回路 |
-
2005
- 2005-08-11 US US11/574,975 patent/US20080238526A1/en not_active Abandoned
- 2005-08-11 CN CNA2005800374297A patent/CN101053157A/zh active Pending
- 2005-08-11 WO PCT/IB2005/052671 patent/WO2006027709A2/en active Application Filing
- 2005-08-11 JP JP2007530804A patent/JP2008512918A/ja active Pending
- 2005-08-11 EP EP05774444A patent/EP1792397A2/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI580185B (zh) * | 2015-03-05 | 2017-04-21 | 瑞昱半導體股份有限公司 | 類比開關電路 |
US9673800B2 (en) | 2015-03-05 | 2017-06-06 | Realtek Semiconductor Corp. | Analog switch circuit applicable to high frequency signal |
CN106033961A (zh) * | 2015-03-12 | 2016-10-19 | 瑞昱半导体股份有限公司 | 类比开关电路 |
CN106033961B (zh) * | 2015-03-12 | 2019-09-03 | 瑞昱半导体股份有限公司 | 类比开关电路 |
CN105610320A (zh) * | 2016-01-15 | 2016-05-25 | 中山芯达电子科技有限公司 | 同相时延升压电路 |
CN105680687A (zh) * | 2016-01-15 | 2016-06-15 | 中山芯达电子科技有限公司 | 反相时延升压电路 |
CN110635449A (zh) * | 2019-08-28 | 2019-12-31 | 长江存储科技有限责任公司 | 保护电路及测试结构 |
Also Published As
Publication number | Publication date |
---|---|
JP2008512918A (ja) | 2008-04-24 |
EP1792397A2 (en) | 2007-06-06 |
WO2006027709A2 (en) | 2006-03-16 |
US20080238526A1 (en) | 2008-10-02 |
WO2006027709A3 (en) | 2006-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101053157A (zh) | 具有输入滞后的快速开关电路 | |
CN108242886B (zh) | 一种防直通保护自适应死区电路及包含该电路的驱动电路 | |
US7548117B2 (en) | Differential amplifier having an improved slew rate | |
CN105549673B (zh) | 双模切换式ldo电路 | |
KR930000970B1 (ko) | 반도체 집적회로의 출력회로 | |
CN102577111B (zh) | 用于低失真可编程增益放大器的动态开关驱动器 | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
US20150270833A1 (en) | Clamp circuit and method for clamping voltage | |
US7498877B2 (en) | Power amplifier with automatic switching function | |
JP4050242B2 (ja) | 半導体集積回路装置の入出力回路 | |
JP5275278B2 (ja) | 差動増幅器、及びソースドライバ | |
CA2179124C (en) | Process compensated integrated circuit output driver | |
US8502564B2 (en) | Adjustable Schmitt trigger | |
KR20090102623A (ko) | 출력 드라이빙장치 | |
TWI714007B (zh) | 觸摸控制器積體電路中的自電容驅動偏移消除 | |
US6809590B1 (en) | Output stage using positive feedback to provide large current sourcing capability | |
EP1050106B1 (en) | Reverse current throttling of a mos transistor | |
KR100389035B1 (ko) | 역 극성 히스테리시스를 갖는 입력 버퍼 회로 | |
JP2011023924A (ja) | 出力バッファ回路 | |
CN113315371A (zh) | 四开关管升降压变换器自适应电荷泵控制电路及控制方法 | |
WO2023049059A1 (en) | Comparator architecture supporting lower oxide breakdown voltages | |
CN1305217C (zh) | 用于比较器的磁滞电路 | |
JP2927824B2 (ja) | 出力回路と電圧スパイクを減少する方法 | |
KR930005384Y1 (ko) | 전압제어 저항회로 | |
JPH11326398A (ja) | 電圧検知回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20080516 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20080516 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20071010 |