KR930005384Y1 - 전압제어 저항회로 - Google Patents
전압제어 저항회로 Download PDFInfo
- Publication number
- KR930005384Y1 KR930005384Y1 KR2019900017684D KR9017683D KR930005384Y1 KR 930005384 Y1 KR930005384 Y1 KR 930005384Y1 KR 2019900017684 D KR2019900017684 D KR 2019900017684D KR 9017683 D KR9017683 D KR 9017683D KR 930005384 Y1 KR930005384 Y1 KR 930005384Y1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- voltage
- transistors
- transistor
- gate
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 전압제어 저항회로도.
제2도는 본 고안의 전압제어 저항회로도.
* 도면의 주요부분에 대한 부호의 설명
M1-M8 : 트랜지스터 Iss : 전류원
Vcc, Vss : 전원 Vc : 제어전압
VGS: 게이트-소스전압
본 고안은 전압에 의하여 저항값을 조절하는 회로에 관한 것으로, 특히 저항값의 간단한 설정 및 정교한 값의 저항을 실현하는데 적당하도록 한 전압제어 저항회로에 관한 것이다.
일반적으로 사용되고 있는 종래의 전압제어 저항회로는 제1도에 도시한 바와 같이 트랜지스터(M1)의 소스를 단자(A)에 접속하고 그 게이트는 제어전압(Vc)를 통해 드레인과 함께 단자(B)에 접속하며 트랜지스터(M2)의 게이트는 제어전압(Vc)을 통해 소스와 함께 단자(A)에 접속함과 아울러 그 드레인을 단자(B)에 접속하는 한편 각 트랜지스터(M1,M2)의 벌크(bulk)를 전원(VDD)에 연결하여 구성하였으며 이때 단자(A,B)의 양단은 전압제어 저항으로 작용한다.
이와 같이 구성한 종래의 회로에 대하여 그 동작을 설명하면 다음과 같다.
트랜지스터(M1,M2)에 제어전압(Vc)을 가하면 상기 트랜지스터(M1,M2)는 활성영역에서 드레인전류가
이 되고 이때 단자(A,B)를 흐르는 전류(IAB)는 상기 두 전류의 합이므로
가 되어 양 단자(A,B)사이의 저항(RAB)은이 된다.
따라서 상기 저항(RAB)은 제어전압(Vc)의 함수가 되므로 상기 전압(Vc)을 적절히 선택하면 저항값(RAB)을 임의로 조절할 수가 있다.
그러나 상기와 같은 구성 및 동작방식으로 저항값(RAB)을 제어할 경우 상기 트랜지스터(M1,M2)는 선형영역에서 동작하여야 하는데 실제에 있어서, 상기 트랜지스터(M1,M2)는 그 벌크(bulk)-소스효과 때문에 문턱전압(VT)이 증가하게 되어 제어전압(Vc) 및 양 단자(A,B)사이의 전압(VAB)은 그 범위가 매우 좁아지므로 실제의 응용에는 많은 문제점이 따른다.
따라서, 본 고안은 이와 같은 종래 회로의 결함을 감안하여 부궤환(Negative Feedback)을 사용함으로써 트랜지스터의 벌크(bulk)-소스효과를 제거하여 선형특성을 향상시킴과 아울러 입력전압 및 제어전압의 동작범위를 개선하도록 안출한 것으로 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 회로도로 이에 도시한 바와 같이 전원(Vcc)에 소스를 접속한 트랜지스터(M1,M2)는 그 게이트를 트랜지스터(M1,M3)의 드레인에 각각 연결하고 소스를 전류원(Iss)에 공통접속한 트랜지스터(M3,M4)는 그 게이트를 접지 및 트랜지스터(M5)의 드레인에 접속하며 전원(Vcc)을 드레인에서, 제어전압(Vc)을 그 게이트에서 인가받는 트랜지스터(M6)는 그 소스를 트랜지스터(M5,M7)의 게이트 및 드레인에 각각 접속하며 게이트 및 소스를 공통접속한 트랜지스터(M7,M8)는 소스를 전원(Vss)에, 그 게이트를 트랜지스터(M2,M8)의 드레인의 공통접속점에 연결한다.
이와 같이 구성한 본 고안에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.
트랜지스터(M5)의 드레인-소스전압(VDS)에 대하여 차동증폭기를 구성하는 트랜지스터(M3,M4)는 그 소스에서 전류원(Iss)이 인가되어 있으므로 상기 트랜지스터(M3)의 드레이인 전류(I1)는,이 되고 이 전류는 트랜지스터(M1)의 소스전류를 구성하므로 상기 트랜지스터(M1)와 전류미러(current mirror)를 형성하는 트랜지스터(M2)의 드레인전수(I2)도 역시 상기 전류(I1)와 같게 되며, 이 전류(I1)에 의해 또 다른 전류미터(current mirror)를 구성하는 트랜지스터(M7)는 그 드레인 전류(I7)가 상기 전류(I1)와 같게 되어 상기 트랜지스터(M6)의 게이트-소스전압(VGS)은,가 된다. 한편 제어저항으로 사용되는 트랜지스터(M5)의 게이트전압(VA)는, 제어전압(Vc)과 상기 전압(VGS)의 차이므로가 되는데 일반적으로 이므로 상기 전압(VA)은,가 된다. 한편 트랜지스터(M5)의 드레인전류(Ix)는VDS이므로 상기 전류(Ix)는가 되며 이때 전압제어저항(Rx)은,의 값을 나타나게 되고, 따라서 상기 저항(Rx)은 일정한 상수(Iss,K1)에 대하여 제어전압(Vc)에 의하여 그 값이 결정된다. 한편 제어저항(Rx)에 대한 입력전압(Vx)의 범위는 트랜지스터(M4)를 포화영역에서 동작하도록 하는 값으로 제한이 되며 제어전압(Vc)은 트랜지스터(M5)를 선형영역에서 동작시키기 위해 두 전압(VGS,VA)의 합보다 커야한다.
이상에서와 같이 본 고안은 전압(VDS)에 의하여 제어를 받는 트랜지스터(M3)의 드레인전류(I1)를 전류미러에 의하여 피이드백(feedback)시켜서 다시 상기 전압(VDS)을 제어하도록 하여 제어저항(Rx)으로 작용하는 트랜지스터(M5)의 선형성을 향상시킬 뿐만아니라 벌크(bulk)-소스효과에 의한 문턱전압(VT)의 상승을 억제하여 제어전압(Vc)의 범위를 확장하는 효과가 있다.
Claims (1)
- 전압제어 저항회로에 있어서, 전원(Vcc)에 소스를 각기 접속한 트랜지스터(M1,M2)는 그 게이트를 트랜지스터(M1,M3)의 드레인에 공통 연결하고 각 소스를 전류원(Iss)에 공통 접속한 트랜지스터(M3,M4)는 그 게이트를 접지 및 트랜지스터(M5)의 드레인에 각기 접속하며, 제어전압(Vc)을 게이트에서 인가받는 트랜지스터(M6)는 그 소스를 트랜지스터(M5), (M7)의 게이트 및 드레인에 각기 접속하며, 게이트와 게이트, 소스와 소스를 서로 공통접속한 트랜지스터(M7,M8)는 그 소스를 전원(Vss)에, 게이트를 트랜지스터(M2,M8)의 드레인에 접속하여 구성한 것을 특징으로 하는 전압제어 저항회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900017684D KR930005384Y1 (ko) | 1990-11-17 | 1990-11-17 | 전압제어 저항회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900017684D KR930005384Y1 (ko) | 1990-11-17 | 1990-11-17 | 전압제어 저항회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930005384Y1 true KR930005384Y1 (ko) | 1993-08-16 |
Family
ID=19305554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900017684D KR930005384Y1 (ko) | 1990-11-17 | 1990-11-17 | 전압제어 저항회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930005384Y1 (ko) |
-
1990
- 1990-11-17 KR KR2019900017684D patent/KR930005384Y1/ko active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583037A (en) | High swing CMOS cascode current mirror | |
| US5359296A (en) | Self-biased cascode current mirror having high voltage swing and low power consumption | |
| US4550284A (en) | MOS Cascode current mirror | |
| US4399374A (en) | Current stabilizer comprising enhancement field-effect transistors | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| KR890004647B1 (ko) | 정전류원회로 및 이 회로를 사용한 차동증폭기 | |
| US5939933A (en) | Intentionally mismatched mirror process inverse current source | |
| US4887048A (en) | Differential amplifier having extended common mode input voltage range | |
| US6194967B1 (en) | Current mirror circuit | |
| KR100324452B1 (ko) | 조절된캐스코드이득증대를위한궤환증폭기 | |
| EP0138823B1 (en) | A current source circuit having reduced error | |
| US5672993A (en) | CMOS current mirror | |
| JPS59212009A (ja) | 電流増幅装置 | |
| US5021730A (en) | Voltage to current converter with extended dynamic range | |
| US6275075B1 (en) | Current comparator | |
| US4983929A (en) | Cascode current mirror | |
| US4933643A (en) | Operational amplifier having improved digitally adjusted null offset | |
| US9740232B2 (en) | Current mirror with tunable mirror ratio | |
| KR930005384Y1 (ko) | 전압제어 저항회로 | |
| US6556070B2 (en) | Current source that has a high output impedance and that can be used with low operating voltages | |
| US6538496B1 (en) | Low voltage, high impedance current mirrors | |
| US4839577A (en) | Current-controlling circuit | |
| JP2000330657A (ja) | 半導体装置 | |
| US6469548B1 (en) | Output buffer crossing point compensation | |
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 |