JPH11122195A - 受光素子内蔵集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 低い電源電圧で動作すると共に、定電圧出力
の温度特性が良好で、かつ、リップル除去比の高い定電
圧回路を備えた受光素子内蔵集積回路を提供する。 【解決手段】 受光素子,増幅器,出力回路および定電圧
回路を備える。上記定電圧回路において、基準電圧Ｖre
fを出力する基準電圧源２を差動増幅器１の非反転入力
端子に入力する。上記差動増幅器１の出力端子をＰＮＰ
トランジスタＱoutのベースに接続し、ＰＮＰトランジ
スタＱoutのエミッタを電源電圧Ｖccに接続する。上記
ＰＮＰトランジスタＱoutのコレクタとグランドとの間
に第１,第２抵抗ＲA,ＲBを直列接続する。そして、上記
第１,第２抵抗ＲA,ＲBの接続点と差動増幅器１の反転入
力端子とを帰還路３を介して接続する。上記定電圧回路
のＰＮＰトランジスタＱoutのコレクタから定電圧Ｖsを
出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、受光素子,増幅
器,出力回路および定電圧回路等で構成された受光素子
内蔵集積回路に関する。

【０００２】

【従来の技術】従来より、エンコーダ等に用いられる受
光素子内蔵集積回路では、ノイズの影響を特に受けやす
いモータ周辺に使用される場合に耐電源ノイズ特性が重
要となるため、集積回路内部に図８に示す定電圧回路を
設けている。

【０００３】上記定電圧回路は、ベースとコレクタとが
接続されたＮＰＮトランジスタＱ41のコレクタに電源電
圧Ｖccを抵抗Ｒ31を介して接続している。上記ＮＰＮト
ランジスタＱ41のベースとＮＰＮトランジスタＱ42のベ
ースとを接続し、ＮＰＮトランジスタＱ42のコレクタに
電源電圧Ｖccを接続している。上記ＮＰＮトランジスタ
Ｑ41のエミッタに、ベースとコレクタとが接続されたＮ
ＰＮトランジスタＱ43のコレクタを接続し、ＮＰＮトラ
ンジスタＱ43のエミッタをグランドＧＮＤに接続してい
る。また、エミッタに電源電圧Ｖccが接続されたＰＮＰ
トランジスタＱ44のベースに、ベースとコレクタが接続
されたＰＮＰトランジスタＱ45のベースを接続し、ＰＮ
ＰトランジスタＱ45のエミッタに電源電圧Ｖccを接続し
ている。上記ＰＮＰトランジスタＱ44のコレクタに、ベ
ースとコレクタが接続されたＮＰＮトランジスタＱ46の
コレクタを接続し、上記ＮＰＮトランジスタＱ46のエミ
ッタに、ベースとコレクタが接続されたＮＰＮトランジ
スタＱ47のコレクタを接続している。さらに、上記ＮＰ
ＮトランジスタＱ47のエミッタに、ベースとコレクタが
接続されたＮＰＮトランジスタＱ48のコレクタを接続し
ている。上記ＮＰＮトランジスタＱ48のエミッタとＮＰ
ＮトランジスタＱ42のエミッタを接続し、そのＮＰＮト
ランジスタＱ48のエミッタに、ベースとコレクタが接続
されたＮＰＮトランジスタＱ49のコレクタを接続してい
る。上記ＮＰＮトランジスタＱ49のベースとＮＰＮトラ
ンジスタＱ50のベースを接続し、ＮＰＮトランジスタＱ
50のコレクタをＰＮＰトランジスタＱ45のコレクタに接
続している。上記ＮＰＮトランジスタＱ50のエミッタを
抵抗Ｒ32を介してグランドＧＮＤに接続している。ま
た、上記ＮＰＮトランジスタＱ49のエミッタに、ベース
とコレクタが接続されたＮＰＮトランジスタＱ51のコレ
クタを接続し、そのＮＰＮトランジスタＱ51のエミッタ
をグランドＧＮＤに接続している。そして、上記ＮＰＮ
トランジスタＱ46のベースにベースが接続されたＮＰＮ
トランジスタＱ52のコレクタに電源電圧Ｖccを接続して
いる。この定電圧回路は、ＮＰＮトランジスタＱ52のエ
ミッタから定電圧Ｖsを出力する。

【０００４】上記構成の定電圧回路は、５つのトランジ
スタＱ46,Ｑ47,Ｑ48,Ｑ49,Ｑ51のベース・エミッタ間電
圧の和(５Ｖbe)を基準電圧として定電圧Ｖsを決定して
いる。図９に示すように、ダイオード(ベースとコレク
タが接続されたトランジスタ)に流れる電流Ｉcとベース
・エミッタ間電圧Ｖbeとの関係を表す特性曲線からダイ
オードに流れる電流値が大きい程、電流の変化に対して
ベース・エミッタ間電圧の変化が少なくなることがわか
る。上記定電圧回路では、このベース・エミッタ間電圧
Ｖbeの電流依存性を利用して、電源ノイズに対して安定
した定電圧Ｖsを供給するため、５段のトランジスタに
百数十μＡの電流を流している。上記定電圧回路の電源
電圧Ｖccが±α変動すると、すなわち、電源電圧にノイ
ズがのると、図８のＡ点が(Ｖcc−Ｖbe)±αで変動して
も、５つのトランジスタＱ46,Ｑ47,Ｑ48,Ｑ49,Ｑ51に流
れる電流が変動しても、基準電圧(５Ｖbe)の変動を抑え
て、電源電圧Ｖccの変動が定電圧出力に影響しにくくし
て、耐電源ノイズ性を向上している。

【０００５】

【発明が解決しようとする課題】ところで、上記定電圧
回路では、定電圧Ｖsを出力する出力段にＮＰＮトラン
ジスタＱ52を使用しているので、 Ｖcc−Ｖce−Ｖbe＞Ｖs Ｖcc：電源電圧 Ｖce：ＰＮＰトランジスタＱ44のコレクタ−エミッタ間
電圧 Ｖbe：ＮＰＮトランジスタＱ52のベース・エミッタ間電
圧 の条件を満足しないと、この定電圧回路は動作しない。
さらに、上記トランジスタＱ46,Ｑ47,Ｑ48,Ｑ49,Ｑ51の
ベース・エミッタ間電圧Ｖbeの和(５Ｖbe)で定電圧Ｖs
を決定しているため、電源電圧Ｖccが(５Ｖbe＋１Ｖce)
以上の電圧でないと動作しない。したがって、上記定電
圧回路を内蔵する受光素子内蔵集積回路では、２．５Ｖ
動作のような低電圧動作ができないという問題がある。

【０００６】また、上記トランジスタＱ46,Ｑ47,Ｑ48,
Ｑ49,Ｑ51のベース・エミッタ間電圧Ｖbeの温度特性が
−２ｍＶ／℃とした場合、定電圧Ｖsの温度特性が約−
８ｍＶ／℃となるため、定電圧Ｖsは温度変化による変
動が大きく、受光素子内蔵集積回路の性能が低下すると
いう問題がある。

【０００７】そこで、この発明の目的は、低い電源電圧
で動作すると共に、定電圧出力の温度特性が良好で、か
つ、リップル除去比の高い定電圧回路を備えた性能のよ
い受光素子内蔵集積回路を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の受光素子内蔵集積回路は、受光素子,増
幅器,出力回路および定電圧回路を備えた受光素子内蔵
集積回路において、上記定電圧回路は、基準電圧を出力
する基準電圧部と、上記基準電圧部からの上記基準電圧
が非反転入力端子に入力された差動増幅器と、上記差動
増幅部の出力端子がベースに接続され、エミッタに電源
が接続されたＰＮＰトランジスタと、上記ＰＮＰトラン
ジスタのコレクタとグランドとの間に直列接続された第
１,第２抵抗と、上記第１,第２抵抗の接続点と上記差動
増幅器の反転入力端子とを接続する帰還路とを有するこ
とを特徴としている。

【０００９】上記請求項１の受光素子内蔵集積回路によ
れば、上記差動増幅器の非反転入力端子に基準電圧を入
力し、反転入力端子に第１,第２の抵抗の接続点を接続
しているので、上記ＰＮＰトランジスタのコレクタから
上記基準電圧と第１,第２の抵抗によって定まる定電圧
を出力する。このとき、上記定電圧が下がると、差動増
幅器の非反転入力端子の電位が下がって、差動増幅器の
出力が上がり定電圧が上がる一方、逆に定電圧Ｖsが上
がると、差動増幅器の非反転入力端子の電位が上がっ
て、差動増幅器の出力が下がり定電圧Ｖsを下がり、安
定な定電圧を出力する。上記定電圧回路の定電圧の出力
段をＰＮＰトランジスタとすることによって、出力する
定電圧を(Ｖcc−Ｖce)まで設定できる(Ｖccは電源電
圧、ＶceはＰＮＰトランジスタのコレクタ・エミッタ間
電圧とする)。したがって、定電圧出力が同じ電圧であ
っても、より低い電源電圧で動作する定電圧回路を備え
ることによって、低電圧回路内蔵であるにもかかわら
ず、低電圧動作が可能な受光素子内蔵集積回路を実現で
きる。

【００１０】また、請求項２の受光素子内蔵集積回路
は、請求項１の受光素子内蔵集積回路において、上記基
準電圧部の上記基準電圧を２つのトランジスタのベース
・エミッタ間電圧Ｖbeの和２Ｖbeとし、上記第１,第２
の抵抗を夫々ＲA,ＲBとすると、上記ＰＮＰトランジス
タのコレクタより出力される定電圧Ｖsが、 Ｖs ＝ ２Ｖbe(ＲA＋ＲB)／ＲB の関係を満足することを特徴としている。

【００１１】上記請求項２の受光素子内蔵集積回路によ
れば、定電圧Ｖsの基準となる電圧を２つのトランジス
タのベース・エミッタ間電圧の和２Ｖbeとしているの
で、従来のように基準電圧が５Ｖbeである回路に比べ
て、電源電圧の変動によるベース・エミッタ間電圧に流
れる電流の変化に対してベース・エミッタ間電圧の変化
がより小さくなるため、電源電圧ノイズに対するリップ
ル除去特性を向上できる。

【００１２】また、請求項３の受光素子内蔵集積回路
は、請求項２の受光素子内蔵集積回路において、上記基
準電圧部の上記基準電圧の温度係数によって上記定電圧
Ｖsが変動がしないように、上記第１,第２の抵抗の温度
係数を夫々異なる温度係数に設定したことを特徴として
いる。

【００１３】上記請求項３の受光素子内蔵集積回路によ
れば、上記基準電圧部の基準電圧は、トランジスタの温
度特性によって変動し、それに従って上記定電圧回路か
ら出力される定電圧Ｖsが変動するが、第１の抵抗の温
度係数を高くすると共に、第２の抵抗の温度係数を低く
することによって、上記定電圧Ｖsの変動を低減でき、
定電圧Ｖsの温度特性を向上できる。

【００１４】

【発明の実施の形態】以下、この発明の受光素子内蔵集
積回路を図示の実施の形態により詳細に説明する。

【００１５】図１はこの発明の実施の一形態の受光素子
内蔵集積回路の概略ブロック図である。図１において、
負極側がグランドＧＮＤに接続された基準電圧部として
の基準電圧源２の正極側を差動増幅器１の非反転入力端
子に接続している。上記差動増幅器１に電源電圧Ｖccを
接続している。上記差動増幅器１の出力端子にベースが
接続されたＰＮＰトランジスタＱoutのコレクタに電源
電圧Ｖccを接続している。上記ＰＮＰトランジスタＱou
tのエミッタに、直列接続された抵抗ＲA,ＲBを介してグ
ランドＧＮＤを接続している。上記抵抗ＲAと抵抗ＲBと
の接続点と増幅器１の反転入力端子とを帰還路３を介し
て接続している。上記抵抗ＲAに位相補償用のコンデン
サＣを並列接続している。上記定電圧回路は、ＰＮＰト
ランジスタＱoutのコレクタから定電圧Ｖsを出力する。

【００１６】また、図２は上記定電圧回路の詳細な回路
図を示している。図２において、ベースとコレクタが接
続されたＮＰＮトランジスタＱ1のコレクタに電源電圧
Ｖccを抵抗Ｒ1を介して接続し、ＮＰＮトランジスタＱ1
のエミッタに、ベースとコレクタが接続されたＮＰＮト
ランジスタＱ2のコレクタを接続している。上記ＮＰＮ
トランジスタＱ2のエミッタをグランドＧＮＤに接続し
ている。また、上記ＮＰＮトランジスタＱ1のベースに
ベースが接続されたＮＰＮトランジスタＱ3のコレクタ
を電源電圧Ｖccに接続している。上記ＮＰＮトランジス
タＱ3のエミッタに、エミッタに電源電圧Ｖccが接続さ
れたＰＮＰトランジスタＱ9のコレクタを接続してい
る。上記ＰＮＰトランジスタＱ9のベースに、エミッタ
に電源電圧Ｖccが接続されたＰＮＰトランジスタＱ10の
ベースを接続し、ＰＮＰトランジスタＱ10のベースとコ
レクタとを接続している。上記ＮＰＮトランジスタＱ3
のエミッタに、ベースとコレクタが接続されたＮＰＮト
ランジスタＱ4のコレクタを接続している。上記ＮＰＮ
トランジスタＱ4のエミッタに、ベースとコレクタが接
続されたＮＰＮトランジスタＱ5のコレクタを接続して
いる。上記ＮＰＮトランジスタＱ5のエミッタをグラン
ドＧＮＤに接続している。また、上記ＮＰＮトランジス
タＱ4のベースに、ＮＰＮトランジスタＱ6のベースとＮ
ＰＮトランジスタＱ7のベースを接続している。上記Ｎ
ＰＮトランジスタＱ6のコレクタをＰＮＰトランジスタ
Ｑ10のコレクタに接続している。上記ＮＰＮトランジス
タＱ6とグランドＧＮＤとの間を抵抗Ｒ2を介して接続し
ている。また、上記ＮＰＮトランジスタＱ7のコレクタ
に、エミッタに電源電圧Ｖccが接続されたＰＮＰトラン
ジスタＱ11のコレクタを接続している。上記ＮＰＮトラ
ンジスタＱ7のエミッタを抵抗Ｒ3を介してグランドＧＮ
Ｄに接続している。また、上記ＰＮＰトランジスタＱ11
のベースに、エミッタに電源電圧Ｖccが接続されたＰＮ
ＰトランジスタＱ12のベースを接続している。上記ＰＮ
ＰトランジスタＱ12のベースとコレクタを接続し、その
コレクタをＮＰＮトランジスタＱ8のコレクタに接続し
ている。上記ＮＰＮトランジスタＱ8のエミッタをＮＰ
ＮトランジスタＱ7のエミッタに接続している。上記Ｎ
ＰＮトランジスタＱ7のコレクタに、エミッタが電源電
圧Ｖccに接続されたＰＮＰトランジスタＱoutのベース
を接続している。そして、図１と同様に、ＰＮＰトラン
ジスタＱout,抵抗ＲA,ＲBおよびコンデンサＣを接続し
ている。

【００１７】上記ＮＰＮトランジスタＱ1〜Ｑ３および
抵抗Ｒ１で起動回路１１を構成すると共に、ＰＮＰトラ
ンジスタＱ9,Ｑ10とＮＰＮトランジスタＱ4〜Ｑ6および
抵抗Ｒ2で基準電圧回路１２を構成している。上記起動
回路１１と基準電圧回路１２とで基準電圧源２を構成し
ている。また、上記ＰＮＰトランジスタＱ11,Ｑ12とＮ
ＰＮトランジスタＱ7,Ｑ8および抵抗Ｒ3で反転増幅器１
３を構成している。

【００１８】上記構成の受光素子内蔵集積回路の定電圧
回路では、上記差動増幅器１３に、基準電圧回路１２の
ＮＰＮトランジスタＱ4,Ｑ5の２つのベース・エミッタ
間電圧Ｖbeで決定された基準電圧Ｖref(＝２Ｖbe)が一
方の入力端子(ＮＰＮトランジスタＱ7)に入力され、定
電圧Ｖsを抵抗ＲA,ＲBで分圧した電圧が他方の入力端子
(ＮＰＮトランジスタＱ8)に入力される。

【００１９】上記基準電圧回路１２の基準電圧Ｖref
は、 Ｖref＝２Ｖbe Ｖbe＝ｋＴ／ｑｌｎ(Ｉ／Ｉs) ｋ：ボルツマン定数 Ｔ：温度 ｑ：電子の電荷 Ｉ：Ｖbe(ＮＰＮトランジスタＱ５)／Ｒ2 Ｉs：接合飽和電流 で表される。

【００２０】上記定電圧回路の差動増幅器１３の非反転
入力端子に基準電圧Ｖrefを入力し、反転入力端子に抵
抗ＲA,ＲBの接続点を接続しているので、ＰＮＰトラン
ジスタＱoutから出力される定電圧Ｖsは、 Ｖs＝２Ｖbe(ＲA＋ＲB)／ＲB で決定される。そして、上記定電圧回路は、定電圧Ｖs
が下がると、アンプの出力があがり定電圧Ｖsを上げる
ように働き、逆に定電圧Ｖsが上がると、アンプの出力
がさがり定電圧Ｖsを下げるように働いて、安定な定電
圧Ｖsを受光素子内蔵集積回路の各素子に供給する。

【００２１】例えば、この定電圧回路において、ベース
・エミッタ間電圧Ｖbe＝０．７Ｖとすると、ＮＰＮトラ
ンジスタＱ8のべースに約１．４Ｖの電圧が印加され、
抵抗ＲA,ＲBの設定で定電圧Ｖsの値を設定でき、抵抗Ｒ
Aと抵抗ＲBとの抵抗比を２．５：１とし、ＲA＝６０ｋ
Ω,ＲB＝２４ｋΩに設定すると、定電圧Ｖsは１．９６
Ｖとなる。

【００２２】このように、上記定電圧Ｖsの出力段にＰ
ＮＰトランジスタＱoutを用いているため、上記抵抗Ｒ
A,ＲBの設定の場合、１．９６Ｖ＋Ｖce(０．１〜０．２
Ｖ)の低い電源電圧で動作する(ＶceはＰＮＰトランジス
タＱoutのコレクタ・エミッタ間電圧)。つまり、常温に
おいては、電源電圧約２．２Ｖで動作するのである。し
たがって、例えば−２５℃〜８０℃の温度範囲におい
て、少なくとも２．５Ｖ程度の低電圧動作が可能であ
る。

【００２３】また、上記抵抗ＲA,ＲBを同じ種類の抵抗
を用いた場合、図３に示すように、定電圧Ｖsの温度特
性は約−５ｍＶ／℃であり、従来の定電圧回路に比べて
定電圧出力の温度特性が向上している。

【００２４】また、上記差動増幅器１３のＮＰＮトラン
ジスタＱ6のべース電位(基準電圧回路１２の基準電圧)
は、約−４ｍＶ／℃の温度特性を有するが、抵抗ＲBに
温度特性の低い抵抗(例えばべース拡散抵抗)を用いると
共に、抵抗ＲAに温度特性の高い抵抗(例えばインプラ抵
抗(多量の酸素イオンをシリコンに注入した後に熱処理
することによって形成された抵抗))を用いることによっ
て、定電圧Ｖsの温度特性を向上することができる。図
４に上記抵抗ＲA,ＲBを異なる温度係数にした場合の定
電圧Ｖsの温度特性のシミュレーション結果を示してい
る。

【００２５】また、図９に示すように、ダイオード(ベ
ースとコレクタが接続されたトランジスタ)の電流Ｉc−
Ｖbe特性曲線からダイオードの電流Ｉcが大きい程、ベ
ース・エミッタ間電圧Ｖbeの変化が小さいという電流依
存性を利用して、この定電圧回路は、ＮＰＮトランジス
タＱ4,Ｑ5のベース・エミッタ間電圧Ｖbeの変動が小さ
くなるように電流を流すことによって、電源電圧Ｖccの
変動の影響を受けにくくしている。

【００２６】また、上記定電圧回路は、定電圧Ｖsの基
準となる電圧をダイオードとして用いられたトランジス
タＱ4,Ｑ5の基準電圧(２Ｖbe)で決定しているため、基
準電圧が(５Ｖbe)である従来の回路に比べて、電源電圧
ノイズに対するリップル除去特性をより向上することが
できる。図５は上記受光素子内蔵集積回路のリップル除
去比のシミュレーション結果を示しており、図１０に示
す従来回路のリップル除去比のシミュレーション結果と
比べて、電源電圧ノイズに対するリップル除去特性が向
上しているのが分かる。

【００２７】図６は上記定電圧回路を用いた受光素子内
蔵集積回路としてのエンコーダ用ＩＣのブロック図を示
している。

【００２８】図６において、フォトダイオードＰＤ４の
両端を増幅器ＯＰ１の両入力端子に夫々接続すると共
に、フォトダイオードＰＤ２の両端を増幅器ＯＰ２の両
入力端子に夫々接続している。また、フォトダイオード
ＰＤ３の両端を増幅器ＯＰ３の両入力端子に夫々接続す
ると共に、フォトダイオードＰＤ１の両端を増幅器ＯＰ
４の両入力端子に夫々接続している。上記増幅器ＯＰ１
〜ＯＰ４の出力端子とフォトダイオードＰＤ１〜ＰＤ４
のカソードとを抵抗Ｒ21〜Ｒ24を介して接続している。

【００２９】上記増幅器ＯＰ１の出力端子を差動増幅器
ＯＰ５の非反転入力端子に接続し、増幅器ＯＰ２の出力
端子を差動増幅器ＯＰ５の反転入力端子に接続してい
る。また、上記増幅器ＯＰ３の出力端子を差動増幅器Ｏ
Ｐ６の非反転入力端子に接続し、増幅器ＯＰ４の出力端
子を差動増幅器ＯＰ６の反転入力端子に接続している。
上記差動増幅器ＯＰ５,ＯＰ６には、電源電圧Ｖccが接
続された定電圧回路１０からの定電圧Ｖsを夫々接続し
ている。上記定電圧回路１０は図１,図２に示す定電圧
回路である。

【００３０】上記差動増幅器ＯＰ５の出力端子にＮＰＮ
トランジスタＱ31のベースを接続し、そのＮＰＮトラン
ジスタＱ31のコレクタに定電流源Ｉ1を介して電源電圧
Ｖccを接続している。上記ＮＰＮトランジスタＱ31のコ
レクタに、コレクタに抵抗Ｒ25を介して電源電圧Ｖccが
接続されたＮＰＮトランジスタＱ32のベースを接続して
いる。上記ＮＰＮトランジスタＱ31,Ｑ32の各エミッタ
をグランドＧＮＤに接続している。上記ＮＰＮトランジ
スタＱ32のコレクタから電圧ＶOBを出力する。

【００３１】また、上記差動増幅器ＯＰ６の出力端子に
ＮＰＮトランジスタＱ33のベースを接続し、そのＮＰＮ
トランジスタＱ33のコレクタに定電流源Ｉ2を介して電
源電圧Ｖccを接続している。上記ＮＰＮトランジスタＱ
33のコレクタに、コレクタに抵抗Ｒ26を介して電源電圧
Ｖccが接続されたＮＰＮトランジスタＱ34のベースを接
続している。上記ＮＰＮトランジスタＱ33,Ｑ34の各エ
ミッタをグランドＧＮＤに接続している。上記ＮＰＮト
ランジスタＱ33のコレクタから電圧ＶOAを出力する。

【００３２】上記構成のエンコーダ用ＩＣでは、出力ト
ランジスタＱ32,Ｑ34で数１０ｍＡの電流を出力するこ
とが要求され、なおかつ、モーター(図示せず)等と同じ
電源ラインで使用することもあるため、電源ノイズによ
る誤動作が問題になることがあるが、定電圧回路の定電
圧Ｖsの基準となる電圧をダイオード２段の(２Ｖbe)で
決定しているため、ダイオード５段の(５Ｖbe)で決定し
ている従来回路に比べて、電源電圧ノイズに対するリッ
プル除去特性が特に向上している。

【００３３】このように、低い電源電圧で動作すると共
に、定電圧出力の温度特性が良好で、かつ、リップル除
去比の高い定電圧回路１０を備えることによって、低電
圧動作が可能な性能のよいエンコーダ用ＩＣを実現する
ことができる。

【００３４】上記実施の形態では、基準電圧部としての
起動回路１１と基準電圧回路１２を用いたが、基準電圧
部はこれに限らないのは勿論である。

【００３５】例えば、図７に示すような基準電圧部を有
する定電圧回路でもよい。図７の定電圧回路において、
図２の定電圧回路と同一の構成部は、同一参照番号を付
している。図７に示すように、ベースとコレクタが接続
されたＮＰＮトランジスタＱ1のコレクタに抵抗Ｒ11を
介して電源電圧Ｖccを接続し、ＮＰＮトランジスタＱ1
のエミッタを抵抗Ｒ12を介してグランドＧＮＤに接続し
ている。上記ＮＰＮトランジスタＱ1のベースにＮＰＮ
トランジスタＱ3ベースを接続し、ＮＰＮトランジスタ
Ｑ3のエミッタを抵抗Ｒ14を介してグランドＧＮＤに接
続している。また、エミッタに電源電圧Ｖccが接続され
たＰＮＰトランジスタＱ21のベースに、エミッタに電源
電圧Ｖccが接続されたＰＮＰトランジスタＱ22のベース
を接続している。上記ＰＮＰトランジスタＱ21のベース
とコレクタとを接続している。上記ＰＮＰトランジスタ
Ｑ21のコレクタにＮＰＮトランジスタＱ24のコレクタを
接続している。上記ＮＰＮトランジスタＱ24のエミッタ
とＮＰＮトランジスタＱ3のエミッタとを接続してい
る。上記ＮＰＮトランジスタＱ24のベースに、エミッタ
が電源電圧Ｖccが接続されたＰＮＰトランジスタＱ23の
コレクタを接続している。上記ＰＮＰトランジスタＱ23
のベースにＮＰＮトランジスタＱ25のコレクタを接続し
ている。また、上記ＰＮＰトランジスタＱ23のベースに
ＰＮＰトランジスタＱ22のコレクタを接続している。上
記ＮＰＮトランジスタＱ24のベースにＮＰＮトランジス
タＱ25のベースを接続している。なお、上記ＮＰＮトラ
ンジスタＱ24とＮＰＮトランジスタＱ25のエミッタ面積
比を１：ｘとしている(ｘは適宜設定)。また、上記ＮＰ
ＮトランジスタＱ25のコレクタとＰＮＰトランジスタＱ
22のコレクタとを接続している。上記ＮＰＮトランジス
タＱ25のエミッタを抵抗Ｒ13を介してＮＰＮトランジス
タＱ24のエミッタに接続している。

【００３６】また、上記ＮＰＮトランジスタＱ25のベー
スをＮＰＮトランジスタＱ7のベースに接続している。
上記ＮＰＮトランジスタＱ7のコレクタに、エミッタに
電源電圧Ｖccが接続されたＰＮＰトランジスタＱ11のコ
レクタを接続している。上記ＮＰＮトランジスタＱ7の
エミッタを抵抗Ｒ3を介してグランドＧＮＤに接続して
いる。また、上記ＰＮＰトランジスタＱ11のベースに、
エミッタに電源電圧Ｖccが接続されたＰＮＰトランジス
タＱ12のベースを接続している。上記ＰＮＰトランジス
タＱ12のベースとコレクタを接続し、そのコレクタをＮ
ＰＮトランジスタＱ8のコレクタに接続している。上記
ＮＰＮトランジスタＱ8のエミッタをＮＰＮトランジス
タＱ7のエミッタに接続している。

【００３７】そして、上記ＮＰＮトランジスタＱ7のコ
レクタに、エミッタが電源電圧Ｖccに接続されたＰＮＰ
トランジスタＱoutのベースを接続し、ＰＮＰトランジ
スタＱoutのコレクタを直列接続された抵抗ＲA,ＲBを介
してグランドＧＮＤに接続している。上記抵抗ＲAにコ
ンデンサＣを並列接続している。そして、上記抵抗ＲA
と抵抗ＲBとの接続点をＮＰＮトランジスタＱ8のベース
に接続している。上記定電流回路は、ＰＮＰトランジス
タＱoutのコレクタから定電圧Ｖsを出力する。

【００３８】

【発明の効果】以上より明らかなように、請求項１の発
明の受光素子内蔵集積回路は、受光素子,増幅器,出力回
路および定電圧回路を備えた受光素子内蔵集積回路にお
いて、上記定電圧回路は、基準電圧を出力する基準電圧
部と、上記基準電圧部からの上記基準電圧が非反転入力
端子に入力された差動増幅器と、上記差動増幅部の出力
端子がベースに接続され、エミッタに電源が接続された
ＰＮＰトランジスタと、上記ＰＮＰトランジスタのコレ
クタとグランドとの間に直列接続された第１,第２抵抗
と、上記第１,第２抵抗の接続点と上記差動増幅器の反
転入力端子とを接続する帰還路とを有するものである。

【００３９】したがって、請求項１の発明の受光素子内
蔵集積回路によれば、上記定電圧回路の定電圧の出力段
をＰＮＰトランジスタとすることによって、この定電圧
回路は、出力する定電圧を(電源電圧Ｖcc−ＰＮＰトラ
ンジスタのコレクタ・エミッタ間電圧Ｖce)まで設定し
ても動作できる。したがって、例えば２．２Ｖの低い電
源電圧で動作する定電圧回路を備えることによって、低
電圧回路内蔵にもかかわらず、低電圧動作が可能な受光
素子内蔵集積回路を実現することができる。

【００４０】また、請求項２の発明の受光素子内蔵集積
回路は、請求項１の受光素子内蔵集積回路において、上
記基準電圧部の上記基準電圧を２つのトランジスタのベ
ース・エミッタ間電圧Ｖbeの和２Ｖbeとし、上記第１,
第２の抵抗を夫々ＲA,ＲBとすると、上記ＰＮＰトラン
ジスタのコレクタより出力される定電圧Ｖsが、Ｖs ＝
２Ｖbe(ＲA＋ＲB)／ＲBの関係を満足するので、定電
圧Ｖsの基準となる電圧をダイオードとして用いられた
トランジスタ２段の基準電圧２Ｖbeで決定しているた
め、従来のようにダイオードとして用いられたトランジ
スタ５段の基準電圧が(５Ｖbe)である回路に比べて、電
源電圧ノイズに対するリップル除去特性を向上すること
ができる。

【００４１】また、請求項３の発明の受光素子内蔵集積
回路は、請求項２の受光素子内蔵集積回路において、上
記基準電圧部の上記基準電圧の温度係数によって上記定
電圧Ｖsが変動がしないように、上記第１,第２の抵抗を
夫々異なる温度係数に設定しているので、上記基準電圧
部の基準電圧が温度特性によって変動しても、上記定電
圧Ｖsの変動を低減でき、定電圧Ｖsの温度特性を向上す
ることができる。

【図面の簡単な説明】

【図１】 図１はこの発明の実施の一形態の受光素子内
蔵集積回路に用いられる定電圧回路の概略ブロック図で
ある。

【図２】 図２は上記定電圧回路の回路図である。

【図３】 図３は上記定電圧回路において温度係数が同
じ抵抗ＲA,ＲBを用いた場合の定電圧Ｖsの温度特性を示
す図である。

【図４】 図４は上記定電圧回路において温度係数が異
なる抵抗ＲA,ＲBを用いた場合の定電圧Ｖsの温度特性を
示す図である。

【図５】 図５は上記定電圧回路の周波数に対するリッ
プル除去比を示す図である。

【図６】 図６は上記定電圧回路を用いたエンコーダ用
集積回路のブロック図である。

【図７】 図７はこの発明の他の実施形態の受光素子内
蔵集積回路の回路図である。

【図８】 図８は従来の受光素子内蔵集積回路の回路図
である。

【図９】 図９は上記定電圧回路のＮＰＮトランジスタ
のコレクタ電流とベース・エミッタ間電圧との関係を示
す図である。

【図１０】 図１０は上記定電圧回路の周波数に対する
リップル除去比を示す図である。

【符号の説明】 １…増幅器、２…基準電圧、３…帰還路、Ｑout…ＰＮ
Ｐトランジスタ、ＲA,ＲB…抵抗、１１…起動回路、１
２…基準電圧回路、１３…差動増幅器、Ｑ1〜Ｑ8…ＮＰ
Ｎトランジスタ、Ｑ9〜Ｑ12…ＰＮＰトランジスタ、Ｒ1
〜Ｒ3…抵抗、Ｃ…コンデンサ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｇ０１Ｄ 5/30

Claims (3)

【特許請求の範囲】
1. 【請求項１】 受光素子,増幅器,出力回路および定電圧
   回路を備えた受光素子内蔵集積回路において、 上記定電圧回路は、 基準電圧を出力する基準電圧部と、 上記基準電圧部からの上記基準電圧が非反転入力端子に
   入力された差動増幅器と、 上記差動増幅部の出力端子がベースに接続され、エミッ
   タに電源が接続されたＰＮＰトランジスタと、 上記ＰＮＰトランジスタのコレクタとグランドとの間に
   直列接続された第１,第２抵抗と、 上記第１,第２抵抗の接続点と上記差動増幅器の反転入
   力端子とを接続する帰還路とを有することを特徴とする
   受光素子内蔵集積回路。
2. 【請求項２】 請求項１に記載の受光素子内蔵集積回路
   において、 上記基準電圧部の上記基準電圧を２つのトランジスタの
   ベース・エミッタ間電圧Ｖbeの和２Ｖbeとし、 上記第１,第２の抵抗を夫々ＲA,ＲBとすると、上記ＰＮ
   Ｐトランジスタのコレクタより出力される定電圧Ｖs
   が、 Ｖs ＝ ２Ｖbe(ＲA＋ＲB)／ＲB の関係を満足することを特徴とする受光素子内蔵集積回
   路。
3. 【請求項３】 請求項２に記載の受光素子内蔵集積回路
   において、 上記基準電圧部の上記基準電圧の温度係数によって上記
   定電圧Ｖsが変動がしないように、上記第１,第２の抵抗
   の温度係数を夫々異なる温度係数に設定したことを特徴
   とする受光素子内蔵集積回路。