JPH10242772A - 電流電圧変換回路およびその調整方法 - Google Patents

Abstract

(57)【要約】 【課題】 低コストに製造できると共に、基準出力電圧
やゲインを容易に設定または変更できる電流電圧変換回
路を提供する。 【解決手段】 エミッタが接地された入力用NPNトラン
ジスタＱ1を有するエミッタ接地型増幅回路を備える。
上記入力用NPNトランジスタＱ1のベースとエミッタとの
間に、外付けされた第１の抵抗Ｒ1を接続する。また、
上記入力用NPNトランジスタのベースとエミッタ接地型
増幅回路の出力端子との間に、外付けされた第２の抵抗
Ｒ2を接続する。上記第１の抵抗Ｒ1の抵抗値を設定する
ことにより、フォトダイオードＰＤ１の受光量がゼロの
ときのエミッタ接地型増幅回路の基準出力電圧を設定ま
たは変更する。上記第２の抵抗Ｒ2の抵抗値を設定する
ことにより、エミッタ接地型増幅回路のゲインを設定ま
たは変更する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光強度の検出に
よって物体の動き等を判断する例えばパソコン用の光学
式ポインティングデバイスとしてのジョイスティックや
マウス等に使用される電流電圧変換回路に関する。

【０００２】

【従来の技術】従来、フォトダイオードからの受光電流
を電流電圧変換して増幅する電流電圧変換回路として
は、図７に示すようなものがある。この電流電圧変換回
路は、抵抗Ｒ21,Ｒ22、PNPトランジスタＱ21,Ｑ22、NPN
トランジスタＱ23,Ｑ24および定電流源Ｉ11で構成され
た1組の差動増幅回路と、PNPトランジスタＱ25,定電流
源Ｉ12で構成されたバッファ回路と、NPNトランジスタ
Ｑ26〜Ｑ28と定電流源Ｉ13で構成されたエミッタフォロ
ワ型出力回路と、NPNトランジスタＱ23のベースに一端
が接続され、他端が出力端子としてのNPNトランジスタ
Ｑ26のエミッタに接続された帰還抵抗Ｒfとを備えてい
る。上記NPNトランジスタＱ23のベースにフォトダイオ
ードＰＤ２のアノードを接続する一方、フォトダイオー
ドＰＤ２のカソードにカソードバイアス電圧源Ｋ(通常
は電源ＶCC)を接続している。また、上記NPNトランジス
タＱ24のベースに基準電圧発生回路(図示せず)からの基
準電圧源ＶRを接続している。この基準電圧源ＶRからの
基準電圧によって、フォトダイオードＰＤ２の受光量が
ゼロのときの基準出力電圧が定まる。

【０００３】上記構成の電流電圧変換回路において、フ
ォトダイオードＰＤ２がＬＥＤ等からの光を受光する
と、フォトダイオードＰＤ２に受光電流Ｉpが流れて、
その受光電流Ｉpは、帰還抵抗Ｒfを介して出力端子に流
れ込む。このとき、上記受光電流Ｉpは、帰還抵抗Ｒfに
流れた電流に比例して電圧に変換され、出力端子から出
力電圧ＶＯとして出力される。すなわち、上記出力電圧
ＶＯは次式で表される。

【０００４】ＶＯ＝ＶR−Ｉp×Ｒf＋ＩB×Ｒf (ＩB：NPNトランジスタＱ23のベース電流)

【発明が解決しようとする課題】しかしながら、上記電
流電圧変換回路では、上記差動増幅回路の入力端子に基
準電圧発生回路(基準電圧源ＶR)からの基準電圧を与え
る必要がある。したがって、１チップの半導体集積回路
でこの回路を実現するには、基準電圧発生回路を半導体
集積回路に組み込む必要があるため、回路規模が大きく
なって、半導体集積回路の製造コストの上昇を招くとい
う問題がある。また、上記基準電圧を半導体集積回路内
部で発生させるため、一度設定された基準電圧を簡単に
は変更することができないという欠点がある。上記基準
電圧を変更する場合は、基準電圧発生回路の設計変更お
よび半導体集積回路製造用マスクの新規製作を伴い、新
たに開発期間および開発コストが必要となり、簡単に変
更することはできない。

【０００５】そこで、この発明の目的は、低コストに製
造できると共に、基準出力電圧やゲインを容易に設定ま
たは変更できる電流電圧変換回路を提供することにあ
る。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の電流電圧変換回路は、エミッタが接地さ
れた入力用NPNトランジスタを有し、フォトダイオード
からの受光電流を電流電圧変換して増幅する半導体集積
回路で構成されたエミッタ接地型増幅回路と、上記入力
用NPNトランジスタのベースとエミッタとの間に接続さ
れ、上記フォトダイオードの受光量がゼロのときの上記
エミッタ接地型増幅回路の基準出力電圧を定めるための
第１の抵抗と、上記入力用NPNトランジスタのベースと
上記エミッタ接地型増幅回路の出力端子との間に接続さ
れ、上記エミッタ接地型増幅回路のゲインを定めるため
の第２の抵抗とを備えて、上記第１の抵抗と上記第２の
抵抗のうちの少なくとも一方が上記半導体集積回路に対
して外付けされていることを特徴としている。

【０００７】上記請求項１の電流電圧変換回路によれ
ば、ＩＣ(集積回路)チップに内蔵される抵抗に比べて、
抵抗値のばらつきが例えば±1％以下と小さいディスク
リート部品の高精度抵抗を第１の抵抗として外付けする
ことによって、上記フォトダイオードの受光量がゼロの
ときの上記エミッタ接地型増幅回路の基準出力電圧のば
らつきを低減する。また、上記高精度抵抗を第２の抵抗
として外付けすることによって、エミッタ接地型増幅回
路のゲインのばらつきを低減する。したがって、半導体
集積回路内に基準電圧発生回路を組み込まないので、こ
の電流電圧変換回路の回路素子数を削減でき、ＩＣチッ
プの面積を小さくして低コストに製造できる。また、上
記第１の抵抗を外付けする場合、第１の抵抗の抵抗値を
設定することによって、エミッタ接地型増幅回路の基準
出力電圧を容易に設定または変更できる。さらに、上記
第２の抵抗を外付けにする場合、第２の抵抗の抵抗値を
設定することによって、エミッタ接地型増幅回路のゲイ
ンを調整でき、飽和入射光量や入射光量範囲を容易に設
定または変更できる。

【０００８】また、請求項２の電流電圧変換回路の調整
方法は、請求項１の電流電圧変換回路の調整方法であっ
て、上記エミッタ接地型増幅回路の出力電圧を目標とす
る上記基準出力電圧にすべき所定の抵抗値に上記第１の
抵抗と上記第２の抵抗とを設定した後、その状態で計測
された上記フォトダイオードの受光量がゼロのときの上
記エミッタ接地型増幅回路の出力電圧および上記入力用
NPNトランジスタのベース・エミッタ間電圧に基づい
て、上記エミッタ接地型増幅回路の出力電圧が目標とす
る上記基準出力電圧になるように、上記第１の抵抗と上
記第２の抵抗のうちの少なくとも一方の外付けされる抵
抗の抵抗値を調整することを特徴としている。

【０００９】上記請求項２の電流電圧変換回路の調整方
法によれば、上記第１の抵抗と第２の抵抗を上記所定の
抵抗値に設定した状態で、上記フォトダイオードの受光
量がゼロのときのエミッタ接地型増幅回路の出力電圧と
入力用NPNトランジスタのベース・エミッタ間電圧とを
測定する。そして、その測定結果に基づいて、第１の抵
抗と第２の抵抗のうちの少なくとも一方の外付けされる
抵抗の最適抵抗値を求めて、その抵抗を最適抵抗値に調
整することにより、上記エミッタ接地型増幅回路の出力
電圧を目標とする基準出力電圧にする。こうして、この
電流電圧変換回路のＩＣチップの製造工程において生じ
る製造上のばらつきを低減できる。

【００１０】また、請求項３の電流電圧変換回路の調整
方法は、請求項２の電流電圧変換回路の調整方法におい
て、予め抵抗値がランク分けされた複数の抵抗を用い
て、上記第１の抵抗と上記第２の抵抗のうちの少なくと
も一方の外付けされる抵抗の抵抗値を調整することを特
徴としている。

【００１１】上記請求項３の電流電圧変換回路の調整方
法によれば、要求される基準出力電圧の精度によって使
用する抵抗値を適宜ランク分けして種類を減らし、ラン
ク分けされた抵抗値の中から最適抵抗値に最も近い抵抗
値を選択する。こうすることによって、使用する抵抗値
の種類が多すぎるために量産時の組立工程等が複雑にな
ることがなく、製造コストの上昇が抑えられる。

【００１２】

【発明の実施の形態】以下、この発明の電流電圧変換回
路を図示の実施の形態により詳細に説明する。

【００１３】図１はこの発明の実施の一形態の電流電圧
変換回路の等価回路図である。この電流電圧変換回路
は、入力用NPNトランジスタＱ1のベースに受光用のフォ
トダイオードＰＤ１のアノードを接続し、NPNトランジ
スタＱ1のコレクタに定電流源Ｉ1を介して電源ＶCCを接
続している。上記フォトダイオードＰＤ１のカソードを
フォトダイオードバイアス電圧源Ｋに接続している。そ
して、上記NPNトランジスタＱ1のエミッタを接地ＶEEに
接続すると共に、NPNトランジスタＱ1のベースとエミッ
タとの間に第１の抵抗としての抵抗Ｒ1を接続してい
る。また、上記NPNトランジスタＱ1のコレクタにNPNト
ランジスタＱ2のベースを接続し、NPNトランジスタＱ2
のコレクタを電源ＶCCに接続すると共に、NPNトランジ
スタＱ2のエミッタを定電流源Ｉ2を介して接地ＶEEに接
続している。上記NPNトランジスタＱ1のベースにゲイン
決定用の第２の抵抗としての帰還抵抗Ｒ2の一端を接続
する一方、その帰還抵抗Ｒ2の他端を出力端子としてのN
PNトランジスタＱ2のエミッタに接続している。そし
て、上記帰還抵抗Ｒ2に発振防止用コンデンサＣ1を並列
に接続している。上記NPNトランジスタＱ1,Ｑ2および定
電流源Ｉ1,Ｉ2でエミッタ接地型増幅回路を構成してい
る。

【００１４】上記フォトダイオードＰＤ１の受光電流Ｉ
pが全く流れていない状態において、出力電圧ＶＯは次
式で表され、この状態の出力電圧ＶＯを基準出力電圧Ｖ
ＯＳとする。

【００１５】 ＶＯ＝ＶＯＳ ＝ＩB×Ｒ2＋ＶBE×(1＋Ｒ2／Ｒ1)−Ｉd×Ｒ2 ……… (式１) ここで、ＩBは入力用NPNトランジスタＱ1のベース電
流、ＶBEは入力用NPNトランジスタＱ1のコレクタ・エミ
ッタ間電圧、ＩdはフォトダイオードＰＤ１の暗電流を
示す。式１において、暗電流Ｉdがベース電流ＩBと比較
して十分に小さい場合は、式１の第3項の“−Ｉd×Ｒ
2”を無視でき、基準出力電圧ＶＯＳは次式で表され
る。

【００１６】 ＶＯＳ＝ＩB×Ｒ2＋ＶBE×(1＋Ｒ2／Ｒ1) ……… (式２) そして、上記フォトダイオードＰＤ１が発光ダイオード
等からの光を受けると、フォトダイオードＰＤ１の入射
光量に比例して受光電流Ｉpが流れ、その受光電流Ｉpの
大きさに応じて出力電圧ＶＯが下がる。上記フォトダイ
オードＰＤ１の受光電流Ｉpに対する出力電圧ＶＯの関
係は次式で表される。

【００１７】ＶＯ＝ＶＯＳ一Ｉp×Ｒ2 ……… (式３) また、図２は図１の電流電圧変換回路の具体的な素子お
よび回路定数を示した回路図である。

【００１８】図２に示すように、バイアス源にベースが
接続されたNPNトランジスタＱ11のエミッタを接地ＶEE
に接続し、NPNトランジスタＱ11のコレクタをPNPトラン
ジスタＱ12のコレクタに接続している。上記PNPトラン
ジスタＱ12のエミッタを抵抗Ｒ11(2ｋΩ)を介して電源
ＶCC(５Ｖ)に接続し、PNPトランジスタＱ12のベースを
抵抗Ｒ12(40ｋΩ)を介して電源ＶCCに接続している。ま
た、上記PNPトランジスタＱ12のベースにPNPトランジス
タＱ13のエミッタを接続し、PNPトランジスタＱ13のベ
ースをNPNトランジスタＱ11のコレクタに接続すると共
に、PNPトランジスタＱ13のコレクタを接地ＶEEに接続
している。上記PNPトランジスタＱ12のベースにPNPトラ
ンジスタＱ14,Ｑ15のベースを夫々接続している。上記P
NPトランジスタＱ14のコネクタに抵抗Ｒ13(2ｋΩ)を介
して電源ＶCCを接続すると共に、PNPトランジスタＱ15
のコネクタに抵抗Ｒ14(2ｋΩ)を介して電源ＶCCを接続
している。上記PNPトランジスタＱ14のコレクタをNPNト
ランジスタＱ1のコレクタに接続し、NPNトランジスタＱ
1のベースとエミッタ間の抵抗Ｒ1を430ｋΩとしてい
る。上記NPNトランジスタＱ11とPNPトランジスタＱ12〜
Ｑ14および抵抗Ｒ11〜Ｒ13で定電流源Ｉ1を構成してい
る。

【００１９】また、上記PNPトランジスタＱ15のコレク
タをNPNトランジスタＱ16のコレクタに接続し、NPNトラ
ンジスタＱ16のエミッタを接地ＶEEに接続している。そ
して、上記NPNトランジスタＱ16のベースに抵抗Ｒ15(40
ｋΩ)を介して接地ＶEEを接続している。上記PNPトラン
ジスタＱ15のコレクタにNPNトランジスタのベースを接
続し、NPNトランジスタのコレクタに電源ＶCCを接続す
ると共に、NPNトランジスタのエミッタにNPNトランジス
タＱ16のベースを接続している。さらに、上記NPNトラ
ンジスタＱ16のベースにNPNトランジスタＱ18のベース
を接続し、NPNトランジスタＱ18のコレクタをNPNトラン
ジスタＱ2のエミッタに接続すると共に、NPNトランジス
タＱ18のエミッタを接地ＶEEに接続している。そして、
上記NPNトランジスタＱ1のベースとNPNトランジスタＱ2
のエミッタとの間に接続された抵抗Ｒ2を1.3ＭΩにし、
抵抗Ｒ2に並列接続された発振防止用コンデンサＣ1を２
ｐＦとしている。また、フォトダイオードバイアス電圧
源Ｋの電圧を５Ｖとしている。上記NPNトランジスタＱ1
5〜Ｑ14および抵抗Ｒ14,Ｒ15で定電流源Ｉ2を構成して
いる。

【００２０】図２に示す電流電圧変換回路の場合、ベー
ス・エミッタ間電圧ＶBE＝0.665Ｖ、ベース電流ＩB＝13
3ｎＡとすると、式２より、基準出力電圧ＶＯＳは2.85
Ｖとなる。また、図３は図２に示す電流電圧変換回路に
おいてアンプ入力電流(受光電流Ｉp)と抵抗Ｒ1,Ｒ2と出
力電圧ＶＯの関係を示したもので、抵抗Ｒ2を1.3ＭΩに
固定して、抵抗Ｒ1を390ｋΩ、430ｋΩ、470ｋΩにそれ
ぞれ変えた場合のシミュレーション結果を示す。また、
図４は図２に示す電流電圧変換回路において、アンプ入
力電流(受光電流Ｉp)と抵抗Ｒ1,Ｒ2と出力電圧ＶＯの関
係を示したもので、抵抗Ｒ1を430ｋΩに固定して、抵抗
Ｒ2を1.0ＭΩ、1.3ＭΩ、1.6ＭΩにそれぞれ変えた場合
のシミュレーション結果を示す。なお、上記フォトダイ
オードＰＤ１の感度は0.5μＡ／μＷであるので、アン
プ入力電流1.0μＡの場合のフォトダイオードＰＤ１の
入射光量は2.0μＷである。

【００２１】図３において、抵抗Ｒ1の抵抗値を選択す
ることによって、入射光量に対する出力電圧ＶＯの線形
性を変えることなく、基準出力電圧ＶＯＳを任意に設定
可能であることが分かる。また、図４において、抵抗Ｒ
2の抵抗値を選択することによって、飽和する入射光量
の値および基準出力電圧ＶＯＳを任意に設定可能である
ことが分かる。以上、図３および図４に示すように、抵
抗Ｒ1,Ｒ2の抵抗値を目的に応じて選択することによっ
て、基準出力電圧ＶＯＳ、飽和入射光量、ダイナミック
レンジを適宜設定することが可能である。

【００２２】このように、上記電流電圧変換回路では、
上記抵抗Ｒ1,Ｒ2をＩＣ(集積回路)チップに内蔵せず
に、ＩＣチップに内蔵の抵抗に比べて抵抗値のばらつき
が小さいディスクリート部品の高精度抵抗を外付けにす
ることによって、基準出力電圧ＶＯＳとゲインのばらつ
きを低減する。すなわち、ＩＣチップ内蔵の抵抗では、
抵抗値のばらつきが±10〜15％程度となるが、ディスク
リート部品の高精度抵抗を用いた場合では、その抵抗値
のばらつきを±1％以下にすることが可能である。上記
電流電圧変換回路の利得が大きく、抵抗Ｒ1,Ｒ2の抵抗
値が大きい場合は、抵抗Ｒ1,Ｒ2をディスクリート部品
にして外付けすることによって、ディスクリート部品の
余分なコストをＩＣチップ面積の縮小により吸収するこ
とが十分可能である。

【００２３】したがって、上記電流電圧変換回路は、Ｉ
Ｃチップ内に基準電圧発生回路を組み込まないので、こ
の電流電圧変換回路のＩＣチップの製造コストに低減す
ることができる。また、外付けされる第１の抵抗Ｒ1の
抵抗値を設定することによって、基準出力電圧ＶＯＳを
容易に設定または変更することができる。さらに、外付
けされる第２の抵抗Ｒ2の抵抗値を設定することによっ
て、ゲインを調整でき、飽和入射光量や入射光量範囲を
容易に設定または変更することができる。

【００２４】次に、上記電流電圧変換回路の製造工程に
おいて生じる製造上のばらつきについて説明すると共
に、そのばらつきを低減するための電流電圧変換回路の
調整方法について以下に説明する。

【００２５】上記電流電圧変換回路の半導体集積回路製
造プロセスにおいて、入力用NPNトランジスタＱ1のベー
ス・エミッタ間電圧ＶBEは±20ｍＶのばらつきを生じ
る。例えば、図２に示す入力用NPNトランジスタＱ1のベ
ース・エミッタ間電圧ＶBEは、製造プロセスの目標値を
0.665Ｖとしたとき、最小0.645Ｖから最大0.685Ｖのば
らつきを生じる。また、同時に、上記入力用NPNトラン
ジスタＱ1の電流増幅率hFEについても、目標値を150と
したとき、電流増幅率hFEは、100から200まで±33％の
ばらつきを生じ、これに従ってベース電流ＩBも変動す
る。上記電流電圧変換回路では、入力用NPNトランジス
タＱ1のコレクタ電流が20μＡなので、電流増幅率hFEが
150のときのベース電流ＩBの目標値は133ｎＡとなる
が、上述の電流増幅率hFEのばらつきによって、入力用N
PNトランジスタＱ1のベース電流ＩBは、100ｎＡ〜200ｎ
Ａのばらつきを生じる。そのため、基準出力電圧ＶＯＳ
は、2.84Ｖを中心として2.73〜3.02Ｖの範囲でばらつ
く。このような基準出力電圧ＶＯＳのばらつきを低減す
るために、基準出力電圧ＶＯＳの測定により良品の選別
を行うと、要求される基準出力電圧ＶＯＳのばらつきの
精度によっては、チップの歩留まりが悪くなリ、結果的
に半導体集積回路の製造コストが高くなる。

【００２６】そこで、上記ベース・エミッタ間電圧ＶBE
のばらつきによる基準出力電圧ＶＯＳのばらつきを低減
するため、以下の手順に従って抵抗Ｒ1の最適値を調整
する。

【００２７】まず、上記電流電圧変換回路において、外
付け抵抗Ｒ1,Ｒ2をプロセスの中心条件である目標とす
べき基準出力電圧ＶＯＳが発生する抵抗値に設定する
(抵抗Ｒ1＝430ｋΩ、抵抗Ｒ2＝1.3ＭΩ)。

【００２８】次に、上記フォトダイオードＰＤ１の受光
量がゼロのときの基準出力電圧ＶＯＳおよび入力用NPN
トランジスタＱ1のベース・エミッタ間電圧ＶBEを測定
する。

【００２９】次に、上記測定結果を式２にフィードバッ
クすることによって、入力用NPNトランジスタＱ1のベー
ス電流ＩBを求める。すなわち、測定された基準出力電
圧ＶＯＳ,ベース・エミッタ間電圧ＶBEおよび抵抗Ｒ1,
Ｒ2を式２に代入して、ベース電流ＩBを算出するのであ
る。これより、測定されたベース・エミッタ間電圧ＶBE
と、上述の計算により求めたベース電流ＩBと、目標と
する基準出力電圧ＶＯＳおよび抵抗Ｒ2の抵抗値を式２
に再び代入することにより、目標とする基準出力電圧Ｖ
ＯＳに最適な抵抗Ｒ1の抵抗値を求める。

【００３０】そして、求めた最適抵抗値に抵抗Ｒ1を設
定する。

【００３１】このようにして、各ＩＣチップ毎に電気的
特性を測定して、求めた最適抵抗値を抵抗Ｒ1に夫々設
定することによって、ばらつきを理想的にゼロにするこ
とができる。

【００３２】しかしながら、使用する抵抗値の種類を多
くし過ぎると、量産時に本チップを使用した基板の組立
工程等において、組立を複雑にしてしまうため、要求さ
れる基準出力電圧ＶＯＳの精度によって使用する抵抗値
の種類を適宜ランク分けして選択する必要がある。

【００３３】以下、上記抵抗Ｒ1を２種類の抵抗値にラ
ンク分けした場合について説明する。

【００３４】図５は入力用NPNトランジスタＱ1のベース
・エミッタ間電圧ＶBEと電流増幅率hFEの相関関係を示
し、図６は基準出力電圧ＶＯＳのばらつき低減のための
抵抗Ｒ1のランク分けの例を示している。上記電流電圧
変換回路において、抵抗Ｒ1を430ｋΩ、470ｋΩの２種
類の抵抗を使用することによってばらつきの低減を計っ
た。具体的には、入力用NPNトランジスタＱ1のベース・
エミッタ間電圧ＶBEが0.675Ｖ以下の場合に430ｋΩの抵
抗を使用し、ベース・エミッタ間電圧ＶBEが0.676Ｖ以
上の場合に470ｋΩの抵抗を使用した。

【００３５】図５に示すように、入力用NPNトランジス
タＱ1のベース・エミッタ間電圧ＶBEは、電流増幅率hFE
と相関関係があるので、入力用NPNトランジスタＱ1のコ
レクタ電流が一定の場合は、ベース・エミッタ間電圧Ｖ
BEが大きいとき、ベース電流ＩBは大きくなる一方、ベ
ース・エミッタ間電圧ＶBEが小さいとき、ベース電流Ｉ
Bは小さくなる。この場合の出力電圧ＶＯは、最小2.73
Ｖ、最大2.92Ｖと抵抗Ｒ1の種類を１本にした場合より
も、基準出力電圧ＶＯＳのばらつきを100ｍＶ低減する
ことが可能となった。

【００３６】このように、上記電流電圧変換回路では、
ＩＣチップの電気的特性を測定した結果に基づいて、抵
抗値がランク分けされた第１の抵抗Ｒ1によって、出力
電圧ＶＯを調整することによって、半導体集積回路の製
造工程において生じる製造上のばらつきを低減すること
ができる。

【００３７】上記実施の形態では、第１の抵抗Ｒ1およ
び第２の抵抗Ｒ2を外付け抵抗としたが、要求される出
力電圧の精度等によって、第１の抵抗と第２の抵抗Ｒ2
のうちのどちらか一方をＩＣチップに内蔵してもよい。

【００３８】

【発明の効果】以上より明らかなように、請求項１の発
明の電流電圧変換回路は、エミッタが接地された入力用
NPNトランジスタを有し、フォトダイオードからの受光
電流を電流電圧変換して増幅する半導体集積回路で構成
されたエミッタ接地型増幅回路と、上記入力用NPNトラ
ンジスタのベースとエミッタとの間に接続され、上記フ
ォトダイオードの受光量がゼロのときのエミッタ接地型
増幅回路の基準出力電圧を定めるための第１の抵抗と、
上記入力用NPNトランジスタのベースとエミッタ接地型
増幅回路の出力端子との間に接続され、エミッタ接地型
増幅回路のゲインを定めるための第２の抵抗とを備え
て、上記第１の抵抗と第２の抵抗のうちの少なくとも一
方が上記半導体集積回路に対して外付けされているもの
である。

【００３９】したがって、請求項１の発明の電流電圧変
換回路によれば、ＩＣチップに内蔵の抵抗に比べて抵抗
値のばらつきが小さいディスクリート部品の高精度抵抗
を第１の抵抗として外付けにした場合は、基準出力電圧
のばらつきを低減する一方、上記高精度抵抗を第２の抵
抗として外付けにした場合は、ゲインのばらつきを低減
する。したがって、基準電圧発生回路を半導体集積回路
内に組み込まないので、この電流電圧変換回路の回路素
子を少なくして、ＩＣチップの面積を小さくできるの
で、製造コストを低減することができる。また、外付け
する第１の抵抗の抵抗値を設定することによって、上記
エミッタ接地型増幅回路の基準出力電圧を容易に設定ま
たは変更することができる。さらに、外付けする第２の
抵抗の抵抗値を設定することによって、上記エミッタ接
地型増幅回路のゲインを調整でき、入射光量範囲を容易
に設定または変更することができる。したがって、基準
出力電圧やゲインの異なる多くの用途に対応可能な電流
電圧変換回路を実現することができる。

【００４０】また、請求項２の発明の電流電圧変換回路
の調整方法は、請求項１の電流電圧変換回路の調整方法
であって、上記エミッタ接地型増幅回路の出力電圧を目
標とする基準出力電圧にすべき所定の抵抗値に上記第１
の抵抗と第２の抵抗とを設定した後、その状態で計測さ
れた上記フォトダイオードの受光量がゼロのときのエミ
ッタ接地型増幅回路の出力電圧および入力用NPNトラン
ジスタのベース・エミッタ間電圧に基づいて、エミッタ
接地型増幅回路の出力電圧が目標とする基準出力電圧に
なるように、第１の抵抗と第２の抵抗のうちの少なくと
も一方の外付けされる抵抗の抵抗値を調整するものであ
る。

【００４１】したがって、請求項２の発明の電流電圧変
換回路の調整方法によれば、この電流電圧変換回路を内
蔵する半導体集積回路チップの電気的特性を測定した結
果に基づいて、外付けされる第１の抵抗と第２の抵抗の
うちの少なくとも一方の抵抗値を最適に調整することに
よって、半導体集積回路の製造工程において生じる製造
上のばらつきを低減することができる。

【００４２】また、請求項３の発明の電流電圧変換回路
の調整方法は、請求項２の電流電圧変換回路の調整方法
において、予め抵抗値がランク分けされた複数の抵抗を
用いて、上記第１の抵抗と上記第２の抵抗のうちの少な
くとも一方の外付けされる抵抗の抵抗値を調整するの
で、要求される基準出力電圧の精度によって使用する抵
抗値を適宜ランク分けして種類を減らし、ランク分けさ
れた抵抗値の中から最適抵抗値に最も近い抵抗値を選択
して、使用する抵抗値の種類が多すぎるために量産時の
組立工程等が複雑になるのを防ぎ、製造コストの上昇を
抑えることができる。

【図面の簡単な説明】

【図１】 図１はこの発明の実施の一形態の電流電圧変
換回路の等価回路図である。

【図２】 図２は上記電流電圧変換回路の具体的な素子
および回路定数を示した回路図である。

【図３】 図３は上記電流電圧変換回路において、抵抗
Ｒ2の抵抗値を固定して、抵抗Ｒ1の抵抗値を変えた場合
の出力電圧とアンプ入力電流との関係を示す図である。

【図４】 図４は上記電流電圧変換回路において、抵抗
Ｒ1の抵抗値を固定して、抵抗Ｒ2の抵抗値を変えた場合
の出力電圧とアンプ入力電流との関係を示す図である。

【図５】 図５は上記電流電圧変換回路の入力用NPNト
ランジスタのベース・エミッタ間電圧と電流増幅率との
関係を示す図である。

【図６】 図６は上記電流電圧変換回路の出力電圧のば
らつき低減のための抵抗Ｒ2のランク分けの例を示す図
である。

【図７】 図７は従来の電流電圧変換回路を示す等価回
路図である。

【符号の説明】

ＰＤ１…フォトダイオード、 Ｑ1,Ｑ2…NPNトランジスタ、 Ｒ1,Ｒ2…抵抗、 Ｃ1…発振防止用コンデンサ、 Ｉ1,Ｉ2…定電流源。

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｂ 10/04 10/06

Claims (3)

【特許請求の範囲】
1. 【請求項１】 エミッタが接地された入力用NPNトラン
   ジスタを有し、フォトダイオードからの受光電流を電流
   電圧変換して増幅する半導体集積回路で構成されたエミ
   ッタ接地型増幅回路と、 上記入力用NPNトランジスタのベースとエミッタとの間
   に接続され、上記フォトダイオードの受光量がゼロのと
   きの上記エミッタ接地型増幅回路の基準出力電圧を定め
   るための第１の抵抗と、 上記入力用NPNトランジスタのベースと上記エミッタ接
   地型増幅回路の出力端子との間に接続され、上記エミッ
   タ接地型増幅回路のゲインを定めるための第２の抵抗と
   を備えて、 上記第１の抵抗と上記第２の抵抗のうちの少なくとも一
   方が上記半導体集積回路に対して外付けされていること
   を特徴とする電流電圧変換回路。
2. 【請求項２】 請求項１に記載の電流電圧変換回路の調
   整方法であって、 上記エミッタ接地型増幅回路の出力電圧を目標とする上
   記基準出力電圧にすべき所定の抵抗値に上記第１の抵抗
   と上記第２の抵抗とを設定した後、その状態で計測され
   た上記フォトダイオードの受光量がゼロのときの上記エ
   ミッタ接地型増幅回路の出力電圧および上記入力用NPN
   トランジスタのベース・エミッタ間電圧に基づいて、上
   記エミッタ接地型増幅回路の出力電圧が目標とする上記
   基準出力電圧になるように、上記第１の抵抗と上記第２
   の抵抗のうちの少なくとも一方の外付けされる抵抗の抵
   抗値を調整することを特徴とする電流電圧変換回路の調
   整方法。
3. 【請求項３】 請求項２に記載の電流電圧変換回路の調
   整方法において、予め抵抗値がランク分けされた複数の
   抵抗を用いて、上記第１の抵抗と上記第２の抵抗のうち
   の少なくとも一方の外付けされる抵抗の抵抗値を調整す
   ることを特徴とする電流電圧変換回路の調整方法。