JPH0656394B2 - 信号選択回路 - Google Patents
信号選択回路Info
- Publication number
- JPH0656394B2 JPH0656394B2 JP58097854A JP9785483A JPH0656394B2 JP H0656394 B2 JPH0656394 B2 JP H0656394B2 JP 58097854 A JP58097854 A JP 58097854A JP 9785483 A JP9785483 A JP 9785483A JP H0656394 B2 JPH0656394 B2 JP H0656394B2
- Authority
- JP
- Japan
- Prior art keywords
- selection circuit
- value selection
- transistor
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Safety Devices In Control Systems (AREA)
- Electronic Switches (AREA)
- Feedback Control In General (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は複数個の入力信号のうち、最も高い信号を選択
する高値選択回路、最も低い信号を選択する低値選択回
路、中間値の信号を選択する中間値選択回路に関する。
する高値選択回路、最も低い信号を選択する低値選択回
路、中間値の信号を選択する中間値選択回路に関する。
大電力プラント（例えば、火力発電プラント、原子力プ
ラント）や化学プラントなどに使用される制御装置は、
一旦故障すると広範囲にその影響が及ぶため、極めて高
い信頼性が要求される。
ラント）や化学プラントなどに使用される制御装置は、
一旦故障すると広範囲にその影響が及ぶため、極めて高
い信頼性が要求される。
このようなプラントの重要制御系には、従来から、２重
化あるいは３重化といつた冗長化制御装置が使われてい
る。このような冗長化制御装置においては、プラントに
応じて、各装置から出力される制御信号のうち最も高い
信号を選択したり、最も低い信号を選択したり、あるい
は中間値の信号を選して最も確からしい信号をアクチユ
エータ等に与えるようにしていた。これらの信号選択
は、各々、高値選択回路、低値選択回路、中間選択回路
によつて行う。
化あるいは３重化といつた冗長化制御装置が使われてい
る。このような冗長化制御装置においては、プラントに
応じて、各装置から出力される制御信号のうち最も高い
信号を選択したり、最も低い信号を選択したり、あるい
は中間値の信号を選して最も確からしい信号をアクチユ
エータ等に与えるようにしていた。これらの信号選択
は、各々、高値選択回路、低値選択回路、中間選択回路
によつて行う。
高値選択回路の従来例を第１図に示す。
第１図において、３及び４は増幅器、５及び６はダイオ
ード、８は抵抗である。増幅器３とダイオード５あるい
は増幅器４とダイオード６から成る回路は理想化ダイオ
ードを構成している。従つて、この回路は理想化ダイオ
ードの出力を互いに接続し、この接続点と電源端子９に
抵抗を接続し、理想化ダイオードの出力を互いに接続し
た点から出力を取出す高値選択回路である。
ード、８は抵抗である。増幅器３とダイオード５あるい
は増幅器４とダイオード６から成る回路は理想化ダイオ
ードを構成している。従つて、この回路は理想化ダイオ
ードの出力を互いに接続し、この接続点と電源端子９に
抵抗を接続し、理想化ダイオードの出力を互いに接続し
た点から出力を取出す高値選択回路である。
このように構成した高値選択回路は、端子１及び２に各
々Ｅ１，Ｅ２なる電圧信号をそれぞれ入力する。これら
の信号がＥ１＞Ｅ２の関係にあると、増幅器３とダイオ
ード５からなる理想化ダイオードが導通し、増幅器４と
ダイオード６から成る理想化ダイオードは非導通とな
り、出力端子７にはＥ１の信号が出力される。
々Ｅ１，Ｅ２なる電圧信号をそれぞれ入力する。これら
の信号がＥ１＞Ｅ２の関係にあると、増幅器３とダイオ
ード５からなる理想化ダイオードが導通し、増幅器４と
ダイオード６から成る理想化ダイオードは非導通とな
り、出力端子７にはＥ１の信号が出力される。
いま、電源端子９の電源電圧をＥｓ、出力端子７の出力
電圧をＥout、抵抗８をＲとすると、この抵抗８に流れ
る電流Ｉは(1)式のようになる。
電圧をＥout、抵抗８をＲとすると、この抵抗８に流れ
る電流Ｉは(1)式のようになる。
(1)式から明らかなように、入力電圧Ｅ１，Ｅ２に応じ
て出力電圧Ｅｓが変化するため、出力電圧Ｅｓの大きさ
に応じて電流Ｉが変化する。すなわち、端子１，２に入
力される信号の大きさに応じて抵抗８に流れる電流Ｉが
変化する。増幅器３及び４の入力側の詳細構造を第２図
に示す。ここで、１２、１３、１２′及び１３′はトラ
ンジスタ、１４及び１４′は定電流回路である。トラン
ジスタ１２及び１３のエミツタが定電流回路１４に接続
される。トランジスタ１３のコレクタ側に接続される配
線１０が増幅器３内の他の回路を介してダイオード５に
接続される。他方、増幅器４内においては、トランジス
タ１２′及び１３′のエミツタが定電流回路１４′に接
続される。トランジスタ１３′のコレクタ側に接続され
る配線１１が増幅器４内の他の回路を介してダイオード
６に接続される。
て出力電圧Ｅｓが変化するため、出力電圧Ｅｓの大きさ
に応じて電流Ｉが変化する。すなわち、端子１，２に入
力される信号の大きさに応じて抵抗８に流れる電流Ｉが
変化する。増幅器３及び４の入力側の詳細構造を第２図
に示す。ここで、１２、１３、１２′及び１３′はトラ
ンジスタ、１４及び１４′は定電流回路である。トラン
ジスタ１２及び１３のエミツタが定電流回路１４に接続
される。トランジスタ１３のコレクタ側に接続される配
線１０が増幅器３内の他の回路を介してダイオード５に
接続される。他方、増幅器４内においては、トランジス
タ１２′及び１３′のエミツタが定電流回路１４′に接
続される。トランジスタ１３′のコレクタ側に接続され
る配線１１が増幅器４内の他の回路を介してダイオード
６に接続される。
従って、抵抗８に流れる電流が入力電圧に応じて変化す
るため、増幅器３内のトランジスタ１２あるいは１３に
流れるベース電流が変化する。これにともなって、該当
するトランジスタのベース・エミツタ間の電圧ＶBEが変
動し、このＶBE変動が増幅器３の出力の誤差となって現
れる。これは、増幅器４についても言える。すなわち、
トランジスタ１２′あるいは１３′のベース・エミツタ
間の電圧ＶBEが変動し、このＶBE変動が増幅器３の出力
の誤差となって現れる。高値信号選択回路の出力端子７
から出力された信号は、増幅器３の出力が選択された場
合には増幅器３におけるＶBE変動を、増幅器４の出力が
選択された場合には増幅器４におけるＶBE変動を誤差と
して含む。
るため、増幅器３内のトランジスタ１２あるいは１３に
流れるベース電流が変化する。これにともなって、該当
するトランジスタのベース・エミツタ間の電圧ＶBEが変
動し、このＶBE変動が増幅器３の出力の誤差となって現
れる。これは、増幅器４についても言える。すなわち、
トランジスタ１２′あるいは１３′のベース・エミツタ
間の電圧ＶBEが変動し、このＶBE変動が増幅器３の出力
の誤差となって現れる。高値信号選択回路の出力端子７
から出力された信号は、増幅器３の出力が選択された場
合には増幅器３におけるＶBE変動を、増幅器４の出力が
選択された場合には増幅器４におけるＶBE変動を誤差と
して含む。
すなわち、第１図の高値選択回路では入力電圧の大きさ
によつて出力の誤差が変動するという欠点を有してい
た。
によつて出力の誤差が変動するという欠点を有してい
た。
低値選択回路は、第１図のダイオード５，６を逆方向に
接続して実現できるが、これに関しても上述した高値選
択回路と同一の問題がある。
接続して実現できるが、これに関しても上述した高値選
択回路と同一の問題がある。
中間値選択回路は高値選択回路３個と低値選択回路１個
とを組合せて構成することができ、これら高値選択回路
及び低値選択回路に前述した高値選択回路と低値選択回
路を適用すればよい。しかし、この場合にも入力電圧の
大きさに応じて出力誤差が変動し、高精度の信号選択が
できないという問題がある。
とを組合せて構成することができ、これら高値選択回路
及び低値選択回路に前述した高値選択回路と低値選択回
路を適用すればよい。しかし、この場合にも入力電圧の
大きさに応じて出力誤差が変動し、高精度の信号選択が
できないという問題がある。
本発明の目的は、単純な構造で、どのような入力信号に
対しても高い精度が得られる信号選択回路を提供するこ
とにある。
対しても高い精度が得られる信号選択回路を提供するこ
とにある。
本発明の特徴は、反転入力端子、非反転入力端子及び出
力端子を有する増幅器、及び前記出力端子にベースが接
続されかつエミッタが前記反転入力端子に接続されたト
ランジスタを有する複数の単位要素と、定電流回路とを
備え、 前記定電流回路は、各前記単位要素の前記エミッタにそ
れぞれ接続されると共に、正極性電源端子及び負極性電
源端子のいずれか一方に接続され、 １つの前記単位要素に含まれる前記トランジスタのコレ
クタは、前記定電流回路が前記正極性電源端子に接続さ
れた場合には前記負極性電源端子に、前記定電流回路が
負極性電源端子に接続された場合には前記正極性電源端
子に接続され、かつこのコレクタは、前記電源端子に接
続される以外に、残りの前記単位要素に含まれる前記ト
ランジスタの前記コレクタに直接接続されたことにあ
る。
力端子を有する増幅器、及び前記出力端子にベースが接
続されかつエミッタが前記反転入力端子に接続されたト
ランジスタを有する複数の単位要素と、定電流回路とを
備え、 前記定電流回路は、各前記単位要素の前記エミッタにそ
れぞれ接続されると共に、正極性電源端子及び負極性電
源端子のいずれか一方に接続され、 １つの前記単位要素に含まれる前記トランジスタのコレ
クタは、前記定電流回路が前記正極性電源端子に接続さ
れた場合には前記負極性電源端子に、前記定電流回路が
負極性電源端子に接続された場合には前記正極性電源端
子に接続され、かつこのコレクタは、前記電源端子に接
続される以外に、残りの前記単位要素に含まれる前記ト
ランジスタの前記コレクタに直接接続されたことにあ
る。
以下、本発明の具体的実施例について、図面を用いて詳
細に説明する。
細に説明する。
第３図は高値選択回路に関する本発明の一実施例であ
る。
る。
第３図に示すように、本発明の高値選択回路は、増幅器
３又は４の出力をＮＰＮトランジスタ１５又は１６のベ
ースに接続し、ＮＰＮトランジスタ１５，１６のエミツ
クを各々、増幅器３，４の反転入力に帰還し、ＮＰＮト
ランジスタ１５，１６のエミツタを互いに接続し、この
接続点に定電流回路１７を接続し、増幅器３，４の非反
転入力端子に印加した信号のうち高い方の信号を端子７
から選択するものである。ここで端子１８には正極性電
源を接続し、端子１９には負極性電源を接続する。
３又は４の出力をＮＰＮトランジスタ１５又は１６のベ
ースに接続し、ＮＰＮトランジスタ１５，１６のエミツ
クを各々、増幅器３，４の反転入力に帰還し、ＮＰＮト
ランジスタ１５，１６のエミツタを互いに接続し、この
接続点に定電流回路１７を接続し、増幅器３，４の非反
転入力端子に印加した信号のうち高い方の信号を端子７
から選択するものである。ここで端子１８には正極性電
源を接続し、端子１９には負極性電源を接続する。
第３図においては増幅器３，４の出力をトランジスタ１
５，１６のベースとエミツタで形成するダイオードを介
して定電流回路１７に接続することにより、端子１，２
に入力する端子のうち高い方が選択できる。ここで例え
ば、端子１にＥ１なる電圧信号が印加され、端子２にＥ
２なる電圧信号が印加される。これらの電圧信号の大き
さがＥ１＞Ｅ２になつていると、トランジスタ１５は動
作してトランジスタ１６はしや断状態となる。定電流回
路１７の出力電流はトランジスタ１５のエミツタ電流と
なり、トランジスタのエミツタが増幅器に帰還されてい
るため端子１に入力される信号Ｅ１が端子７に出力され
る。
５，１６のベースとエミツタで形成するダイオードを介
して定電流回路１７に接続することにより、端子１，２
に入力する端子のうち高い方が選択できる。ここで例え
ば、端子１にＥ１なる電圧信号が印加され、端子２にＥ
２なる電圧信号が印加される。これらの電圧信号の大き
さがＥ１＞Ｅ２になつていると、トランジスタ１５は動
作してトランジスタ１６はしや断状態となる。定電流回
路１７の出力電流はトランジスタ１５のエミツタ電流と
なり、トランジスタのエミツタが増幅器に帰還されてい
るため端子１に入力される信号Ｅ１が端子７に出力され
る。
次に入力信号が、Ｅ１＜Ｅ２となれば、トランジスタ１
５がしや断状態となり、トランジスタ１６が動作状態と
なる。定電流回路１７の出力電流はトランジスタ１６の
エミツタ電流となり、トランジスタのエミツタが増幅器
に帰還されているため端子２に入力される信号Ｅ２が端
子７に出力される。
５がしや断状態となり、トランジスタ１６が動作状態と
なる。定電流回路１７の出力電流はトランジスタ１６の
エミツタ電流となり、トランジスタのエミツタが増幅器
に帰還されているため端子２に入力される信号Ｅ２が端
子７に出力される。
また、Ｅ１＝Ｅ２（これをＥとする）となれば、トラン
ジスタ１５，１６が共に動作状態となり定電流回路の出
力電流はトランジスタ１５，１６の両エミツタ電流とな
り、トランジスタのエミツタが増幅器に帰還されている
ため端子７にはＥなる信号が出力される。このように、
本回路は常に高値の信号を選択できる。
ジスタ１５，１６が共に動作状態となり定電流回路の出
力電流はトランジスタ１５，１６の両エミツタ電流とな
り、トランジスタのエミツタが増幅器に帰還されている
ため端子７にはＥなる信号が出力される。このように、
本回路は常に高値の信号を選択できる。
以上述べたように、本回路は、トランジスタ１５，１６
のエミツタの相互接続点に一定電流Ｉｏを出力する定電
流回路１７を接続しているため、入力信号に応じて端子
７に出力される高値の信号によつて、第２図に示す増幅
器の入力段のトランジスタのベース電流を変動させるこ
とはない。従つて、増幅器３，４は入力信号の大きさに
影響されることなく安定に動作するため、極めて高い精
度の高値選択ができる。すなわち、出力誤差は約0.08ｍ
Ｖとなる。これは、従来の１／７５０の値である。
のエミツタの相互接続点に一定電流Ｉｏを出力する定電
流回路１７を接続しているため、入力信号に応じて端子
７に出力される高値の信号によつて、第２図に示す増幅
器の入力段のトランジスタのベース電流を変動させるこ
とはない。従つて、増幅器３，４は入力信号の大きさに
影響されることなく安定に動作するため、極めて高い精
度の高値選択ができる。すなわち、出力誤差は約0.08ｍ
Ｖとなる。これは、従来の１／７５０の値である。
本実施例の高値選択回路は、前述したように、反転入力
端子、非反転入力端子及び出力端子を有する増幅器、及
びその出力端子にベースが接続されかつエミッタがその
反転入力端子に接続されたトランジスタを有する複数の
単位要素と、定電流回路１７とを備えており、定電流回
路１７は、各単位要素のエミッタにそれぞれ接続される
と共に、負極性電源端子１９に接続される。この高値選
択回路の１つの単位要素に含まれるトランジスタのコレ
クタは、正極性電源端子１８に接続される以外に、残り
の単位要素に含まれるトランジスタのコレクタに直接接
続されているので、高値選択回路の構成は著しく単純化
される。このようなトランジスタのコレクタの接続構成
において、トランジスタのエミッタが定電流回路１７に
接続されていることも、高精度の高値選択が可能になる
一因である。
端子、非反転入力端子及び出力端子を有する増幅器、及
びその出力端子にベースが接続されかつエミッタがその
反転入力端子に接続されたトランジスタを有する複数の
単位要素と、定電流回路１７とを備えており、定電流回
路１７は、各単位要素のエミッタにそれぞれ接続される
と共に、負極性電源端子１９に接続される。この高値選
択回路の１つの単位要素に含まれるトランジスタのコレ
クタは、正極性電源端子１８に接続される以外に、残り
の単位要素に含まれるトランジスタのコレクタに直接接
続されているので、高値選択回路の構成は著しく単純化
される。このようなトランジスタのコレクタの接続構成
において、トランジスタのエミッタが定電流回路１７に
接続されていることも、高精度の高値選択が可能になる
一因である。
本実施例は、トランジスタ１５及び１６が正極性電源端
子１８に接続され、上記したトランジスタのコレクタの
接続構成によって結果としてトランジスタ１５及び１６
が負極性電源端子１９に接続されるので、入力信号が負
の信号であっても、高値選択回路として動作する。
子１８に接続され、上記したトランジスタのコレクタの
接続構成によって結果としてトランジスタ１５及び１６
が負極性電源端子１９に接続されるので、入力信号が負
の信号であっても、高値選択回路として動作する。
尚、定電流回路１７は例えば第４図に示すような構成で
実現できる。第４図の定電流回路は一般にカレントミラ
ー型定電流回路と呼ばれており周知の技術である。これ
はダイオード構成としたＮＰＮトランジスタ１７４と抵
抗１７５に流れる電流がＮＰＮトランジスタ１７３のコ
レクタ電流と等しくなり、このトランジスタ１７３から
出力電流を得る。１７１，１７２は出力端子であり、１
８，１９は各々正極性電源端子、負極性電源端子であ
る。
実現できる。第４図の定電流回路は一般にカレントミラ
ー型定電流回路と呼ばれており周知の技術である。これ
はダイオード構成としたＮＰＮトランジスタ１７４と抵
抗１７５に流れる電流がＮＰＮトランジスタ１７３のコ
レクタ電流と等しくなり、このトランジスタ１７３から
出力電流を得る。１７１，１７２は出力端子であり、１
８，１９は各々正極性電源端子、負極性電源端子であ
る。
次に第５図に示す低値選択回路について説明する。
この低値選択回路は、第３図に示す高値選択回路におけ
るＮＰＮトランジスタ１５及び１６をＰＮＰトランジス
タ２０及び２１に変更し、これに伴つて定電流回路２３
を正極性電源側に挿入して構成している。
るＮＰＮトランジスタ１５及び１６をＰＮＰトランジス
タ２０及び２１に変更し、これに伴つて定電流回路２３
を正極性電源側に挿入して構成している。
従つて、精度に関しては同一であり、極めて精度の高い
低値選択ができる。
低値選択ができる。
動作は以下の通りである。
端子１にＥ１、端子２にＥ２なる信号が印加され、これ
ら信号がＥ１＞Ｅ２なる関係になつていると、ＰＮＰト
ランジスタ２１が動作状態となり、ＰＮＰトランジスタ
２０がしや断状態になり、定電流回路２３の出力電流は
トランジスタ２１のエミツタ電流となり、トランジスタ
のエミツタが増幅器に帰還されているため、端子２に印
加される信号Ｅ２が端子２２に出力される。
ら信号がＥ１＞Ｅ２なる関係になつていると、ＰＮＰト
ランジスタ２１が動作状態となり、ＰＮＰトランジスタ
２０がしや断状態になり、定電流回路２３の出力電流は
トランジスタ２１のエミツタ電流となり、トランジスタ
のエミツタが増幅器に帰還されているため、端子２に印
加される信号Ｅ２が端子２２に出力される。
次にＥ１＜Ｅ２となれば、トランジスタ２１がしや断状
態となり、トランジスタ２０が動作状態となり、定電流
回路２３の出力電流はトランジスタ２０のエミツタ電流
となり、トランジスタが増幅器に帰還されているため、
端子１に入力される信号Ｅ１が端子２２に出力される。
態となり、トランジスタ２０が動作状態となり、定電流
回路２３の出力電流はトランジスタ２０のエミツタ電流
となり、トランジスタが増幅器に帰還されているため、
端子１に入力される信号Ｅ１が端子２２に出力される。
また、Ｅ１＝Ｅ２（これをＥとする）の場合は高値選択
図路の場合と同様に、トランジスタ２０，２１が動作し
て、端子２２にＥなる信号が出力される。
図路の場合と同様に、トランジスタ２０，２１が動作し
て、端子２２にＥなる信号が出力される。
このように、前述の高値選択回路と同様に本回路は常に
低値の信号を極めて高精度に選択でき、単純化できる。
すなわち、トランジスタ２０及び２１のエミッタがそれ
ぞれ定電流回路２３に接続されるので、各トランジスタ
のベース電流が変動しなく、複数の入力信号のうち所定
の信号を極めて誤差が少ない状態で精度よく選択でき
る。また、この低値選択回路の１つの単位要素に含まれ
るトランジスタのコレクタは、負極性電源端子１９に接
続される以外に、残りの単位要素に含まれるトランジス
タのコレクタに直接接続されているので、低値選択回路
の構成は著しく単純化される。
低値の信号を極めて高精度に選択でき、単純化できる。
すなわち、トランジスタ２０及び２１のエミッタがそれ
ぞれ定電流回路２３に接続されるので、各トランジスタ
のベース電流が変動しなく、複数の入力信号のうち所定
の信号を極めて誤差が少ない状態で精度よく選択でき
る。また、この低値選択回路の１つの単位要素に含まれ
るトランジスタのコレクタは、負極性電源端子１９に接
続される以外に、残りの単位要素に含まれるトランジス
タのコレクタに直接接続されているので、低値選択回路
の構成は著しく単純化される。
更に、本実施例は、結果的に、トランジスタ２０及び２
１のエミッタが定電流回路２３を介して正極性電源端子
１８に、トランジスタ２０及び２１のコレクタが負極性
電源端子１９に接続されているので、入力信号が負の信
号であっても、低値選択回路として動作する。
１のエミッタが定電流回路２３を介して正極性電源端子
１８に、トランジスタ２０及び２１のコレクタが負極性
電源端子１９に接続されているので、入力信号が負の信
号であっても、低値選択回路として動作する。
尚、定電流回路２３は第６図に示すような構成で実現で
きる。この回路は第４図と同様、カレントミラー型定電
流回路であり、ダイオード構成としたＰＮＰトランジス
タ２３４と抵抗２３５に流れる電流がＰＮＰトランジス
タ２３３のコレクタ電流となるようにした回路である。
端子２３１と２３２から出力電流を得る。
きる。この回路は第４図と同様、カレントミラー型定電
流回路であり、ダイオード構成としたＰＮＰトランジス
タ２３４と抵抗２３５に流れる電流がＰＮＰトランジス
タ２３３のコレクタ電流となるようにした回路である。
端子２３１と２３２から出力電流を得る。
次に第７図に示す中間値選択回路について説明する。
第７図において、この中間値選択回路は高値選択回路３
８，３９，４０と低値選択回路４１とで構成する。高値
選択回路３８，３９，４０は第３図に示す高値選択回路
であり、低値選択回路４１は第５図に示す低値選択回路
と同様な構成の回路である。
８，３９，４０と低値選択回路４１とで構成する。高値
選択回路３８，３９，４０は第３図に示す高値選択回路
であり、低値選択回路４１は第５図に示す低値選択回路
と同様な構成の回路である。
いま、端子３０，３１，３２に入力する信号をＥ１，Ｅ
２，Ｅ３とし、Ｅ１＞Ｅ２＞Ｅ３なる関係が成立してい
るとすると、高値選択回路３８はＥ１を出力し、高値選
択回路３９はＥ２を出力し、高値選択回路４０はＥ１を
出力する。
２，Ｅ３とし、Ｅ１＞Ｅ２＞Ｅ３なる関係が成立してい
るとすると、高値選択回路３８はＥ１を出力し、高値選
択回路３９はＥ２を出力し、高値選択回路４０はＥ１を
出力する。
４１は、３入力に対する低値選択回路であり、第５図と
同様な構成である。ただ異なる点は入力が１ケ増加した
ことである。動作は第５図と同様に最も低い信号を選択
するものである。
同様な構成である。ただ異なる点は入力が１ケ増加した
ことである。動作は第５図と同様に最も低い信号を選択
するものである。
低値選択回路４１は、入力にＥ１，Ｅ２，Ｅ１なる信号
が入力されるため、このうち最も低い信号Ｅ２が端子４
９に出力される。
が入力されるため、このうち最も低い信号Ｅ２が端子４
９に出力される。
すなわち、中間値の信号が選択できる。
さらに、この中間値選択回路は、第３図，第５図に示す
精度の高い高値選択回路と低値選択回路を用いるため、
精度の高い中間値を選択できる。
精度の高い高値選択回路と低値選択回路を用いるため、
精度の高い中間値を選択できる。
尚、４２，４３，４４は増幅器であり、４５，４６，４
７はＰＮＰトランジスタである。
７はＰＮＰトランジスタである。
次に、第８図に示す中間値選択回路について説明する。
この中間値選択回路は低値選択回路５６，５７，５８、
高値選択回路５９とで構成する。５６，５７，５８は第
５図に示す低値選択回路と同一であり、５９は第３図に
示す高値選択回路と同様な構成の回路である。
高値選択回路５９とで構成する。５６，５７，５８は第
５図に示す低値選択回路と同一であり、５９は第３図に
示す高値選択回路と同様な構成の回路である。
いま、端子３０，３１，３２に各々Ｅ１，Ｅ２，Ｅ３な
る信号を印加し、Ｅ１＞Ｅ２＞Ｅ３なる関係が成立して
いるとすると、低値選択回路５６はＥ２を、低値選択回
路５７はＥ３を、低値選択回路５８はＥ３を出力する。
る信号を印加し、Ｅ１＞Ｅ２＞Ｅ３なる関係が成立して
いるとすると、低値選択回路５６はＥ２を、低値選択回
路５７はＥ３を、低値選択回路５８はＥ３を出力する。
５９は、３つの低値選択回路の各出力信号を入力する高
値選択回路であり、第３図と同様な構成である。ただ異
なる点は入力信号が１つ増加したことである。動作は第
３図と同様に最も高い信号を選択するものである。
値選択回路であり、第３図と同様な構成である。ただ異
なる点は入力信号が１つ増加したことである。動作は第
３図と同様に最も高い信号を選択するものである。
高値選択回路５９は、低値選択回路５６，５７及び５８
の出力信号であるＥ２，Ｅ３，Ｅ３なる信号が入力する
ため、これらのうち最も高い信号であるＥ２を端子４９
に出力する。このようにして、本実施例は、中間値の信
号が選択できる。
の出力信号であるＥ２，Ｅ３，Ｅ３なる信号が入力する
ため、これらのうち最も高い信号であるＥ２を端子４９
に出力する。このようにして、本実施例は、中間値の信
号が選択できる。
さらに、この中間値選択回路は第７図に示す回路と同
様、第３図，第５図に示す精度の高い高値選択回路と低
値選択回路を用いるため、精度の高い中間値を選択でき
る。
様、第３図，第５図に示す精度の高い高値選択回路と低
値選択回路を用いるため、精度の高い中間値を選択でき
る。
尚、６０，６１，６２は増幅器であり、６３，６４，６
５はＮＰＮトランジスタである。
５はＮＰＮトランジスタである。
本発明によれば、複数の入力信号のうち所定の信号を極
めて誤差が少ない状態で精度よく選択でき、入力信号が
負の信号であっても所定の信号を選択できる。また、信
号選択回路の構成が単純化される。
めて誤差が少ない状態で精度よく選択でき、入力信号が
負の信号であっても所定の信号を選択できる。また、信
号選択回路の構成が単純化される。
第１図は従来の高値選択回路の系統図、第２図は第１図
における各増幅器内の回路構成の一部を詳細に示した説
明図、第３図は本発明の好適な一実施例である高値選択
回路の系統図、第４図は第３図に示す定電流回路の系統
図、第５図は本発明の他の実施例である低値選択回路の
系統図、第６図は第５図に示す定電流回路の系統図、第
７図及び第８図は本発明の他の実施例である中間値選択
回路の系統図である。 ３，４，４２，４３，４４，６０，６１，６２……増幅
器、１５，１６，２０，２１，４５，４６，４７，６
３，６４，６５……トランジスタ、１７，２３……定電
流回路、３８，３９，４０，５９……高値選択回路、４
１，５６，５７，５８……低値選択回路。
における各増幅器内の回路構成の一部を詳細に示した説
明図、第３図は本発明の好適な一実施例である高値選択
回路の系統図、第４図は第３図に示す定電流回路の系統
図、第５図は本発明の他の実施例である低値選択回路の
系統図、第６図は第５図に示す定電流回路の系統図、第
７図及び第８図は本発明の他の実施例である中間値選択
回路の系統図である。 ３，４，４２，４３，４４，６０，６１，６２……増幅
器、１５，１６，２０，２１，４５，４６，４７，６
３，６４，６５……トランジスタ、１７，２３……定電
流回路、３８，３９，４０，５９……高値選択回路、４
１，５６，５７，５８……低値選択回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−3673（ＪＰ，Ａ) 特開 昭49−75048（ＪＰ，Ａ) 特開 昭49−4950（ＪＰ，Ａ)
Claims (1)
- 【請求項１】反転入力端子、非反転入力端子及び出力端
子を有する増幅器、及び前記出力端子にベースが接続さ
れかつエミッタが前記反転入力端子に接続されたトラン
ジスタを有する複数の単位要素と、定電流回路とを備
え、 前記定電流回路は、各前記単位要素の前記エミッタにそ
れぞれ接続されると共に、正極性電源端子及び負極性電
源端子のいずれか一方に接続され、 １つの前記単位要素に含まれる前記トランジスタのコレ
クタは、前記定電流回路が前記正極性電源端子に接続さ
れた場合には前記負極性電源端子に、前記定電流回路が
負極性電源端子に接続された場合には前記正極性電源端
子に接続され、かつこのコレクタは、前記電源端子に接
続される以外に、残りの前記単位要素に含まれる前記ト
ランジスタの前記コレクタに直接接続されたことを特徴
とする信号選択回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58097854A JPH0656394B2 (ja) | 1983-06-03 | 1983-06-03 | 信号選択回路 |
| EP84106183A EP0130383B1 (en) | 1983-06-03 | 1984-05-30 | Signal selection circuit |
| DE8484106183T DE3468156D1 (en) | 1983-06-03 | 1984-05-30 | Signal selection circuit |
| US06/617,097 US4626707A (en) | 1983-06-03 | 1984-06-04 | Signal selection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58097854A JPH0656394B2 (ja) | 1983-06-03 | 1983-06-03 | 信号選択回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59224572A JPS59224572A (ja) | 1984-12-17 |
| JPH0656394B2 true JPH0656394B2 (ja) | 1994-07-27 |
Family
ID=14203323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58097854A Expired - Lifetime JPH0656394B2 (ja) | 1983-06-03 | 1983-06-03 | 信号選択回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4626707A (ja) |
| EP (1) | EP0130383B1 (ja) |
| JP (1) | JPH0656394B2 (ja) |
| DE (1) | DE3468156D1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270902A (ja) * | 1985-09-24 | 1987-04-01 | Toshiba Corp | 電流出力多重化制御装置 |
| US4704546A (en) * | 1986-07-31 | 1987-11-03 | Westinghouse Electric Corp. | Auctioneering circuit |
| US5272393A (en) * | 1987-11-24 | 1993-12-21 | Hitachi, Ltd. | Voltage converter of semiconductor device |
| US5402375A (en) * | 1987-11-24 | 1995-03-28 | Hitachi, Ltd | Voltage converter arrangement for a semiconductor memory |
| DE3905689A1 (de) * | 1989-02-24 | 1990-08-30 | Philips Patentverwaltung | Schaltungsanordnung mit zwei parallelen zweigen zur uebertragung eines binaersignales |
| JPH03173289A (ja) * | 1989-12-01 | 1991-07-26 | Toshiba Corp | 最大値／最小値回路 |
| US5406247A (en) * | 1993-04-30 | 1995-04-11 | At&T Corp. | Median value detection technique |
| TW277183B (ja) * | 1994-12-30 | 1996-06-01 | Thomson Consumer Electronics | |
| JP3169205B2 (ja) * | 1996-01-19 | 2001-05-21 | キヤノン株式会社 | ピーク検出回路 |
| US6218887B1 (en) * | 1996-09-13 | 2001-04-17 | Lockheed Martin Corporation | Method of and apparatus for multiplexing multiple input signals |
| US6040718A (en) * | 1997-12-15 | 2000-03-21 | National Semiconductor Corporation | Median reference voltage selection circuit |
| JP3173727B2 (ja) * | 1998-03-10 | 2001-06-04 | 日本電気株式会社 | 電圧検出回路 |
| US6229470B1 (en) * | 1998-07-28 | 2001-05-08 | Texas Instruments Incorporated | Analog clipping circuit for mixed signal codecs |
| US6424280B2 (en) * | 2000-01-21 | 2002-07-23 | Texas Instruments Incorporated | Signal clipping circuit for switched capacitor sigma delta analog to digital converters |
| US6850807B2 (en) * | 2001-09-10 | 2005-02-01 | Kabushiki Kaisha Toshiba | Triple redundant control device and method |
| US9130553B2 (en) | 2012-10-04 | 2015-09-08 | Nxp B.V. | Low/high voltage selector |
| US8872549B2 (en) * | 2013-02-19 | 2014-10-28 | Analog Devices, Inc. | Analog minimum or maximum voltage selector circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3181008A (en) * | 1962-10-15 | 1965-04-27 | Charles E Huckins | Amplitude sensitive peak signal selector with compensating means |
| US3305735A (en) * | 1963-10-07 | 1967-02-21 | Bendix Corp | Signal selection and monitoring system utilizing redundant voting circuits |
| JPS4310242Y1 (ja) * | 1965-08-06 | 1968-05-06 | ||
| US3596107A (en) * | 1969-07-09 | 1971-07-27 | Collins Radio Co | Signal selector |
| JPS494950A (ja) * | 1972-04-26 | 1974-01-17 | ||
| JPS5414906B2 (ja) * | 1972-11-22 | 1979-06-11 | ||
| US3858199A (en) * | 1973-01-03 | 1974-12-31 | Westinghouse Electric Corp | Tracking level detector |
| JPS513673A (ja) * | 1974-06-28 | 1976-01-13 | Hokushin Electric Works | Shingosentakukairo |
| US3969619A (en) * | 1975-02-13 | 1976-07-13 | Combustion Engineering, Inc. | Analog servo memory |
| JPS5916310B2 (ja) * | 1976-05-27 | 1984-04-14 | 三菱電機株式会社 | 最小値又は最大値検出回路 |
| JPS55149866A (en) * | 1979-04-03 | 1980-11-21 | Nec Corp | Wave peak value detector |
| GB2120487B (en) * | 1982-05-20 | 1985-11-27 | British Aerospace | Signal discriminating apparatus |
| US4593249A (en) * | 1982-07-13 | 1986-06-03 | Hitachi, Ltd. | Middle value selection circuit |
-
1983
- 1983-06-03 JP JP58097854A patent/JPH0656394B2/ja not_active Expired - Lifetime
-
1984
- 1984-05-30 DE DE8484106183T patent/DE3468156D1/de not_active Expired
- 1984-05-30 EP EP84106183A patent/EP0130383B1/en not_active Expired
- 1984-06-04 US US06/617,097 patent/US4626707A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0130383A1 (en) | 1985-01-09 |
| US4626707A (en) | 1986-12-02 |
| EP0130383B1 (en) | 1987-12-16 |
| DE3468156D1 (en) | 1988-01-28 |
| JPS59224572A (ja) | 1984-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0656394B2 (ja) | 信号選択回路 | |
| US4792748A (en) | Two-terminal temperature-compensated current source circuit | |
| CA1093164A (en) | Biasing and scaling circuit for transducers | |
| EP0072589B1 (en) | Current stabilizing arrangement | |
| US4642551A (en) | Current to voltage converter circuit | |
| US4475077A (en) | Current control circuit | |
| US5057792A (en) | Current mirror | |
| US4578633A (en) | Constant current source circuit | |
| JPH0544845B2 (ja) | ||
| GB2086682A (en) | Current amplifier | |
| JPH0473806B2 (ja) | ||
| US4899064A (en) | Absolute value differential amplifier | |
| JPH0680990B2 (ja) | 電圧変換回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| EP0110720A1 (en) | Current mirror circuit | |
| JPS59103103A (ja) | 不感帯制御回路 | |
| JPH073692Y2 (ja) | クランプ回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH0117170B2 (ja) | ||
| JPH05173656A (ja) | 基準電圧発生回路 | |
| JPH04297121A (ja) | 比較回路 | |
| KR0144661B1 (ko) | 차동증폭기의 오프셋 저감회로 | |
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ |