JPS6270902A - 電流出力多重化制御装置 - Google Patents
電流出力多重化制御装置Info
- Publication number
- JPS6270902A JPS6270902A JP20876285A JP20876285A JPS6270902A JP S6270902 A JPS6270902 A JP S6270902A JP 20876285 A JP20876285 A JP 20876285A JP 20876285 A JP20876285 A JP 20876285A JP S6270902 A JPS6270902 A JP S6270902A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current output
- output
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は電流信号を油圧、又は空気圧力に変換するＥ／
Ｐ変換器等を操作端とする制御装置に関する。
Ｐ変換器等を操作端とする制御装置に関する。
［発明の技術的背景とその問題点］
近年、制御装置は適用されるシステムの信頼性向上を目
的として多重化される傾向にある。その場合、制御装置
の入力部から制御演算部まではこれ迄多重化構成された
ものが多種提案されている。
的として多重化される傾向にある。その場合、制御装置
の入力部から制御演算部まではこれ迄多重化構成された
ものが多種提案されている。
しかし、制御装置の出力部は操作端への出力が電流にな
ることから多重化されたものがあまり見当らない、即ち
、制御装置の出力部を電圧出力構成とする場合は各電圧
出力の高値選択ゲートをダイオードにて容易に構成でき
、多重化構成も簡単に実現できる。しかし、出力部を電
圧出力構成とすると１回路総合インピーダンスが高イン
ピーダンスとなることから、制御装置から操作端までの
距離が長くなると、線路間容量結合の影響や誘導障害等
の問題が生じ易くなる。従って、線路が長い場合には、
回路インピーダンスの低い電流出力構成とする必要があ
るが、電圧出力の場合と全く同じ考え方で電流出力の高
値選択ゲートを実現することは困難である。
ることから多重化されたものがあまり見当らない、即ち
、制御装置の出力部を電圧出力構成とする場合は各電圧
出力の高値選択ゲートをダイオードにて容易に構成でき
、多重化構成も簡単に実現できる。しかし、出力部を電
圧出力構成とすると１回路総合インピーダンスが高イン
ピーダンスとなることから、制御装置から操作端までの
距離が長くなると、線路間容量結合の影響や誘導障害等
の問題が生じ易くなる。従って、線路が長い場合には、
回路インピーダンスの低い電流出力構成とする必要があ
るが、電圧出力の場合と全く同じ考え方で電流出力の高
値選択ゲートを実現することは困難である。
［発明の目的］
本発明は、制御装置の電流圧力部を多重化構成とした構
成が簡単で信頼性の高い電流出力多重化制御装置を提供
することを目的とする。
成が簡単で信頼性の高い電流出力多重化制御装置を提供
することを目的とする。
［発明の概要］
電流出力回路をもち、その出力電流により操作端を動作
させる制御装置を多重化した電流出力多重化制御装置に
おいて、各電流出力回路の各出力端子に各ダイオードを
接続し、これらダイオードの出力側を１点に結合して前
記操作端の片側の端子に接続し、その操作端のもう一方
の端子より引出した線と、前記各電流出力装置のシグナ
ルコモン線の間に抵抗を接続し、その抵抗の両端に発生
する電圧を前記各電流出力装置にフィードバックするよ
うにしたことを特徴としている。
させる制御装置を多重化した電流出力多重化制御装置に
おいて、各電流出力回路の各出力端子に各ダイオードを
接続し、これらダイオードの出力側を１点に結合して前
記操作端の片側の端子に接続し、その操作端のもう一方
の端子より引出した線と、前記各電流出力装置のシグナ
ルコモン線の間に抵抗を接続し、その抵抗の両端に発生
する電圧を前記各電流出力装置にフィードバックするよ
うにしたことを特徴としている。
［発明の実施例］
以下、本発明の実施例を図面を参照して説明する。
図は、本発明の一実施例に係る電流出力２重化制御装置
の概略構成図を示したもので、２つの制御装置は共にそ
の電流出力回路Ａ、Ｂのみを示し、他は省略しである。
の概略構成図を示したもので、２つの制御装置は共にそ
の電流出力回路Ａ、Ｂのみを示し、他は省略しである。
この図において、２つの制御装置の各電流出力回路Ａ、
Ｂは、入力側に入力抵抗Ｒｊと帰還抵抗Ｒｆを接続した
電圧増幅器１，２の出力側がトランジスタ３゜４に接続
されて成る。各電流出力回路ａ、ｂは、ダイオード５，
６を介して共通にＥ／Ｐ変換器７に接続し、更に、その
Ｅ／Ｐ変換器７とシグナルコモンＳＣ間に接続される抵
抗ＲＦを介して電圧Ｖｆを帰還することにより２重化構
成としている。
Ｂは、入力側に入力抵抗Ｒｊと帰還抵抗Ｒｆを接続した
電圧増幅器１，２の出力側がトランジスタ３゜４に接続
されて成る。各電流出力回路ａ、ｂは、ダイオード５，
６を介して共通にＥ／Ｐ変換器７に接続し、更に、その
Ｅ／Ｐ変換器７とシグナルコモンＳＣ間に接続される抵
抗ＲＦを介して電圧Ｖｆを帰還することにより２重化構
成としている。
この構成で、電圧増幅器１は入力電流（−Ｖｉ１／Ｒｉ
）と負帰還電流（Ｖｆ／Ｒｆ）が等しくなるようＶａｔ
を出力する。
）と負帰還電流（Ｖｆ／Ｒｆ）が等しくなるようＶａｔ
を出力する。
今、第１図中電流出力回路Ｂがないとした場合（太線）
では、トランジスタ３は制御操作端であるＥ／Ｐ変換器
７（電流／空気圧、電流／油圧変換器等）及び電流帰還
抵抗ＲＦを負荷とする電流発生源となり、前記電圧増幅
器１の出力ＶＯＩにより調整される。但し、Ｒｆ）Ｒｒ
であり、電流的にはＲｆに流れる電流は微少であり無視
する。また、電流帰還抵抗ＲＦでの電圧降下分はシグナ
ルコモンに対してＶＦ（＝ｉ−Ｒｐ）であり、この電圧
ＶＦは前記電圧増幅器の負帰還電圧Ｖｆとして与えられ
ることから１回路電流ｉは電圧増幅器１の入力−Ｖｉ１
に比例するよう制御されることになる６ 以上は図中、電流出力回路Ｂがないとした場合について
述べたが、電流出力回路Ａがなく電流出力回路Ｂのみの
場合にも同様である。
では、トランジスタ３は制御操作端であるＥ／Ｐ変換器
７（電流／空気圧、電流／油圧変換器等）及び電流帰還
抵抗ＲＦを負荷とする電流発生源となり、前記電圧増幅
器１の出力ＶＯＩにより調整される。但し、Ｒｆ）Ｒｒ
であり、電流的にはＲｆに流れる電流は微少であり無視
する。また、電流帰還抵抗ＲＦでの電圧降下分はシグナ
ルコモンに対してＶＦ（＝ｉ−Ｒｐ）であり、この電圧
ＶＦは前記電圧増幅器の負帰還電圧Ｖｆとして与えられ
ることから１回路電流ｉは電圧増幅器１の入力−Ｖｉ１
に比例するよう制御されることになる６ 以上は図中、電流出力回路Ｂがないとした場合について
述べたが、電流出力回路Ａがなく電流出力回路Ｂのみの
場合にも同様である。
ここで、電流出力回路Ａと、電流出力回路Ｂを各々ダイ
オード５及び６を通し接続した時を考えると、ダイオー
ドの特性よりダイオードの出力側ｖ３は、それぞれのダ
イオードの入力ｖ１とｖ２の高値側が出力され低値側は
Ｃｕｔ ｏｆｆされる。例えば、今、電流出力回路Ａと
電流出力回路Ｂの演算結果Ｖ １ ＞ Ｖ ｚであった
とすると、電流出力回路Ｂ側よりの電流は、ダイオード
５によりＣｕｔ ｏｆｆされ、Ｅ／Ｐ変換器７及び電流
帰還抵抗ＲＦに流れる電流は電流出力回路Ａ側より供給
される。
オード５及び６を通し接続した時を考えると、ダイオー
ドの特性よりダイオードの出力側ｖ３は、それぞれのダ
イオードの入力ｖ１とｖ２の高値側が出力され低値側は
Ｃｕｔ ｏｆｆされる。例えば、今、電流出力回路Ａと
電流出力回路Ｂの演算結果Ｖ １ ＞ Ｖ ｚであった
とすると、電流出力回路Ｂ側よりの電流は、ダイオード
５によりＣｕｔ ｏｆｆされ、Ｅ／Ｐ変換器７及び電流
帰還抵抗ＲＦに流れる電流は電流出力回路Ａ側より供給
される。
今、この状態で電流出力回路Ａ側に何らかの不具合が生
じ、トランジスタ３の出力がなくなり制御不能となった
場合、Ｖ Ｌ ＜ Ｖ ２となることから、ダイオード
の特性より回路電流は電流出力回路Ｂ側より供給される
。
じ、トランジスタ３の出力がなくなり制御不能となった
場合、Ｖ Ｌ ＜ Ｖ ２となることから、ダイオード
の特性より回路電流は電流出力回路Ｂ側より供給される
。
このようにＥ／Ｐ変換器７に流れる電流は、電流出力回
路Ａ又は電流出力回路Ｂの出力電圧のいずれか高値側に
あたる側より供給される。こうして供給された電流は、
電流帰還抵抗ＲＦに流れ込み抵抗両端電圧ＶＦを得る。
路Ａ又は電流出力回路Ｂの出力電圧のいずれか高値側に
あたる側より供給される。こうして供給された電流は、
電流帰還抵抗ＲＦに流れ込み抵抗両端電圧ＶＦを得る。
このＶＦは前述した如く電流出力回路Ａと電流出力回路
Ｂの電圧増幅器１，２の負帰還値Ｖｆとなる。今、電流
出力回路Ａ側より電流が供給されているとしたとき、電
流出力回路Ａの入力電流が−Ｖｉ１／Ｒｉであることか
ら、負帰還電流Ｖｆ／Ｒｆ ＝ Ｖｉｘ／Ｒｉとなるよ
う電流出力回路Ａが作動し、結果的に回路電流ｉは、電
流出力回路Ａの入力Ｖｉ１に比例する。
Ｂの電圧増幅器１，２の負帰還値Ｖｆとなる。今、電流
出力回路Ａ側より電流が供給されているとしたとき、電
流出力回路Ａの入力電流が−Ｖｉ１／Ｒｉであることか
ら、負帰還電流Ｖｆ／Ｒｆ ＝ Ｖｉｘ／Ｒｉとなるよ
う電流出力回路Ａが作動し、結果的に回路電流ｉは、電
流出力回路Ａの入力Ｖｉ１に比例する。
これに対し、電流出力回路Ｂ側にも同様に負帰還値Ｖｆ
が与えられるが、電流出力回路Ｂの動作としては入力電
流−Ｖｉｚ／Ｒｉに対し、負帰還電流Ｖｆ／Ｒｆは、や
や大きめとなることから、電圧増幅器出力Ｖａｔは入力
電流と負帰還電流を合わせるべく負方向に作動し、結果
的に、トランジスタ４自体をＣｕｔｏｆｆＬでしまう。
が与えられるが、電流出力回路Ｂの動作としては入力電
流−Ｖｉｚ／Ｒｉに対し、負帰還電流Ｖｆ／Ｒｆは、や
や大きめとなることから、電圧増幅器出力Ｖａｔは入力
電流と負帰還電流を合わせるべく負方向に作動し、結果
的に、トランジスタ４自体をＣｕｔｏｆｆＬでしまう。
これで完全に回路としては、電流出力回路Ａのみで制御
されていることになる。
されていることになる。
このような状態から、電流出力回路Ａ側の信号のみが下
降した場合、当然電流出力回路Ｂの負帰還電圧Ｖｆも下
降することになるが、電流出力回路Ｂが正常であれば、
電流出力回路Ｂは入力電流Ｖｉｚ／Ｒｉに対し負帰還電
流Ｖｆ／Ｒｆが小さくなった瞬間、入力電流と負帰還電
流を合致させるべく電圧増幅器２が作動Ｖｏｚを出力し
トランジスタ４により回路に電流を供給することが出来
る。この時の回路電流はＶｉｚに比例する。
降した場合、当然電流出力回路Ｂの負帰還電圧Ｖｆも下
降することになるが、電流出力回路Ｂが正常であれば、
電流出力回路Ｂは入力電流Ｖｉｚ／Ｒｉに対し負帰還電
流Ｖｆ／Ｒｆが小さくなった瞬間、入力電流と負帰還電
流を合致させるべく電圧増幅器２が作動Ｖｏｚを出力し
トランジスタ４により回路に電流を供給することが出来
る。この時の回路電流はＶｉｚに比例する。
電流出力回路Ｂにて運転中、電流出力回路Ｂに異常がお
き電流出力回路Ａに切替える容量は上記と全く同じであ
るので説明は省略する。
き電流出力回路Ａに切替える容量は上記と全く同じであ
るので説明は省略する。
尚、以上の実施例は、２重化構成の場合について説明し
たが、３重化の場合は３つの制御装置の各出力部Ａ、Ｂ
、Ｃをダイオードにより結合して操作端に接続すればよ
く、同様にして口重化の場合も全く同様に実施できる。
たが、３重化の場合は３つの制御装置の各出力部Ａ、Ｂ
、Ｃをダイオードにより結合して操作端に接続すればよ
く、同様にして口重化の場合も全く同様に実施できる。
［発明の効果］
以上説明したように、本発明によれば、安価で信頼性の
ある電流出力多重化制御装置が極めて簡単に得られる。
ある電流出力多重化制御装置が極めて簡単に得られる。
図は本発明の一実施例を示す電流出力２重化制御装置の
要部構成図である。 １．２・・・電圧増幅器、３，４・・・ トランジスタ
、５．６・・・ダイオード、７・・・Ｅ／Ｐ変換器。
要部構成図である。 １．２・・・電圧増幅器、３，４・・・ トランジスタ
、５．６・・・ダイオード、７・・・Ｅ／Ｐ変換器。
Claims (1)
- 電流出力回路をもち、その出力電流により操作端を動作
させる制御装置を多重化した電流出力多重化制御装置に
おいて、各電流出力回路の各出力端子に各ダイオードを
接続し、これらダイオードの出力側を１点に結合して前
記操作端の片側の端子に接続し、その操作端のもう一方
の端子より引出した線と、前記各電流出力装置のシグナ
ルコモン線の間に抵抗を接続し、その抵抗の両端に発生
する電圧を前記各電流出力装置にフィードバックするこ
とを特徴とする電流出力多重化制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20876285A JPS6270902A (ja) | 1985-09-24 | 1985-09-24 | 電流出力多重化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20876285A JPS6270902A (ja) | 1985-09-24 | 1985-09-24 | 電流出力多重化制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6270902A true JPS6270902A (ja) | 1987-04-01 |
Family
ID=16561665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20876285A Pending JPS6270902A (ja) | 1985-09-24 | 1985-09-24 | 電流出力多重化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6270902A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63249201A (ja) * | 1987-04-06 | 1988-10-17 | Toshiba Corp | ２重化制御装置 |
| JP2008083965A (ja) * | 2006-09-27 | 2008-04-10 | Japan Control Engineering Co Ltd | 監視装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224572A (ja) * | 1983-06-03 | 1984-12-17 | Hitachi Ltd | 信号選択回路 |
| JPS60144801A (ja) * | 1984-01-06 | 1985-07-31 | Toshiba Corp | 自動制御装置 |
-
1985
- 1985-09-24 JP JP20876285A patent/JPS6270902A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224572A (ja) * | 1983-06-03 | 1984-12-17 | Hitachi Ltd | 信号選択回路 |
| JPS60144801A (ja) * | 1984-01-06 | 1985-07-31 | Toshiba Corp | 自動制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63249201A (ja) * | 1987-04-06 | 1988-10-17 | Toshiba Corp | ２重化制御装置 |
| JP2008083965A (ja) * | 2006-09-27 | 2008-04-10 | Japan Control Engineering Co Ltd | 監視装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717833A (en) | Single wire current share paralleling of power supplies | |
| US4317963A (en) | Subscriber line interface circuit utilizing impedance synthesizer and shared voltage source for loop current regulation control | |
| US4609828A (en) | Single wire current share paralleling of power supplies | |
| US5142235A (en) | Two wire detection system for producing abnormal state outputs | |
| CA2280378A1 (en) | Arrangements to detect and respond to disturbances in electrical power systems | |
| DE102004015528B4 (de) | Unterbrechungserfassungsschaltung für eine Sensorvorrichtung | |
| US6233335B1 (en) | Battery switching subscriber loop interface circuit | |
| JPS6270902A (ja) | 電流出力多重化制御装置 | |
| US4571460A (en) | Active impedance line feed circuit with improved ground fault protection | |
| AU2002212310A1 (en) | Circuit configuration for monitoring and/or regulating supply voltages | |
| JP2520112B2 (ja) | 線路異常監視装置 | |
| US4631362A (en) | Low resistance origination scan circuit | |
| JPH0255963B2 (ja) | ||
| CA1209732A (en) | Active impedance line feed circuit with improved ground fault protection | |
| JP3166141B2 (ja) | インターフエイス回路 | |
| JPH0325201Y2 (ja) | ||
| KR19990066996A (ko) | 전자센서의고장오류발생 | |
| JPS5846830A (ja) | 電源保護回路 | |
| JPH0210664Y2 (ja) | ||
| SU760056A1 (ru) | Импульсно-линейный стабилизатор напряжения постоянного тока1 | |
| JPS60167535A (ja) | 送信動作異常検出制御装置 | |
| JP2855759B2 (ja) | 並列運転電源制御回路 | |
| JPS6142190Y2 (ja) | ||
| JPS61224877A (ja) | インバ−タの制御装置 | |
| JPH0538079A (ja) | 電源回路 |