JP3166141B2 - インターフエイス回路 - Google Patents
インターフエイス回路Info
- Publication number
- JP3166141B2 JP3166141B2 JP23312093A JP23312093A JP3166141B2 JP 3166141 B2 JP3166141 B2 JP 3166141B2 JP 23312093 A JP23312093 A JP 23312093A JP 23312093 A JP23312093 A JP 23312093A JP 3166141 B2 JP3166141 B2 JP 3166141B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電源とデジタル信号と
を共に共通の伝送線路で伝送するフイールドバスとフイ
ールド信号を処理する信号処理回路との間に設けられる
インターフエイス回路に係り、特に、安全性の高い本質
安全防爆機能が得られるように改良されたインターフエ
イス回路に関する。
を共に共通の伝送線路で伝送するフイールドバスとフイ
ールド信号を処理する信号処理回路との間に設けられる
インターフエイス回路に係り、特に、安全性の高い本質
安全防爆機能が得られるように改良されたインターフエ
イス回路に関する。
【０００２】
【従来の技術】図２は従来のフイールドバス対応の通常
のインターフエイス回路を中心とする構成を示す構成図
である。１０はフイールド信号を処理する信号処理回路
であり、例えば圧力、差圧などを信号処理してデジタル
信号として出力するものである。
のインターフエイス回路を中心とする構成を示す構成図
である。１０はフイールド信号を処理する信号処理回路
であり、例えば圧力、差圧などを信号処理してデジタル
信号として出力するものである。
【０００３】１１はフイールドバスであり、伝送線
Ｌ1、Ｌ2を介してフイールド側の複数の信号処理回路１
０などに直流電源を供給し、同時にフイールド側の信号
処理回路１０などと上位の制御機器（図示せず）などと
を接続してデジタル信号の送受を行う。
Ｌ1、Ｌ2を介してフイールド側の複数の信号処理回路１
０などに直流電源を供給し、同時にフイールド側の信号
処理回路１０などと上位の制御機器（図示せず）などと
を接続してデジタル信号の送受を行う。
【０００４】１２は信号処理回路１０とフイールドバス
１１との間に挿入される従来のインターフエイス回路で
ある。次に、このインターフエイス回路１２の内部につ
いて説明する。
１１との間に挿入される従来のインターフエイス回路で
ある。次に、このインターフエイス回路１２の内部につ
いて説明する。
【０００５】Ｔ1、Ｔ2は接続線Ｌ1、Ｌ2でそれぞれフイ
ールドバス１１と接続される端子である。Ｔ3、Ｔ4、Ｔ
5はそれぞれ信号処理回路１０と接続される端子であ
る。
ールドバス１１と接続される端子である。Ｔ3、Ｔ4、Ｔ
5はそれぞれ信号処理回路１０と接続される端子であ
る。
【０００６】端子Ｔ1とＴ2の間には、電流制御回路１３
とツエナダイオードなどで構成された電圧レギュレータ
１４と帰還抵抗Ｒf1とが直列に接続され、この電圧レギ
ュレータ１４の両端には制御回路１５の電源端が接続さ
れ、この両端に定電圧ＶCを発生させている。
とツエナダイオードなどで構成された電圧レギュレータ
１４と帰還抵抗Ｒf1とが直列に接続され、この電圧レギ
ュレータ１４の両端には制御回路１５の電源端が接続さ
れ、この両端に定電圧ＶCを発生させている。
【０００７】この電圧レギュレータ１４の両端は信号処
理回路１０の電源端Ｔ3とＴ4に接続され、信号処理回路
１０の回路電源として定電圧ＶCを供給している。一
方、信号処理回路１０の端子Ｔ5からは圧力、差圧など
のフイールド情報に対応するデジタル信号ＶDが出力さ
れる。
理回路１０の電源端Ｔ3とＴ4に接続され、信号処理回路
１０の回路電源として定電圧ＶCを供給している。一
方、信号処理回路１０の端子Ｔ5からは圧力、差圧など
のフイールド情報に対応するデジタル信号ＶDが出力さ
れる。
【０００８】また、帰還抵抗Ｒf1からは、伝送電流ＩS
に比例した帰還電圧Ｖf1が出力され、これらのデジタル
信号ＶDと帰還電圧Ｖf1は、制御回路１５に入力されて
内蔵される基準値に対応して伝送電流ＩSを一定に保持
べき制御電圧ＶSとして出力する。フイールドバス１１
から取り込むこの一定に保持すべき伝送電流ＩSは、Ｉ
ＳＡ／ＳＰ５０の規格では１０ｍＡとされている。
に比例した帰還電圧Ｖf1が出力され、これらのデジタル
信号ＶDと帰還電圧Ｖf1は、制御回路１５に入力されて
内蔵される基準値に対応して伝送電流ＩSを一定に保持
べき制御電圧ＶSとして出力する。フイールドバス１１
から取り込むこの一定に保持すべき伝送電流ＩSは、Ｉ
ＳＡ／ＳＰ５０の規格では１０ｍＡとされている。
【０００９】以上の構成において、インターフエイス回
路１２はフイールドバス１１から一定の伝送電流ＩSを
取り込み、これを用いて電圧レギュレータ１４で定電圧
ＶCを作って信号処理回路１０に供給する。
路１２はフイールドバス１１から一定の伝送電流ＩSを
取り込み、これを用いて電圧レギュレータ１４で定電圧
ＶCを作って信号処理回路１０に供給する。
【００１０】一方、信号処理回路１０はデジタル信号Ｖ
Dを制御回路１５に出力し、帰還電圧Ｖf1と併せて信号
処理をして、その結果を制御電圧ＶSとして電流制御回
路１３に出力して伝送電流ＩSを一定に保持すると共に
デジタル信号ＶDに対応する信号はフイールドバス１１
に送出する。
Dを制御回路１５に出力し、帰還電圧Ｖf1と併せて信号
処理をして、その結果を制御電圧ＶSとして電流制御回
路１３に出力して伝送電流ＩSを一定に保持すると共に
デジタル信号ＶDに対応する信号はフイールドバス１１
に送出する。
【００１１】この場合の端子Ｔ1とＴ2とからみた最小動
作電圧ＶMIN（１）は、 ＶMIN（１）＝ＶC＋ＩS・Ｒf1＋Ｖ13 （１） で示される。ただし、Ｖ13は電流制御回路１３の両端の
最小動作電圧である。
作電圧ＶMIN（１）は、 ＶMIN（１）＝ＶC＋ＩS・Ｒf1＋Ｖ13 （１） で示される。ただし、Ｖ13は電流制御回路１３の両端の
最小動作電圧である。
【００１２】図３は従来の統一電流に対応する本質安全
防爆基準を満足するインターフエイス回路を中心とする
構成を示す構成図である。端子Ｔ1とＴ2の間には、伝送
線Ｌ 1、Ｌ2を介して直流電源１６と受信抵抗１７との直
列回路が接続され、インタフエイス１８を介して信号処
理回路１９に電圧を供給している。
防爆基準を満足するインターフエイス回路を中心とする
構成を示す構成図である。端子Ｔ1とＴ2の間には、伝送
線Ｌ 1、Ｌ2を介して直流電源１６と受信抵抗１７との直
列回路が接続され、インタフエイス１８を介して信号処
理回路１９に電圧を供給している。
【００１３】次に、このインタフエイス１８の内部につ
いて説明する。端子Ｔ1とＴ2の間には、電流制御回路２
０と電流制限抵抗ＲS1とツエナダイオードなどで構成さ
れた電圧レギュレータ１４と帰還抵抗Ｒf2との直列回路
が接続されている。
いて説明する。端子Ｔ1とＴ2の間には、電流制御回路２
０と電流制限抵抗ＲS1とツエナダイオードなどで構成さ
れた電圧レギュレータ１４と帰還抵抗Ｒf2との直列回路
が接続されている。
【００１４】この電圧レギュレータ１４の両端には制御
回路２１の電源端が接続され、この両端に定電圧ＶCを
発生させている。電流制御回路２０と電流制限抵抗ＲS1
の接続点Ｃ1と、電圧レギュレータ１４と帰還抵抗Ｒf2
の接続点Ｃ2との間にはダイオードＤ1、Ｄ2、Ｄ3の並列
回路が接続されている。
回路２１の電源端が接続され、この両端に定電圧ＶCを
発生させている。電流制御回路２０と電流制限抵抗ＲS1
の接続点Ｃ1と、電圧レギュレータ１４と帰還抵抗Ｒf2
の接続点Ｃ2との間にはダイオードＤ1、Ｄ2、Ｄ3の並列
回路が接続されている。
【００１５】信号処理回路１９は例えば圧力、差圧など
のセンサ信号を信号処理してアナログ信号ＶAとして制
御回路２１の入力の一端に出力する。また、制御回路２
１の入力の他端には帰還抵抗Ｒf2の両端に発生する帰還
電圧Ｖf2が印加される。
のセンサ信号を信号処理してアナログ信号ＶAとして制
御回路２１の入力の一端に出力する。また、制御回路２
１の入力の他端には帰還抵抗Ｒf2の両端に発生する帰還
電圧Ｖf2が印加される。
【００１６】そして、制御回路２１はこれらのアナログ
信号ＶAと帰還電圧Ｖf2とが一致するように電流制御回
路２０を制御する。この結果として、アナログ信号ＶA
に対応する電流信号ＩLを例えば４〜２０ｍＡの統一さ
れた信号として受信抵抗１７に送出する。
信号ＶAと帰還電圧Ｖf2とが一致するように電流制御回
路２０を制御する。この結果として、アナログ信号ＶA
に対応する電流信号ＩLを例えば４〜２０ｍＡの統一さ
れた信号として受信抵抗１７に送出する。
【００１７】この場合に、信号処理回路１９側から受信
抵抗１７側に、本質安全防爆基準に規定したエネルギー
が送出されないように、異常時には電流制限抵抗ＲS1と
並列接続されたダイオードＤ1、Ｄ2、Ｄ3群で電圧制限
を行う。正常動作のときは、ダイオードＤ1、Ｄ2、Ｄ3
群には電流は流れない。
抵抗１７側に、本質安全防爆基準に規定したエネルギー
が送出されないように、異常時には電流制限抵抗ＲS1と
並列接続されたダイオードＤ1、Ｄ2、Ｄ3群で電圧制限
を行う。正常動作のときは、ダイオードＤ1、Ｄ2、Ｄ3
群には電流は流れない。
【００１８】この場合の端子Ｔ1とＴ2とからみた最小動
作電圧ＶMIN（２）は、 ＶMIN（２）＝ＶC＋ＩL（ＲS1＋Ｒf2）＋Ｖ20 （２） で示される。ただし、Ｖ20は電流制御回路２０の両端の
最小動作電圧である。
作電圧ＶMIN（２）は、 ＶMIN（２）＝ＶC＋ＩL（ＲS1＋Ｒf2）＋Ｖ20 （２） で示される。ただし、Ｖ20は電流制御回路２０の両端の
最小動作電圧である。
【００１９】
【発明が解決しようとする課題】しかしながら、以上の
ような図２に示す従来のフイルドバス対応のインターフ
エイス回路１２に、図３に示すような従来の４〜２０ｍ
Ａの統一電流に対応し本質安全防爆基準を満足するイン
ターフエイス回路をそのまま応用すると、帰還抵抗Ｒf2
での電圧降下分だけ最小動作電圧を押し上げることとな
る。この結果、本質安全防爆の基準に照らして、最小動
作電圧に対するマージンが小さくなり、安全性の低下を
招くという問題がある。
ような図２に示す従来のフイルドバス対応のインターフ
エイス回路１２に、図３に示すような従来の４〜２０ｍ
Ａの統一電流に対応し本質安全防爆基準を満足するイン
ターフエイス回路をそのまま応用すると、帰還抵抗Ｒf2
での電圧降下分だけ最小動作電圧を押し上げることとな
る。この結果、本質安全防爆の基準に照らして、最小動
作電圧に対するマージンが小さくなり、安全性の低下を
招くという問題がある。
【００２０】
【課題を解決するための手段】本発明は、以上の課題を
解決するための構成として、直流電流とデジタル信号と
を共に伝送電流として伝送するフイールドバスの一端に
一端が接続され制御信号により先の伝送電流を一定に制
御する電流制御回路と、この電流制御回路の他端と先の
フイールドバスの他端との間に接続され両端の電圧を所
定値に制限する電圧制限素子と、フイールド信号を処理
して先のデジタル信号として伝送する信号処理回路と先
の電流制御回路の他端との間に直列に接続された電流制
限抵抗と、先のフイールドバスの他端と先の電流制御回
路の他端の間に接続された電圧レギュレータと、この電
圧レギュレータの両端に電源端が接続され先の電流制限
抵抗に発生する帰還電圧と先のデジタル信号とが入力さ
れて先の制御信号を出力する制御手段とを具備し、先の
電流制限抵抗に先の電圧制限素子の両端電圧を所定値に
制限し、信号処理回路から流出するエネルギーを制限し
て本質安全防爆基準を満足させる機能と、先の伝送電流
を検出する機能の両方を持たせるようにしたものであ
る。
解決するための構成として、直流電流とデジタル信号と
を共に伝送電流として伝送するフイールドバスの一端に
一端が接続され制御信号により先の伝送電流を一定に制
御する電流制御回路と、この電流制御回路の他端と先の
フイールドバスの他端との間に接続され両端の電圧を所
定値に制限する電圧制限素子と、フイールド信号を処理
して先のデジタル信号として伝送する信号処理回路と先
の電流制御回路の他端との間に直列に接続された電流制
限抵抗と、先のフイールドバスの他端と先の電流制御回
路の他端の間に接続された電圧レギュレータと、この電
圧レギュレータの両端に電源端が接続され先の電流制限
抵抗に発生する帰還電圧と先のデジタル信号とが入力さ
れて先の制御信号を出力する制御手段とを具備し、先の
電流制限抵抗に先の電圧制限素子の両端電圧を所定値に
制限し、信号処理回路から流出するエネルギーを制限し
て本質安全防爆基準を満足させる機能と、先の伝送電流
を検出する機能の両方を持たせるようにしたものであ
る。
【００２１】
【作 用】直流電流とデジタル信号とを共に伝送電流と
して伝送するフイールドバスの一端に一端が接続された
電流制御回路は、制御信号により先の伝送電流を一定に
制御する。
して伝送するフイールドバスの一端に一端が接続された
電流制御回路は、制御信号により先の伝送電流を一定に
制御する。
【００２２】電流制限抵抗は、先の電圧制限素子の両端
電圧を所定値に制限し、信号処理回路から流出するエネ
ルギーを制限し本質安全防爆基準を満足させる。
電圧を所定値に制限し、信号処理回路から流出するエネ
ルギーを制限し本質安全防爆基準を満足させる。
【００２３】また、電流制限抵抗には伝送電流に応じた
帰還電圧が発生する。これによって、電流制限抵抗は伝
送電流を検出する。制御手段には先の電流制限抵抗に発
生する帰還電圧と先のデジタル信号とが入力され、これ
らを信号処理して先の制御信号を出力することにより先
の伝送電流を一定に制御する。
帰還電圧が発生する。これによって、電流制限抵抗は伝
送電流を検出する。制御手段には先の電流制限抵抗に発
生する帰還電圧と先のデジタル信号とが入力され、これ
らを信号処理して先の制御信号を出力することにより先
の伝送電流を一定に制御する。
【００２４】このようにして、先の電流制限抵抗に本質
安全防爆と先の伝送電流の検出の双方の機能を持たせる
ようにして、最小動作電圧の低下を防ぎ、本質安全に対
する安全性を向上させる。
安全防爆と先の伝送電流の検出の双方の機能を持たせる
ようにして、最小動作電圧の低下を防ぎ、本質安全に対
する安全性を向上させる。
【００２５】
【実施例】以下、本発明の実施例について図を用いて説
明する。図１は本発明の１実施例の構成を示す回路図で
ある。なお、図２に示す従来のフイールドバス対応のイ
ンターフエイス回路と同一の機能を有する部分には同一
の符号を付して適宜にその説明を省略する。
明する。図１は本発明の１実施例の構成を示す回路図で
ある。なお、図２に示す従来のフイールドバス対応のイ
ンターフエイス回路と同一の機能を有する部分には同一
の符号を付して適宜にその説明を省略する。
【００２６】端子Ｔ1とＴ2の間には、伝送線Ｌ1、Ｌ2を
介してフイールドバス１１が接続され、フイールドバス
１１はインタフエイス２２を介して信号処理回路１０に
電圧を供給している。端子Ｔ1とＴ2の間には、電流制御
回路１３と電流制限抵抗ＲS2とツエナダイオードなどで
構成された電圧レギュレータ１４との直列回路が接続さ
れている。
介してフイールドバス１１が接続され、フイールドバス
１１はインタフエイス２２を介して信号処理回路１０に
電圧を供給している。端子Ｔ1とＴ2の間には、電流制御
回路１３と電流制限抵抗ＲS2とツエナダイオードなどで
構成された電圧レギュレータ１４との直列回路が接続さ
れている。
【００２７】この電圧レギュレータ１４の両端には制御
回路２３の電源端が接続され、この両端に定電圧ＶCを
発生させている。電流制御回路１３と電流制限抵抗ＲS2
の接続点Ｃ3と端子Ｔ2との間にはダイオードＤ1、Ｄ2、
Ｄ3の並列回路が接続されている。
回路２３の電源端が接続され、この両端に定電圧ＶCを
発生させている。電流制御回路１３と電流制限抵抗ＲS2
の接続点Ｃ3と端子Ｔ2との間にはダイオードＤ1、Ｄ2、
Ｄ3の並列回路が接続されている。
【００２８】また、この電圧レギュレータ１４の両端は
信号処理回路１０の電源端Ｔ3とＴ4に接続され、電圧レ
ギュレータ１４は信号処理回路１０の回路電源として定
電圧ＶCを供給している。一方、信号処理回路１０の端
子Ｔ5からは圧力、差圧などのフイールド情報に対応す
るデジタル信号ＶDが出力される。
信号処理回路１０の電源端Ｔ3とＴ4に接続され、電圧レ
ギュレータ１４は信号処理回路１０の回路電源として定
電圧ＶCを供給している。一方、信号処理回路１０の端
子Ｔ5からは圧力、差圧などのフイールド情報に対応す
るデジタル信号ＶDが出力される。
【００２９】電流制限抵抗ＲS2からは、伝送電流ＩSに
比例した帰還電圧Ｖf3が出力され、これらのデジタル信
号ＶDと帰還電圧Ｖf3は制御回路２３に入力されて内蔵
される基準値に対応して伝送電流ＩSを一定に保持べき
制御電圧ＶSを出力する。
比例した帰還電圧Ｖf3が出力され、これらのデジタル信
号ＶDと帰還電圧Ｖf3は制御回路２３に入力されて内蔵
される基準値に対応して伝送電流ＩSを一定に保持べき
制御電圧ＶSを出力する。
【００３０】フイールドバス１１から取り込むこの一定
に保持すべき伝送電流ＩSは、図２の場合と同じくＩＳ
Ａ／ＳＰ５０の規格に沿って１０ｍＡである。以上の構
成において、インターフエイス回路２２はフイールドバ
ス１１から一定の伝送電流ＩSを取り込み、これを用い
て電圧レギュレータ１４で定電圧ＶCを作って信号処理
回路１０に供給する。
に保持すべき伝送電流ＩSは、図２の場合と同じくＩＳ
Ａ／ＳＰ５０の規格に沿って１０ｍＡである。以上の構
成において、インターフエイス回路２２はフイールドバ
ス１１から一定の伝送電流ＩSを取り込み、これを用い
て電圧レギュレータ１４で定電圧ＶCを作って信号処理
回路１０に供給する。
【００３１】一方、信号処理回路１０はデジタル信号Ｖ
Dを制御回路２３に出力し、制御回路２３は帰還電圧Ｖ
f3と併せて信号処理をして、その結果を制御電圧ＶSと
して電流制御回路１３に出力して伝送電流ＩSを一定に
保持すると共にデジタル信号ＶDに対応する信号をフイ
ールドバス１１に送出する。
Dを制御回路２３に出力し、制御回路２３は帰還電圧Ｖ
f3と併せて信号処理をして、その結果を制御電圧ＶSと
して電流制御回路１３に出力して伝送電流ＩSを一定に
保持すると共にデジタル信号ＶDに対応する信号をフイ
ールドバス１１に送出する。
【００３２】この場合の端子Ｔ1とＴ2とからみた最小動
作電圧ＶMIN（３）は、 ＶMIN（３）＝ＶC＋ＩS・ＲS2＋Ｖ13 （３） で示される。
作電圧ＶMIN（３）は、 ＶMIN（３）＝ＶC＋ＩS・ＲS2＋Ｖ13 （３） で示される。
【００３３】したがって、図３に示す従来の本質安全防
爆基準を満たすインターフエイス回路での最小動作電圧
を示す（２）式と比較すると、帰還抵抗Ｒf2の電圧降下
分だけ最小動作電圧にマージンを持たせることができ
る。このため、このマージンに対応する分だけ電流制限
抵抗ＲS2の値を大きくすることが可能となり、安全性が
向上する。
爆基準を満たすインターフエイス回路での最小動作電圧
を示す（２）式と比較すると、帰還抵抗Ｒf2の電圧降下
分だけ最小動作電圧にマージンを持たせることができ
る。このため、このマージンに対応する分だけ電流制限
抵抗ＲS2の値を大きくすることが可能となり、安全性が
向上する。
【００３４】
【発明の効果】以上、実施例と共に具体的に説明したよ
うに本発明によれば、本質安全防爆基準を満足させるた
めの電流制限抵抗に帰還抵抗の機能をもたせるように構
成したので、最小動作電圧を下げることができ、このた
め電流制限抵抗を大きくすることができ、安全性の向上
に寄与することができる。
うに本発明によれば、本質安全防爆基準を満足させるた
めの電流制限抵抗に帰還抵抗の機能をもたせるように構
成したので、最小動作電圧を下げることができ、このた
め電流制限抵抗を大きくすることができ、安全性の向上
に寄与することができる。
【図面の簡単な説明】
【図１】本発明の１実施例の構成を示す回路図である。
【図２】フイールドバス対応の従来のインターフエイス
回路を中心とする構成を示す構成図である。
回路を中心とする構成を示す構成図である。
【図３】統一電流に対応し本質安全防爆基準を満足する
従来のインターフエイス回路を中心とする構成を示す構
成図である。
従来のインターフエイス回路を中心とする構成を示す構
成図である。
１０、１９ 信号処理回路 １１ フイールドバス １２、１８、２２ インターフエイス回路 １３ 電流制御回路 １４ 電圧レギュレータ １５、２１、２３ 制御回路 １６ 直流電源 １７ 受信抵抗 ＲS1、ＲS2 電流制限抵抗 Ｒf1、Ｒf2 帰還抵抗
Claims (1)
- 【請求項１】直流電流とデジタル信号とを共に伝送電流
として伝送するフイールドバスの一端に一端が接続され
制御信号により前記伝送電流を一定に制御する電流制御
回路と、この電流制御回路の他端と前記フイールドバス
の他端との間に接続され両端の電圧を所定値に制限する
電圧制限素子と、フイールド信号を処理して前記デジタ
ル信号として伝送する信号処理回路と前記電流制御回路
の他端との間に直列に接続された電流制限抵抗と、前記
フイールドバスの他端と前記電流制御回路の他端の間に
接続された電圧レギュレータと、この電圧レギュレータ
の両端に電源端が接続され前記電流制限抵抗に発生する
帰還電圧と前記デジタル信号とが入力されて前記制御信
号を出力する制御手段とを具備し、前記電流制限抵抗に
前記電圧制限素子の両端電圧を所定値に制限し、信号処
理回路から流出するエネルギーを制限して本質安全防爆
基準を満足させる機能と、前記伝送電流を検出する機能
の両方を持たせたことを特徴とするインターフエイス回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23312093A JP3166141B2 (ja) | 1993-09-20 | 1993-09-20 | インターフエイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23312093A JP3166141B2 (ja) | 1993-09-20 | 1993-09-20 | インターフエイス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0795221A JPH0795221A (ja) | 1995-04-07 |
| JP3166141B2 true JP3166141B2 (ja) | 2001-05-14 |
Family
ID=16950079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23312093A Expired - Fee Related JP3166141B2 (ja) | 1993-09-20 | 1993-09-20 | インターフエイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3166141B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018021005A1 (ja) * | 2016-07-27 | 2018-02-01 | 日本精機株式会社 | 通信装置 |
-
1993
- 1993-09-20 JP JP23312093A patent/JP3166141B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795221A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6891736B2 (en) | Multiphase DC/DC converter | |
| US4079272A (en) | Optically isolated interface circuits | |
| KR100193949B1 (ko) | 반도체복합소자 및 그 소자를 사용한 인버터장치의 이상상태를 검출하는 방법 | |
| JP3166141B2 (ja) | インターフエイス回路 | |
| JPH05107292A (ja) | 断線検出装置 | |
| US5065152A (en) | Two-wire loop electric circuit arrangement | |
| KR950004823A (ko) | 가입자 라인을 구동하기 위한 인터페이스 집적회로 | |
| US5087838A (en) | Sourcing or sinking output circuit | |
| JPH09504399A (ja) | 遠隔給電装置 | |
| EP0934632B1 (en) | A method and an arrangement for adapting, from a dc point of view, a first circuit to at least one second circuit | |
| JPS6220077Y2 (ja) | ||
| JP3289815B2 (ja) | 断線検出装置 | |
| EP0155074B1 (en) | Active impedance line feed circuit with improved ground fault protection | |
| EP0591521A1 (en) | Self-compensating voltage level shifting circuit | |
| JPS6319097A (ja) | 線路異常監視装置 | |
| KR20020026098A (ko) | 사이리스터 직렬회로에서 게이트 전류 감시에 의한 소자보호장치 | |
| JPS61240308A (ja) | リモ−トセンス式安定化電源保護回路 | |
| JPS584505B2 (ja) | 論理信号伝送装置 | |
| JP2692135B2 (ja) | 負荷制御装置 | |
| JPH0325201Y2 (ja) | ||
| JPS64756B2 (ja) | ||
| JPH0624960Y2 (ja) | ２線式信号伝送器 | |
| JPS6145542Y2 (ja) | ||
| JP3051275B2 (ja) | 加入者回路の給電方式 | |
| JPH0510302A (ja) | 電流／圧力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |