JPH0624960Y2

JPH0624960Y2 - ２線式信号伝送器

Info

Publication number: JPH0624960Y2
Application number: JP16877688U
Authority: JP
Inventors: 和広橋住; ▲てつ▼ 尾土平
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1988-12-27
Filing date: 1988-12-27
Publication date: 1994-06-29
Anticipated expiration: 2003-12-27
Also published as: JPH0289597U

Description

【考案の詳細な説明】＜産業上の利用分野＞本考案は、センサなどで検出された圧力あるいは温度な
どの物理量をデジタル信号に変換し、マイクロプロセッ
サを用いて所定の演算を実行してアナログ信号に変換
し、この信号を２線の伝送線を介して負荷に伝送する２
線式信号伝送器に関する。

＜従来の技術＞第９図は従来の２線式信号伝送器の全体構成を示すブロ
ック図である。

１０は圧力などをアナログの電気信号に変換するセンサ
である。このセンサ１０のアナログ信号はアナログ／デ
ジタル変換器１１でデジタル信号に変換されてマイクロ
プロセッサ１２Ａに入力される。マイクロプロセッサ１
２Ａはメモリ１３に格納された所定の演算プログラムに
従って読み込まれたデジタル信号をメモリ１３に格納し
必要に応じてこのメモリ１３に格納されたデータを取り
出し所定の演算、例えばリニヤライズなどの演算を実行
する。

この演算結果は表示器１４に表示されると共にパルス幅
／電流変換回路１５に出力される。このパルス幅／電流
変換回路１５はマイクロプロセッサ１２Ａから送られた
パルス幅信号ＰＷＭを所定の電流信号に変換して出力回
路１６に出力する。出力回路１６は負荷Ｒ_Lに直列に接
続された外部電源Ｅ_Lから端子Ｔ₁、Ｔ₂に接続された２
線の伝送線ｌ₁、ｌ₂を介して電流の供給を受けると共に
パルス幅／電流変換回路１５からの電流を４〜１０ｍＡ
の出力電流Ｉ_Lに変換して負荷Ｒ_Lに伝送する。

さらに、この出力回路１６からは回路の安定化のために
出力電流Ｉ_Lに比例した電圧がパルス幅／電流変換回路
１５に負帰還されている。

これ等のパルス幅／電流変換回路１５と出力回路１６な
どでアナログ信号変換器１７を構成している。

この他に、定電圧回路１８が出力回路１６に接続されて
おり、この定電圧回路１８は出力電流Ｉ_Lの一部を用い
てこの２線式信号伝送器の内部で使用する定電圧の電源
Ｖ_CCを作る。

第１０図は第９図に示すアナログ信号変換器の詳細を示
す回路図である。

パルス幅／電流変換器１５は、レベル変換回路１９、積
分回路２０、ドライバ回路２１から構成されている。

レベル変換回路１９はマイクロプロセッサ１２Ａから出
力されるピーク値が０Ｖと５Ｖの間で且つセンサ１０か
らの物理量に対応してパルス幅が変化するパルス幅信号
ＰＷＭを規定のピーク値を持つパルス幅信号に変換する
回路である。

電源電圧Ｖ_CCは抵抗Ｒ₁、Ｒ₂、Ｒ₃、Ｒ₄でそれぞれ電圧
Ｅ₁とＥ₂に分圧されて例えばＩＣで構成されたアナログ
のスイッチＳＷ₁の端子１と端子２に印加される。一
方、マイクロプロセッサ１２Ａからはパルス幅信号ＰＷ
ＭがスイッチＳＷ₁のＡ端子を介して印加され、これに
より共通端子３を端子１と端子２にパルス幅信号ＰＷＭ
のパルス幅に対応して切替える。

従って、共通端子３にはパルス幅信号ＰＷＭのパルス幅
と同じパルス幅でそのレベルが変換されたパルス幅信号
ＰＷＭ₁が発生する。このパルス幅信号ＰＷＭ₁は接続点
Ｐ₁を介して積分回路２０に出力される。

積分回路２０においては、抵抗Ｒ₅及び抵抗Ｒ₆とコンデ
ンサＣ₁で構成されたフイルタを介して、抵抗Ｒ₇で出力
端から負帰還がかけられ且つその出力端から抵抗Ｒ₅と
Ｒ₆との接続点にコンデンサＣ₂で帰還がかけられた演算
増幅器Ｑ₁に、このパルス幅信号ＰＷＭ₁が入力され、そ
の出力端にこのパルス幅信号ＰＷＭ₁に対応した直流電
圧Ｅ₃を得る。この直流電圧Ｅ₃は次のドライバ回路２１
に出力される。

ドライバ回路２１は次のように構成されている。

直流電圧Ｅ₃が抵抗Ｒ₈を介して演算増幅器Ｑ₂の非反転
入力端（＋）に入力され、その反転入力端（−）には電
源電圧Ｖ_CCを抵抗Ｒ₉とＲ₁₀で分圧した電圧が印加され
ている。その出力端は反転入力端（−）にコンデンサＣ
₃で接続されると共に抵抗Ｒ₁₁を介して出力回路１６の
トランジスタに接続されている。出力回路１６からは抵
抗Ｒ₁₂を介して演算増幅器Ｑ₂に負帰還がかけられてい
る。

この様な構成により、このドライバ回路２１で次の出力
回路１６のトランジスタＱ₃をドライブするに適当な大
きさの電流に変換される。

出力回路１６のトランジスタＱ₃のコレクタは外部電源
Ｅ_Lの正極から伝送線ｌ₁、ダイオードＤ₁を介して、ま
たそのエミッタは外部電源Ｅ_Lの負極から負荷Ｒ_L、伝送
線ｌ₂、帰還抵抗Ｒ_f、抵抗Ｒ₁₂、ダイオードＤ₂、抵抗
Ｒ₁₃を介してそれぞれ接続されている。ダイオードＤ₂
はトランジスタＱ₃の温度補償用である。また、トラン
ジスタＱ₃のコレクタと、ダイオードＤ₂と帰還抵抗Ｒ_f
との接続点、との間にはツエナーダイオードＤ₃、Ｄ₄が
並列に接続されている。

端子Ｔ₁、Ｔ₂とアースＥとの間にはそれぞれコンデンサ
Ｃ₄、Ｃ₅が接続されているが、これは外部から侵入する
ノイズを除去するためのものである。

以上の構成において、トランジスタＱ₃のベースには演
算増幅器Ｑ₂の出力電流が流され、これに対応してその
コレクタとエミッタとの間には出力電流Ｉ_Lが流され
る。この出力電流Ｉ_Lは帰還抵抗Ｒ_fで帰還電圧Ｖ_fに変
換され、この帰還電圧Ｖ_f、電源電圧Ｖ_CC及び直流電圧
Ｅ₃の和電圧を帰還抵抗Ｒ_f、抵抗Ｒ₁₂、抵抗Ｒ₁₄、及び
抵抗Ｒ₃で分圧した電圧が演算増幅器Ｑ₂の入力端に負帰
還される。

これにより、このループ内の回路の安定化が図られ、直
流電圧Ｅ₃に対応した出力電流Ｉ_Lを負荷Ｒ_Lに流すこと
ができる。

＜考案が解決しようとする課題＞しかしながら、以上ような従来の２線式信号伝送器は、
マイクロプロセッサが何らかの原因で異常停止してしま
った場合には、出力電流Ｉ_Lがホールドされてしまう。

そこで、この様な場合には、このホールド状態を検知し
てマイクロプロセッサの停止を判断しようとしたが、こ
れでは実際にセンサ出力が安定して出力電流が安定状態
を保持している場合と区別することができない、という
問題があった。

＜課題を解決するための手段＞この考案は、以上の課題を解決するために、負荷側から
２線の伝送線を介して電流の供給を受けると共にアナロ
グ／デジタル変換手段で物理量をデジタル信号に変換し
このデジタル信号をもちいてマイクロプロセッサで所定
の演算を実行してその結果をアナログ信号変換手段によ
りアナログ信号に変換して伝送線を介して負荷に出力電
流を伝送する２線式信号伝送器において、マイクロプロ
セッサから出力される第１時間幅信号と第２時間幅信号
との時間差を用いて物理量に対応したパルス幅を持つパ
ルス幅信号を発生するパルス幅信号発生手段と、マイク
ロプロセッサの異常によりマイクロプロセッサから出力
される２値レベルの停止信号とパルス幅信号とのいずれ
かを選択する選択手段と、この選択手段の出力を積分す
る積分手段と、この積分手段の出力を電流信号に変換し
て伝送線に出力するようにしたものである。

＜作用＞マイクロプロセッサがセンサの出力に対応したパルス幅
信号を出力している正常動作中に何らかの原因で異常停
止を起こした場合、マイクロプロセッサは例えばハイレ
ベルに維持する停止信号を自動的に選択手段に出力し、
選択手段がこのハイレベルの信号を出力し続けることに
より出力電流を最大スパン側に振り切らせ受信側に異常
を知らせる。

これにより、この２線式信号伝送器からかなり離れた負
荷側からでもマイクロプロセッサの異常停止を検知する
ことができる。

＜実施例＞以下、本考案の実施例について図面に基づき説明する。
第１図は本考案の１実施例を示す全体構成を示すブロッ
ク図である。なお、第９図、第１０図に示す従来の２線
式信号伝送器と同一の機能を持つ部分については同一の
符号を付して適宜にその説明を省略する。

パルス幅／電流変換回路２２はマイクロプロセッサ１２
Ｂから時間幅信号ＴＷＳ₁とＴＷＳ₂とを受信し、これを
所定の電流に変換して出力回路１６に出力する。出力回
路１６は出力電流Ｉ_Lに比例した帰還電圧Ｖ_fを発生しこ
れをパルス幅／電流変換回路２２に負帰還する。

また、マイクロプロセッサ１２Ｂからは、異常によりそ
の動作を停止したかどうかを示す２値レベルを持つ停止
信号Ｖ_STをパルス幅／電流変換回路２２に出力してお
り、パルス幅／電流変換回路２２はこの停止信号Ｖ_STに
基づき予め決定しておいた方向に出力電流Ｉ_Lを振り切
らす信号を出力回路１６に出力する。出力回路１６はこ
の信号により出力電流Ｉ_Lを所定の値にバーンアウトさ
せる。

パルス幅／電流変換回路２２と出力回路１６とでアナロ
グ信号変換器２３を構成している。

第２図は第１図に示すアナログ信号変換器の回路の詳細
を示す回路図である。

パルス幅／電流変換回路２２は、デジタル処理回路２
４、レベル変換回路２５、積分回路２０、ドライバ回路
２１とから構成されている。

デジタル処理回路２４はパルス幅信号ＰＷＭを発生させ
るパルス幅信号発生回路２４１と停止信号Ｖ_STとを選択
するパルス幅／停止信号選択回路２４２とから構成され
ている。

パルス幅信号発生回路２４１はナンドゲートＧ₁とイン
バータＧ₂で構成され、ナンドゲートＧ₁はその入力の一
端に時間幅信号ＴＷＳ₁が入力され、その入力の他端に
は時間幅信号ＴＷＳ₂がインバータＧ₂を介して入力さ
れ、その出力端にセンサ１０で検出された物理量に対応
したパルス幅を持つパルス幅信号ＰＷＭ₁を出力する。
また、パルス幅／停止信号選択回路２４２はインバータ
Ｇ₃とナンドゲートＧ₄とから構成されている。インバー
タＧ₃はマイクロプロセッサ１２Ｂからの２値のデジタ
ル信号である停止信号Ｖ_STをレベル反転してナンドゲー
トＧ₄の入力の一端に出力する。ナンドゲートＧ₄の入力
の他端にはパルス幅信号ＰＷＭ₁が印加され、これ等の
パルス幅信号ＰＷＭ₁と停止信号Ｖ_STのいずれかをレベ
ル変換回路２５のスイッチＳＷ₁に選択信号ＰＳＳとし
て出力し、その切り換えを制御する。

レベル変換回路２５、積分回路２０、ドライバ回路２１
などは第１０図に示す回路と同じ構成である。

次に、パルス幅／電流変換回路の動作について第３図を
参照して説明する。

まず、マイクロプロセッサ１２Ｂが正常動作の状態につ
いて説明する。

この場合には、マイクロプロセッサ１２Ｂからの停止信
号Ｖ_STが第３図（ニ）に示すようにローレベルＬとなる
ようにしておくと、正常動作のときにはローレベルＬが
インバータＧ₃で反転されてナンドゲートＧ₄の入力の他
端がハイレベルＨとなり導通状態となっている。

この状態で、時間幅信号ＴＷＳ₁（第３図（イ））がナ
ンドゲートＧ₁の入力の一端に、その他端にはインバー
タＧ₂を介して時間幅信号ＴＷＳ₂（第３図（ロ））が入
力されると、これ等の時間差に応じて第３図（ハ）に示
すようなパルス幅信号ＰＷＭ₁がナンドゲートＧ₁の出力
端に発生する。このパルス幅信号ＰＷＭ₁のパルス幅は
センサ１０で検出した物理量に対応している。そして、
入力の他端がハイレベルＨとなっているナンドゲートＧ
₄でレベル反転されて選択信号ＰＳＳ（第３図（ホ））
としてスイッチＳＷ₁の開閉を制御する。

従って、この状態では０Ｖと５Ｖのレベルを持ちその内
容がパルス幅信号ＰＷＭ₁と同一である選択信号ＰＳＳ
によりスイッチＳＷ₁が開閉されてこのパルス幅信号Ｐ
ＷＭ₁と同一のパルス幅で所定のレベルに変換されたパ
ルス幅信号を次段の積分回路２０に出力し、この後ドラ
イバ回路２１、出力回路１６を経てセンサ１０の出力に
対応した出力電流を負荷Ｒ_Lに出力するという、本来の
動作をする。

つぎに、マイクロプロセッサ１２Ｂが停止した場合につ
いて説明する。

マイクロプロセッサ１２Ｂが、その動作を停止すること
により停止信号Ｖ_STがハイレベルＨになるので、これに
よりインバータＧ₃でローレベルＬにレベル変換された
停止信号Ｖ_STがナンドゲートＧ₄に出力される。従って
ナンドゲートＧ₄の出力端は常にハイレベルＨに維持さ
れ、選択信号ＰＳＳは第３図（ホ）に示すように常にハ
イレベルを維持した状態となる。

この状態で、積分回路２０は上限側電圧を出力してドラ
イバ回路２１の出力電流を制御し、出力回路１６の出力
電流Ｉ_Lを上限振切の状態にバーンアウトさせる。

第４図は第２図のデジタル処理回路２４の他の変形実施
例の構成を示す回路図である。

この実施例は、第２図に示す実施例の構成の一部を簡単
にしたものである。

パルス幅信号発生回路２４１の代わりに単一のゲートを
用いたパルス幅信号発生回路２４３とし、パルス幅／停
止信号選択回路２４２の代わりに単一のゲートを用いた
パルス幅／停止信号選択回路２４４として構成を簡略化
している。なおパルス幅／停止信号選択回路２４４はオ
アゲートとして構成することができる。

第５図は第２図におけるパルス幅信号発生回路の他の変
形実施例の構成を示す回路図、第６図はその各部の波形
図である。

この場合は、第２図に示す場合と異なり第５図に示すイ
ンバータＧ₅とナンドゲートＧ₆とを用いて第６図に示す
ように時間幅信号ＴＷＳ₁（第６図（イ））とＴＷＳ
₂（第６図（ロ））の時間差のずれの前方の波形部分を
用いて第６図（ハ）に示すパルス幅信号ＰＷＭ₂を作っ
ている。

第７図は第２図に示すデジタル処理回路をノアゲートを
ベースとして構成した回路図である。

この場合は、ノアゲートＧ₁ ^-、Ｇ₂ ^-でパルス幅発生回路
２６１を構成し、Ｇ₃ ^-、及びＧ₄ ^-と共にデジタル処理回
路２６を構成している。

第８図は第７図におけるパルス幅発生回路２６１の代わ
りに第５図の場合と同様に、ノアゲートＧ₇とノアゲー
トトＧ₈とを用いてパルス幅発生回路２６２を構成し、
時間幅信号ＴＷＳ₁とＴＷＳ₂の時間差のずれの前方の波
形部分を用いてパルス幅信号ＰＷＭ₂を作っている。

＜考案の効果＞以上、実施例と共に具体的に説明したように本考案によ
れば、マイクロプロセッサが異常停止したときでもデジ
タル素子を用いて容易にパルス幅信号と停止信号とを識
別して出力が所定の方向にパーンアウトするように構成
しているので、負荷側でマイクロプロセッサの異常を明
確に検知するすることができ、プロセス制御に用いるに
際してより安全性の高い２線式信号伝送器とすることが
できる。

【図面の簡単な説明】

第１図は本考案の１実施例の全体構成を示すブロック
図、第２図は第１図に示すアナログ信号変換器とデジタ
ル処理回路の詳細な構成を示す回路図、第３図は第２図
に示す実施例の動作を説明する波形図、第４図は第２図
のデジタル処理回路の他の変形実施例の構成を示す回路
図、第５図は第２図におけるパルス幅信号発生回路の他
の変形実施例の構成を示す回路図、第６図はその各部の
波形図、第７図は第２図に示すデジタル処理回路をノア
ゲートをベースとして構成した回路図、第８図は第７図
におけるパルス幅発生回路の他の変形実施例を示す回路
図、第９図は従来の２線式信号伝送器の構成を示すブロ
ック図、第１０図は第９図に示すアナログ信号変換器の
さらに詳細な構成を示す回路図である。１０…センサ、１１…アナログ／デジタル変換器、１２
…マイクロプロセッサ、１３…メモリ、１４…表示器、
１５、２２…パルス幅／電流変換回路、１６…出力回
路、１７、２３…アナログ信号変換器、１８…定電圧回
路、１９、２５…レベル変換回路、２０…積分回路、２
１…ドライバ、２４…デジタル処理回路、ＰＷＭ、ＰＷ
Ｍ₁、ＰＷＭ₂…パルス幅信号、ＰＳＳ…選択信号、Ｖ_ST
…停止信号。

Claims

【実用新案登録請求の範囲】

【請求項１】負荷側から２線の伝送線を介して電流の供
給を受けると共にアナログ／デジタル変換手段で物理量
をデジタル信号に変換しこのデジタル信号をもちいてマ
イクロプロセッサで所定の演算を実行してその結果をア
ナログ信号変換手段によりアナログ信号に変換して前記
伝送線を介して負荷に出力電流を伝送する２線式信号伝
送器において、前記マイクロプロセッサから出力される
第１時間幅信号と第２時間幅信号との時間差を用いて前
記物理量に対応したパルス幅を持つパルス幅信号を発生
するパルス幅信号発生手段と、前記マイクロプロセッサ
の異常により前記マイクロプロセッサから出力される２
値レベルの停止信号と前記パルス幅信号とのいずれかを
選択する選択手段と、この選択手段の出力を積分する積
分手段と、この積分手段の出力を電流信号に変換して前
記伝送線に出力することを特徴とする２線式信号伝送器