JPH0981883A - ２線式伝送器 - Google Patents
２線式伝送器Info
- Publication number
- JPH0981883A JPH0981883A JP23396295A JP23396295A JPH0981883A JP H0981883 A JPH0981883 A JP H0981883A JP 23396295 A JP23396295 A JP 23396295A JP 23396295 A JP23396295 A JP 23396295A JP H0981883 A JPH0981883 A JP H0981883A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- transistor
- shunt regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】
【課題】 安定な回路電源を確保できかつ回路電圧を任
意に設定できるように改良された２線式伝送器を提供す
るにある。 【解決手段】 ２線式伝送器において、伝送線の両端に
制御信号により伝送線に流れる電流信号を制御するトラ
ンジスタと帰還抵抗とを介して直列に接続され回路電圧
を生成するシャントレギュレータ回路と、信号処理回路
から出力されるセンサ信号と電流信号に比例する帰還信
号とが一致するように先の制御信号を出力する信号制御
回路とを具備し、先のシャントレギュレータ回路は所定
の基準電圧に対応する先の回路電圧になるようにこの回
路の両端に接続されたトランジスタの内部抵抗を制御す
るようにしたものである。
意に設定できるように改良された２線式伝送器を提供す
るにある。 【解決手段】 ２線式伝送器において、伝送線の両端に
制御信号により伝送線に流れる電流信号を制御するトラ
ンジスタと帰還抵抗とを介して直列に接続され回路電圧
を生成するシャントレギュレータ回路と、信号処理回路
から出力されるセンサ信号と電流信号に比例する帰還信
号とが一致するように先の制御信号を出力する信号制御
回路とを具備し、先のシャントレギュレータ回路は所定
の基準電圧に対応する先の回路電圧になるようにこの回
路の両端に接続されたトランジスタの内部抵抗を制御す
るようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、負荷側から２本の
伝送線を介して電流の供給を受けると共に測定すべき物
理量をセンサにより電気信号に変換しこれを信号処理回
路で信号処理して前記伝送線を介して前記負荷側に電流
信号として伝送する２線式伝送器に係り、特に、安定な
回路電源を確保できかつ回路電圧を任意に設定できるよ
うに改良された２線式伝送器に関する。
伝送線を介して電流の供給を受けると共に測定すべき物
理量をセンサにより電気信号に変換しこれを信号処理回
路で信号処理して前記伝送線を介して前記負荷側に電流
信号として伝送する２線式伝送器に係り、特に、安定な
回路電源を確保できかつ回路電圧を任意に設定できるよ
うに改良された２線式伝送器に関する。
【０００２】
【従来の技術】図５は従来の２線式伝送器の構成を示す
ブロック図である。２線式伝送器１０は外部回路１１と
伝送線Ｌ１、Ｌ２で接続されており、この外部回路１１
は２線式伝送器１０の回路電源を供給するに必要な直流
電圧Ｅｂと受信抵抗Ｒ１が端子Ｔ１、Ｔ２を介して伝送
線Ｌ１、Ｌ２に直列に接続されている。この伝送線Ｌ
１、Ｌ２の他端は２線式伝送器１０の端子Ｔ３、Ｔ４に
接続されている。
ブロック図である。２線式伝送器１０は外部回路１１と
伝送線Ｌ１、Ｌ２で接続されており、この外部回路１１
は２線式伝送器１０の回路電源を供給するに必要な直流
電圧Ｅｂと受信抵抗Ｒ１が端子Ｔ１、Ｔ２を介して伝送
線Ｌ１、Ｌ２に直列に接続されている。この伝送線Ｌ
１、Ｌ２の他端は２線式伝送器１０の端子Ｔ３、Ｔ４に
接続されている。
【０００３】端子Ｔ３、Ｔ４の間には、ダイオードＤ
１、トランジスタＱ１のエミッタとベース、トランジス
タＱ２のコレクタとエミッタ、ダイオードＤ２、帰還抵
抗Ｒ２がそれぞれ直列に接続されている。また、トラン
ジスタＱ１のエミッタとコレクタとの間には起動抵抗Ｒ
３が接続されている。
１、トランジスタＱ１のエミッタとベース、トランジス
タＱ２のコレクタとエミッタ、ダイオードＤ２、帰還抵
抗Ｒ２がそれぞれ直列に接続されている。また、トラン
ジスタＱ１のエミッタとコレクタとの間には起動抵抗Ｒ
３が接続されている。
【０００４】また、ダイオードＤ２と帰還抵抗Ｒ２の接
続点ＣＮ１と、起動抵抗Ｒ３とトランジスタＱ１のコレ
クタの接続点ＣＮ２との間にはツエナダイオードＤ３が
接続され、これらの間に一定の電圧である１次電圧Ｖ１
を得ている。
続点ＣＮ１と、起動抵抗Ｒ３とトランジスタＱ１のコレ
クタの接続点ＣＮ２との間にはツエナダイオードＤ３が
接続され、これらの間に一定の電圧である１次電圧Ｖ１
を得ている。
【０００５】この１次電圧Ｖ１はスイッチング電源１２
の一次端子Ｔ５と接続点ＣＮ１に接続された共通端子Ｔ
６との間に印加され、その二次端子Ｔ７と共通端子Ｔ６
との間に電圧変成された直流の二次電圧Ｖ２が出力され
る。この二次電圧Ｖ２は物理量を電気信号に変換するセ
ンサ１３及びこの電気信号を信号処理するマイクロプロ
セッサを搭載した信号処理回路１４等に供給される。
の一次端子Ｔ５と接続点ＣＮ１に接続された共通端子Ｔ
６との間に印加され、その二次端子Ｔ７と共通端子Ｔ６
との間に電圧変成された直流の二次電圧Ｖ２が出力され
る。この二次電圧Ｖ２は物理量を電気信号に変換するセ
ンサ１３及びこの電気信号を信号処理するマイクロプロ
セッサを搭載した信号処理回路１４等に供給される。
【０００６】センサ１３は圧力などの物理量を電気信号
に変換して信号処理回路１４に出力する。信号処理回路
１４はこの電気信号に対して直線性補正などの信号処理
をしてパルス幅信号ＰＷＭとして出力する。
に変換して信号処理回路１４に出力する。信号処理回路
１４はこの電気信号に対して直線性補正などの信号処理
をしてパルス幅信号ＰＷＭとして出力する。
【０００７】ＰR1、ＰR2はこのパルス幅信号ＰＷＭを所
定のレベルにレベル変換するための基準電圧ＶR1、ＶR2
を発生する基準電圧源であり，これらの基準電圧源
ＰR1、Ｐ R2はスイッチＳＷ1の切換端の各一端と接続点
ＣＮ１との間に接続されている。
定のレベルにレベル変換するための基準電圧ＶR1、ＶR2
を発生する基準電圧源であり，これらの基準電圧源
ＰR1、Ｐ R2はスイッチＳＷ1の切換端の各一端と接続点
ＣＮ１との間に接続されている。
【０００８】スイッチＳＷ1の共通端は抵抗Ｒ４とコン
デンサＣ１で構成されるフイルタＦＬ1に接続され、パ
ルス幅信号ＰＷＭにより切り換えられる。したがって、
スイッチＳＷ1の共通端にはレベルが基準電圧ＶR1とＶ
R2の間でパルス幅信号ＰＷＭにより切り換えられるパル
ス状の信号が得られ、フイルタＦＬ1はこの信号を平滑
して対応するアナログ信号とする。
デンサＣ１で構成されるフイルタＦＬ1に接続され、パ
ルス幅信号ＰＷＭにより切り換えられる。したがって、
スイッチＳＷ1の共通端にはレベルが基準電圧ＶR1とＶ
R2の間でパルス幅信号ＰＷＭにより切り換えられるパル
ス状の信号が得られ、フイルタＦＬ1はこの信号を平滑
して対応するアナログ信号とする。
【０００９】このアナログ信号はバッフア増幅器Ｑ３に
よりバッフアリングされてその出力端にセンサ信号Ｖa
として出力される。誤差増幅器Ｑ４の反転入力端（−）
には基準電圧ＶR1を抵抗Ｒ５とＲ６で分圧した分圧電圧
が印加され、その非反転入力端（＋）には帰還抵抗Ｒ２
の両端に発生した帰還電圧Ｖfとセンサ信号Ｖaの和の電
圧を抵抗Ｒ７、Ｒ８及び帰還抵抗Ｒ２で分圧した分圧電
圧が印加されている。
よりバッフアリングされてその出力端にセンサ信号Ｖa
として出力される。誤差増幅器Ｑ４の反転入力端（−）
には基準電圧ＶR1を抵抗Ｒ５とＲ６で分圧した分圧電圧
が印加され、その非反転入力端（＋）には帰還抵抗Ｒ２
の両端に発生した帰還電圧Ｖfとセンサ信号Ｖaの和の電
圧を抵抗Ｒ７、Ｒ８及び帰還抵抗Ｒ２で分圧した分圧電
圧が印加されている。
【００１０】そして、誤差増幅器Ｑ４はこれらの分圧電
圧が一致するようにトランジスタＱ２のベース電流を制
御し、この結果としてトランジスタＱ２のコレクタ電流
によりトランジスタＱ１のベース電流が制御される。こ
れにより、トランジスタＱ１はセンサ信号Ｖaに対応し
た統一の電流信号Ｉ0（＝４ｍＡ〜２０ｍＡ）として２
本の伝送線Ｌ１、Ｌ２を介して受信抵抗Ｒ１に出力す
る。
圧が一致するようにトランジスタＱ２のベース電流を制
御し、この結果としてトランジスタＱ２のコレクタ電流
によりトランジスタＱ１のベース電流が制御される。こ
れにより、トランジスタＱ１はセンサ信号Ｖaに対応し
た統一の電流信号Ｉ0（＝４ｍＡ〜２０ｍＡ）として２
本の伝送線Ｌ１、Ｌ２を介して受信抵抗Ｒ１に出力す
る。
【００１１】
【発明が解決しようとする課題】しかしながら、以上の
ような２線式伝送器の回路電源は、第１にツエナダイオ
ードＤ３で決定される一定の１次電圧Ｖ１であり、この
１次電圧Ｖ１を変更するためにはツエナダイオードＤ３
自体を変更しなければならない。
ような２線式伝送器の回路電源は、第１にツエナダイオ
ードＤ３で決定される一定の１次電圧Ｖ１であり、この
１次電圧Ｖ１を変更するためにはツエナダイオードＤ３
自体を変更しなければならない。
【００１２】そこで、マイクロプロセッサ等を搭載した
信号処理回路１４の回路素子、例えばＩＣなどの電圧定
格がツエナダイオードＤ３のツエナー電圧と異なる場合
には、これに適合させるために、スイッチング電源１２
などを用いて電圧変成をして直流の二次電圧Ｖ２を得る
ことが必須の条件となる。
信号処理回路１４の回路素子、例えばＩＣなどの電圧定
格がツエナダイオードＤ３のツエナー電圧と異なる場合
には、これに適合させるために、スイッチング電源１２
などを用いて電圧変成をして直流の二次電圧Ｖ２を得る
ことが必須の条件となる。
【００１３】また、このツエナダイオードＤ３によるツ
エナー電圧、つまり１次電圧Ｖ１は温度係数が大きく、
しかもバラツキも大きいので、安定な回路電源を得にく
いという問題がある。
エナー電圧、つまり１次電圧Ｖ１は温度係数が大きく、
しかもバラツキも大きいので、安定な回路電源を得にく
いという問題がある。
【００１４】
【課題を解決するための手段】本発明は、以上の課題を
解決するための主な構成として、負荷側から２本の伝送
線を介して電流の供給を受けると共に測定すべき物理量
をセンサにより電気信号に変換しこれを信号処理回路で
信号処理して先の伝送線を介して先の負荷側に電流信号
として伝送する２線式伝送器において、先の伝送線の両
端に制御信号により先の電流信号を制御するトランジス
タと帰還抵抗とを介して直列に接続され回路電圧を生成
するシャントレギュレータ回路と、先の信号処理回路か
ら出力されるセンサ信号と先の帰還抵抗に発生する帰還
信号とが一致するように先の制御信号を出力する信号制
御回路とを具備し、先のシャントレギュレータ回路は所
定の基準電圧に対応する先の回路電圧になるようにこの
回路の両端に接続されたトランジスタの内部抵抗を制御
するようにしたものである。
解決するための主な構成として、負荷側から２本の伝送
線を介して電流の供給を受けると共に測定すべき物理量
をセンサにより電気信号に変換しこれを信号処理回路で
信号処理して先の伝送線を介して先の負荷側に電流信号
として伝送する２線式伝送器において、先の伝送線の両
端に制御信号により先の電流信号を制御するトランジス
タと帰還抵抗とを介して直列に接続され回路電圧を生成
するシャントレギュレータ回路と、先の信号処理回路か
ら出力されるセンサ信号と先の帰還抵抗に発生する帰還
信号とが一致するように先の制御信号を出力する信号制
御回路とを具備し、先のシャントレギュレータ回路は所
定の基準電圧に対応する先の回路電圧になるようにこの
回路の両端に接続されたトランジスタの内部抵抗を制御
するようにしたものである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて説明する。図１は本発明の１実施形態の構
成を示すブロック図である。なお、図５に示す従来の２
線式伝送器と同一の機能を有する部分には同一の符号を
付して適宜にその説明を省略する。
て図を用いて説明する。図１は本発明の１実施形態の構
成を示すブロック図である。なお、図５に示す従来の２
線式伝送器と同一の機能を有する部分には同一の符号を
付して適宜にその説明を省略する。
【００１６】２線式伝送器１５は、図５に示す構成のツ
エナダイオードＤ３の代りにシャントレギュレータ回路
１６が接続された構成になっている。このシャントレギ
ュレータ回路１６は、ＰチャンネルＭＯＳ形電界効果ト
ランジスタ（ＦＥＴ）Ｑ5、演算増幅器Ｑ6、抵抗Ｒ9、
Ｒ10、可変抵抗Ｒ11、バンドギャップ基準電位素子ＢＥ
などで構成されている。
エナダイオードＤ３の代りにシャントレギュレータ回路
１６が接続された構成になっている。このシャントレギ
ュレータ回路１６は、ＰチャンネルＭＯＳ形電界効果ト
ランジスタ（ＦＥＴ）Ｑ5、演算増幅器Ｑ6、抵抗Ｒ9、
Ｒ10、可変抵抗Ｒ11、バンドギャップ基準電位素子ＢＥ
などで構成されている。
【００１７】接続点ＣＮ１とＣＮ２との間には、ＦＥＴ
Ｑ5のドレインＤとソースＳ、演算増幅器Ｑ6の正負の
電源端、抵抗Ｒ9と可変抵抗Ｒ11の直列回路、抵抗Ｒ10
とバンドギャップ基準電位素子ＢＥとの直列回路がそれ
ぞれ接続されている。
Ｑ5のドレインＤとソースＳ、演算増幅器Ｑ6の正負の
電源端、抵抗Ｒ9と可変抵抗Ｒ11の直列回路、抵抗Ｒ10
とバンドギャップ基準電位素子ＢＥとの直列回路がそれ
ぞれ接続されている。
【００１８】そして、抵抗Ｒ9と可変抵抗Ｒ11との接続
点は演算増幅器Ｑ6の反転入力端（−）に、抵抗Ｒ10と
バンドギャップ基準電位素子ＢＥとの接続点は演算増幅
器Ｑ6の非反転入力端（＋）に、演算増幅器Ｑ6の出力端
はＦＥＴ Ｑ5のゲートＧにそれぞれ接続されている。
点は演算増幅器Ｑ6の反転入力端（−）に、抵抗Ｒ10と
バンドギャップ基準電位素子ＢＥとの接続点は演算増幅
器Ｑ6の非反転入力端（＋）に、演算増幅器Ｑ6の出力端
はＦＥＴ Ｑ5のゲートＧにそれぞれ接続されている。
【００１９】次に、以上のように構成された実施例の動
作について図２に示す特性図を用いて説明する。図２は
ＦＥＴ Ｑ5の特性を示し、横軸はゲート／ソース間の電
圧−ＶGSを、縦軸はドレイン電流−ＩDをそれぞれ示
し、０ボルトから−ＶGS（off）ボルトまでの間は電圧
−ＶGSが印加されてもドレイン電流ＩDは流れないカッ
トオフ領域である。
作について図２に示す特性図を用いて説明する。図２は
ＦＥＴ Ｑ5の特性を示し、横軸はゲート／ソース間の電
圧−ＶGSを、縦軸はドレイン電流−ＩDをそれぞれ示
し、０ボルトから−ＶGS（off）ボルトまでの間は電圧
−ＶGSが印加されてもドレイン電流ＩDは流れないカッ
トオフ領域である。
【００２０】直流電圧Ｅｂが投入された直後は、回路電
圧Ｖ3は０ボルトの状態であるので、ＦＥＴ Ｑ5のゲー
ト／ソース間の電圧−ＶGSは、ＶGS＝０であり、ＦＥＴ
Ｑ5はオフの状態である（図２）。
圧Ｖ3は０ボルトの状態であるので、ＦＥＴ Ｑ5のゲー
ト／ソース間の電圧−ＶGSは、ＶGS＝０であり、ＦＥＴ
Ｑ5はオフの状態である（図２）。
【００２１】このとき、トランジスタＱ２は活性状態で
はないが、抵抗Ｒ3とＲ10を介してバンドギャップ基準
電位素子ＢＥに電流が注入され、基準電圧Ｖref1が立ち
上がり始める。
はないが、抵抗Ｒ3とＲ10を介してバンドギャップ基準
電位素子ＢＥに電流が注入され、基準電圧Ｖref1が立ち
上がり始める。
【００２２】しかし、演算増幅器Ｑ6の反転入力端
（−）の電圧より非反転入力端（＋）の電圧の方が高い
電圧であるので、演算増幅器Ｑ6の出力は＋側に振り切
れており、依然としてＦＥＴ Ｑ5はオフである。
（−）の電圧より非反転入力端（＋）の電圧の方が高い
電圧であるので、演算増幅器Ｑ6の出力は＋側に振り切
れており、依然としてＦＥＴ Ｑ5はオフである。
【００２３】この後、回路電圧Ｖ3が上昇するが、演算
増幅器Ｑ6の非反転入力端（＋）の電圧Ｒ11Ｖ3／（Ｒ11
＋Ｒ9）が基準電圧Ｖref1を越えると、演算増幅器Ｑ6の
出力端の電圧は共通電位点ＣＯＭ側に振れ切れて、ＦＥ
Ｔ Ｑ5をオンにさせて回路電圧Ｖ3の上昇を抑制するよ
うに動作する。
増幅器Ｑ6の非反転入力端（＋）の電圧Ｒ11Ｖ3／（Ｒ11
＋Ｒ9）が基準電圧Ｖref1を越えると、演算増幅器Ｑ6の
出力端の電圧は共通電位点ＣＯＭ側に振れ切れて、ＦＥ
Ｔ Ｑ5をオンにさせて回路電圧Ｖ3の上昇を抑制するよ
うに動作する。
【００２４】つまり、演算増幅器Ｑ6は、反転入力端
（−）の電圧がバンドギャップ基準電位素子ＢＥの基準
電圧Ｖref1に等しくなるように常に負帰還動作し、最終
的に回路電圧Ｖ3が Ｖ3＝［１＋（Ｒ9／Ｒ11）］Ｖref1 （１） になった時点で安定する。
（−）の電圧がバンドギャップ基準電位素子ＢＥの基準
電圧Ｖref1に等しくなるように常に負帰還動作し、最終
的に回路電圧Ｖ3が Ｖ3＝［１＋（Ｒ9／Ｒ11）］Ｖref1 （１） になった時点で安定する。
【００２５】このため、可変抵抗Ｒ11を調節することに
より、回路電圧Ｖ3を任意に変更することができる。マ
イクロプロセッサ等を搭載した信号処理回路１４の回路
素子、例えばＩＣなどの素子の電圧定格に合致するよう
に回路電圧Ｖ3を調節することができる。
より、回路電圧Ｖ3を任意に変更することができる。マ
イクロプロセッサ等を搭載した信号処理回路１４の回路
素子、例えばＩＣなどの素子の電圧定格に合致するよう
に回路電圧Ｖ3を調節することができる。
【００２６】しかも、このときの回路電圧Ｖ3の温度安
定性は、（１）式からわかるように基準電圧Ｖref1によ
って決定されるが、この基準電圧Ｖref1はバンドギャッ
プ基準電位素子ＢＥを用いているので、その温度安定性
は極めて良好である。
定性は、（１）式からわかるように基準電圧Ｖref1によ
って決定されるが、この基準電圧Ｖref1はバンドギャッ
プ基準電位素子ＢＥを用いているので、その温度安定性
は極めて良好である。
【００２７】図３は本発明の要部の変形実施形態の構成
を示す回路図である。この場合のシャントレギュレータ
回路２２は図１に示すシャントレギュレータ回路１６の
抵抗Ｒ９を抵抗Ｒ14とＲ15に分割してある。
を示す回路図である。この場合のシャントレギュレータ
回路２２は図１に示すシャントレギュレータ回路１６の
抵抗Ｒ９を抵抗Ｒ14とＲ15に分割してある。
【００２８】抵抗Ｒ14とＲ15との接続点は演算増幅器Ｑ
7の非反転入力端（＋）に、その出力端はトランジスタ
Ｑ8のベースに、そのエミッタは演算増幅器Ｑ7の反転入
力端（−）に、トランジスタＱ8のコレクタは接続点Ｃ
Ｎ２にそれぞれ接続されている。
7の非反転入力端（＋）に、その出力端はトランジスタ
Ｑ8のベースに、そのエミッタは演算増幅器Ｑ7の反転入
力端（−）に、トランジスタＱ8のコレクタは接続点Ｃ
Ｎ２にそれぞれ接続されている。
【００２９】そして、トランジスタＱ8のエミッタと接
続点ＣＮ１との間に負荷抵抗ＲLDが接続されてここに第
３の電圧を発生させ、３電源電圧を作ることができる。
これらの演算増幅器Ｑ7、トランジスタＱ8などによりシ
リーズレギュレータを構成する。
続点ＣＮ１との間に負荷抵抗ＲLDが接続されてここに第
３の電圧を発生させ、３電源電圧を作ることができる。
これらの演算増幅器Ｑ7、トランジスタＱ8などによりシ
リーズレギュレータを構成する。
【００３０】図４は本発明の要部の他の変形実施形態の
構成を示す回路図である。この場合のシャントレギュレ
ータ回路２３は、図１に示すシャントレギュレータ回路
１６のＰチャンネルＭＯＳ形電界効果トランジスタ（Ｆ
ＥＴ）Ｑ5の代りに、ＮチャンネルＭＯＳ形電界効果ト
ランジスタ（ＦＥＴ）Ｑ9を用い、演算増幅器Ｑ6の
（＋）（−）の入力端子を入れ換えたものである。この
ような構成でも図１に示す実施形態と同様に動作する。
構成を示す回路図である。この場合のシャントレギュレ
ータ回路２３は、図１に示すシャントレギュレータ回路
１６のＰチャンネルＭＯＳ形電界効果トランジスタ（Ｆ
ＥＴ）Ｑ5の代りに、ＮチャンネルＭＯＳ形電界効果ト
ランジスタ（ＦＥＴ）Ｑ9を用い、演算増幅器Ｑ6の
（＋）（−）の入力端子を入れ換えたものである。この
ような構成でも図１に示す実施形態と同様に動作する。
【００３１】
【発明の効果】以上、発明の実施の形態と共に具体的に
説明したように、第１請求項に記載した発明によれば、
従来のようにツエナーダイオードによる回路電圧を作ら
ずに、任意に電圧設定できるシャントレギレータを用い
る構成であるので、スイッチング電源を用いない簡単な
回路構成で回路素子に適合した回路電圧を直接生成する
ことができ、さらに最小動作電圧を任意に設定できる。
説明したように、第１請求項に記載した発明によれば、
従来のようにツエナーダイオードによる回路電圧を作ら
ずに、任意に電圧設定できるシャントレギレータを用い
る構成であるので、スイッチング電源を用いない簡単な
回路構成で回路素子に適合した回路電圧を直接生成する
ことができ、さらに最小動作電圧を任意に設定できる。
【００３２】また、第２請求項に記載した発明によれ
ば、バンドギャップ基準電位素子による基準電位をベー
スとして回路電圧を設定するので、温度に安定な回路電
圧を得ることができる。
ば、バンドギャップ基準電位素子による基準電位をベー
スとして回路電圧を設定するので、温度に安定な回路電
圧を得ることができる。
【図面の簡単な説明】
【図１】本発明の１実施形態の構成を示すブロック図で
ある。
ある。
【図２】図１に示す実施形態の動作を説明する特性図で
ある。
ある。
【図３】本発明の要部の変形実施形態の構成を示す回路
図である。
図である。
【図４】本発明の要部の他の変形実施形態の構成を示す
回路図である。
回路図である。
【図５】従来の２線式伝送器の構成を示すブロック図で
ある。
ある。
１０、１５ ２線式伝送器 １１ 外部回路 １２ スイッチング電源 １３ センサ １４ 信号処理回路 １６、２２、２３ シャントレギュレータ回路
Claims (2)
- 【請求項１】負荷側から２本の伝送線を介して電流の供
給を受けると共に測定すべき物理量をセンサにより電気
信号に変換しこれを信号処理回路で信号処理して前記伝
送線を介して前記負荷側に電流信号として伝送する２線
式伝送器において、前記伝送線の両端に制御信号により
前記電流信号を制御するトランジスタと帰還抵抗とを介
して直列に接続され回路電圧を生成するシャントレギュ
レータ回路と、前記信号処理回路から出力されるセンサ
信号と前記帰還抵抗に発生する帰還信号とが一致するよ
うに前記制御信号を出力する信号制御回路とを具備し、
前記シャントレギュレータ回路は所定の基準電圧に対応
する前記回路電圧になるようにこの回路の両端に接続さ
れたトランジスタの内部抵抗を制御するようにしたこと
を特徴とする２線式伝送器。 - 【請求項２】バンドギャップ基準電位素子により前記基
準電圧を得ることを特徴とする請求項１記載の２線式伝
送器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07233962A JP3090001B2 (ja) | 1995-09-12 | 1995-09-12 | ２線式伝送器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07233962A JP3090001B2 (ja) | 1995-09-12 | 1995-09-12 | ２線式伝送器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0981883A true JPH0981883A (ja) | 1997-03-28 |
| JP3090001B2 JP3090001B2 (ja) | 2000-09-18 |
Family
ID=16963366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07233962A Expired - Fee Related JP3090001B2 (ja) | 1995-09-12 | 1995-09-12 | ２線式伝送器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3090001B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026519A1 (ja) | 2005-08-31 | 2007-03-08 | Yamatake Corporation | 電流モニタ装置 |
| JP2009048290A (ja) * | 2007-08-15 | 2009-03-05 | Yokogawa Electric Corp | ２線式伝送器 |
| EP2730990A1 (en) | 2012-11-12 | 2014-05-14 | Yokogawa Electric Corporation | Current output circuit and two-wire transmitter |
| JP2016081222A (ja) * | 2014-10-15 | 2016-05-16 | 横河電機株式会社 | フィールド機器 |
| JP2018511887A (ja) * | 2015-03-30 | 2018-04-26 | ローズマウント インコーポレイテッド | 飽和制御型ループ電流レギュレータ |
| EP3989197A1 (en) | 2020-10-26 | 2022-04-27 | Yokogawa Electric Corporation | Field device |
-
1995
- 1995-09-12 JP JP07233962A patent/JP3090001B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007026519A1 (ja) | 2005-08-31 | 2007-03-08 | Yamatake Corporation | 電流モニタ装置 |
| US7633286B2 (en) | 2005-08-31 | 2009-12-15 | Yamatake Corporation | Electric current monitoring device |
| JP2009048290A (ja) * | 2007-08-15 | 2009-03-05 | Yokogawa Electric Corp | ２線式伝送器 |
| EP2730990A1 (en) | 2012-11-12 | 2014-05-14 | Yokogawa Electric Corporation | Current output circuit and two-wire transmitter |
| US9379554B2 (en) | 2012-11-12 | 2016-06-28 | Yokogawa Electric Corporation | Current output circuit and two-wire transmitter |
| JP2016081222A (ja) * | 2014-10-15 | 2016-05-16 | 横河電機株式会社 | フィールド機器 |
| US9803995B2 (en) | 2014-10-15 | 2017-10-31 | Yokogawa Electric Corporation | Field device |
| JP2018511887A (ja) * | 2015-03-30 | 2018-04-26 | ローズマウント インコーポレイテッド | 飽和制御型ループ電流レギュレータ |
| EP3989197A1 (en) | 2020-10-26 | 2022-04-27 | Yokogawa Electric Corporation | Field device |
| US11843239B2 (en) | 2020-10-26 | 2023-12-12 | Yokogawa Electric Corporation | Field device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3090001B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
| JP3090001B2 (ja) | ２線式伝送器 | |
| CN111383434A (zh) | 双线式传输器 | |
| JP3398950B2 (ja) | フィールドバスインターフェース回路 | |
| JP2956119B2 (ja) | 並列型ａ／ｄ変換器 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP3094663B2 (ja) | ２線式伝送器 | |
| JP2798490B2 (ja) | 発振回路 | |
| JPS5827542Y2 (ja) | 増幅器の電圧リミッタ−回路 | |
| JPS6213429Y2 (ja) | ||
| JP2814748B2 (ja) | ２線式伝送器 | |
| JPH0660287A (ja) | ２線式伝送器 | |
| JPH0710474Y2 (ja) | ２線式伝送器 | |
| JP5040520B2 (ja) | ２線式伝送器 | |
| KR970031292A (ko) | 온도 보상 히스테리시스를 갖는 비교기(a comparator with temperature-compensated hysteresis) | |
| JP2602802Y2 (ja) | 電流スイッチ回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH04359398A (ja) | ２線式信号伝送器 | |
| RU2003216C1 (ru) | Полупроводниковый усилитель | |
| JPH0530993U (ja) | アナログ信号出力装置 | |
| JPH0684090A (ja) | 信号伝送装置 | |
| JP3416225B2 (ja) | バイアス変換回路 | |
| JPS61264913A (ja) | 単一電源用アナログスイツチ回路 | |
| KR100216150B1 (ko) | 교차코일용 아날로그 지시계기 구동장치의 전압 조정 회로 | |
| JPH0628713Y2 (ja) | 電流信号発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140721 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |