JPS5827542Y2 - 増幅器の電圧リミッタ−回路 - Google Patents

Description

【考案の詳細な説明】 この考案は増幅器において、出力段が入力信号によって
飽和するのを防ぐため、その前段の電圧増幅段で出力電
圧を制限するようにした電圧リミッタ−回路の改良に関
するものである。

先ず第１図に従って従来のこの種の電圧リミッタ−回路
について説明する。

すなわちＱｌはそのベースに信号が印加される電圧増幅
段を構成するトランジスタ、Ｑ２は上記トランジスタＱ
１のコレクタ負荷抵抗となる定電流電源トランジスタ、
Ｑ３およびＱ４はそのベースがダイオードＤ。

および半固定抵抗Ｒｏより成る定電圧源を介して接続さ
れた相補型のドライバートランジスタであり、Ｑ５およ
びＱ６は上記ドライバートランジスタＱ３およびＱ４に
対してそれぞれダーリントン接続された相補型の電力増
幅トランジスタである。

上記電力増幅トランジスタＱ５およびＱ６のエミッタは
それぞれエミッタ抵抗Ｒ２およびＲ３を介して出力端Ｏ
ＵＴに導かれ、又コレクタはそれぞれ正電源＋８２およ
び負電源−８２に接続されている。

そして上記定電流電源トランジスタＱ２のコレクタと上
側のドライバートランジスタＱ３のベースとの間には抵
抗Ｒ１が接続され、さらに上記ドライバートランジスタ
Ｑ２のコレクタと上記正電源＋８２との間にはアノード
がトランジスタＱ２のコレクタ側になるようスイッチン
グ素子としてのダイオードＤ１が接続されている。

この第１図の回路において上記ダイオードＤ１の順方向
電圧をＶＤ、とし、正電源＋８２の電圧をＶＢ２とすれ
ばトランジスタＱ２のコレクタ電圧Ｖ１がＶＢ２＋ＶＤ
１以上になった時にダイオードＤ１に順方向に電流が流
れ、電圧増幅用トランジスタＱ１のコレクタには電流が
流れなくなる。

トランジスタＱ２のコレクタ電流は一定値であり、ダイ
オードＤ１の順方向電圧ＶＤ１ もほぼ一定の値をとる
ためＶｌの値はＶＢ２＋ＶＤ１の値に制限される。

この時、トランジスタＱ３およびＱ５のベース・エミッ
タ間電圧をそれぞれｖＢＥ３およびＶＢＥ５とし、トラ
ンジスタＱ３のベース電流をＩＢ３とすれば電力増幅ト
ランジスタＱ５のコレクタ・エミッタ間電圧ＶＣ５は ＶＣＥ５＝ ＩＢ３− Ｒ１＋ＶＢＥ３ ＋ ＶＢ Ｅ −ＶＤ ・−・・・・・−（１）１ となる。

なおＶＢＥ３．ＶＢＥ５およびＶＤｌは約０．６ｖであ
るから上記（１）式は次の様に書き直すことができる。

ＶＣＥ５中ＩＢ３・Ｒ，＋０．６ ・・・・・・・・
（２）すなわちこの（２）式に示す値が最小値となる。

従って上記トランジスタＱ５が飽和しないように抵抗Ｒ
１の値を定めれば、トランジスタＱ５が飽和することに
より発生する寄生発振を防止できる。

しかしながら上記（２）式に含まれているＩＢ３はトラ
ンジスタＱ３のベース電流であるためこのベース電流は
、素子によるバラツキが大きく、従って電圧す□ツター
回路としてはこのバラツキによる電圧差分の余裕を持た
せて設計しなげればならない。

すなわち換言すれば抵抗Ｒ１の値を比較的大きく選定し
なげればならないことになる。

しかし抵抗Ｒ１の値を大きくすればその抵抗Ｒ１による
電圧降下が大きくなり、例えばトランジスタＱ２のコレ
クタ・エミッタ間電圧が充分に確保できないために歪が
大きくなるという不都合が生じ、その不都合を除去する
にはトランジスタＱ２のエミッタ側に印加される正電源
子８１の値を大きくしなげればならず、従って電源電圧
を上昇させることによるコストへの影響は免れ得ないも
のとなる。

この考案は第１図に示されるような電圧す□ツター回路
が有している上記した様な欠点を除去することを目的と
するものであり、その一実施態様を第２図に示す。

この第２図から明らかなとおり、この考案の電圧リミッ
タ−回路は第１図の従来例に示す抵抗Ｒ１に対して並列
にコンデンサＣ１を接続したところに特徴がある。

以下その作用について第３図および第４図に基づいて説
明する。

すなわち第３図は増幅器に正の半波が印加された場合の
各部の電圧波形を示したものである。

この第３図において波形１および２はダイオードＤ１お
よびコンデンサＣ１が無い場合のトランジスタＱ２のコ
レクタ電位点ｖ１およびトランジスタＱ３のベース電位
点ｖ２の電圧波形を示すものである。

すなわちこの状態においては電圧り）ツタ−作用が無い
ためにＶｌおよびｖ２点の電圧波形は抵抗Ｒ１による電
圧降下分ＶＲ１の間隔をおいて入力信号の上側の半波（
サインカーブ）がそのまま現われる。

ここで第１図に示すようにダイオードＤ１のみを先ず接
続するとＶｌおよびｖ２点の電圧波形はそれぞれ１′お
よび２′に示すようになる。

これはＶ１点は正電源＋８２の電圧値であるＶＢ２とダ
イオードＤ１の順方向電圧ｖＤ１の和の電圧で制限を受
けてクリップされるためであり、又Ｖ２点はそのクリッ
プ点よりも抵抗Ｒ１による電圧降下分（ＩＢ３・Ｒ１）
だけ低い位置でクリップされるためである。

第４図は第３図における波形１′を規準（０）として波
形２および２′の変化状態を示したものである。

この第４図から明らかなように抵抗Ｒ１の両端電圧ＶＲ
１の値は波形２′で示されているように従来のもの（第
１図のものに相当）においては入力信号に応じて極端に
変化する。

しかるにここで第２図に示すように抵抗Ｒ１に並列にコ
ンデンサＣ１を接続した場合においてはＶＲｌの値が急
に減少しようとしてもコンデンサＣ１の放電々流によっ
てＶ２の波形は第４図の２〃のように保持されることに
なる。

コンデンサＣ１が充電状態となるのはダイオードＤ１に
電流が流れず、トランジスタＱ１のコレクタ電流が流れ
ている時間であるため、通常充電時間は放電時間よりも
充分に長い。

そのためコンデンサＣ１を抵抗Ｒ１およびベース電流Ｉ
Ｂ３とで決まる時定数が充分大きくなるように設定すれ
ば、ＶＲｌの値をダイオードＤ１が導通しない時の一定
な値に充分に近すげることができるという効果が得られ
る。

その時のｖＲｌの値はトランジスタＱ２のコレクタ電流
をＩＣ２とすれば、 ＶＲ１＝Ｒ１（ＩＣ２＋■Ｂ３） となる。

なお ＩＣ２〉■Ｂ３ であり、従ってベース電流■Ｂ
３のバラツキは殆んど無視することができ、しかもＩＣ
２は定電流であるため、きわめて効率の良い電圧設定を
することができる。

これは抵抗Ｒ１の値を充分小さくしても増幅器が寄生発
振を起こすことはないことを意味し、電圧増幅側トラン
ジスタを歪の少ない状態で動作させ得るとともに、電圧
増幅側トランジスタの動作電源が比較的低い電圧であっ
ても増幅器は充分に動作できるという結果になり、増幅
器全体のコストを低減できるという実用的効果が期待で
きる。

なお第２図に示した本考案の実施例において抵抗Ｒ１に
変えて定電圧半導体を用いることができる。

この場合にはコンデンサＣ１を付加しない時のＶＲｌの
電圧変化は抵抗を用いた場合よりも小さいため、コンデ
ンサＣ１の値はより小さくて済むという効果が得られる
。

又第２図の実施例では入力信号波形の正側だけの電圧リ
ミッタ−回路を示したが、これと対称な回路を負側にも
付加すれば入力信号波形の負側の電圧もリミットできる
ことは勿論である。

【図面の簡単な説明】

第１図は従来の電圧リミッタ−回路を備えた増幅器の結
線図、第２図は本考案の電圧リミッタ−回路を示した結
線図、第３図および第４図はそれぞれ第１図、第２図に
おける各部の電圧波形を示した波形図である。 Ｑｌ・・・電圧増幅トランジスタ、Ｑ３．Ｑ４・・・ド
ライバートランジスタ、Ｑ５．Ｑ６・・・電力増幅トラ
ンジスタ、Ｒ１・・・抵抗、Ｃ１・・・コンデンサ、Ｄ
ｌ・・・ダイオード（スイッチング素子）、十８２・・
・正電源、−８２・・・負電源。

Claims (1)

【実用新案登録請求の範囲】
1. 電圧増幅段と、この電圧増幅段のコレクタ出力をそのベ
   ース入力とする電力増幅段と、上記電圧増幅段のコレク
   タと電力増幅段のベースとの接続点に抵抗（又は半導体
   素子）を介して電流を供給する電流源と、上記電流源と
   抵抗（又は半導体素子）との接続点と、上記電力増幅段
   のコレクタとの間に接続され、該電力増幅段のコレクタ
   の絶対値電位に対し、該電流源と抵抗（又は半導体素子
   ）との接続点の絶対値電位が所定以上大になった時にオ
   ンするスイッチング素子とを備えたものにおいて、上記
   抵抗（又は半導体素子）の両端にコンデンサを並列に接
   続することにより該抵抗（又は半導体素子）の両端の交
   流的なインピーダンスを下げるようにしてなる増幅器の
   電圧リミッタ−回路。