JPS6223483B2 - - Google Patents
Info
- Publication number
- JPS6223483B2 JPS6223483B2 JP53070128A JP7012878A JPS6223483B2 JP S6223483 B2 JPS6223483 B2 JP S6223483B2 JP 53070128 A JP53070128 A JP 53070128A JP 7012878 A JP7012878 A JP 7012878A JP S6223483 B2 JPS6223483 B2 JP S6223483B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- potential supply
- reference potential
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路において10〜100mW
の高周波出力を得るのに適した高周波増幅回路に
関する。
の高周波出力を得るのに適した高周波増幅回路に
関する。
一般に、集積回路で数MHz〜数10MHzの高周
波出力を増幅して、10〜100mW程度の高出力を
得ることは行なわれていない。ところで上記のよ
うな増幅をＡ級増幅で行なうのでは電力効率が悪
いので、AB級、Ｂ級、Ｃ級増幅等を採用すれば
よいが、上記のような増幅回路ではバイアス関係
に難点が生じるものである。
波出力を増幅して、10〜100mW程度の高出力を
得ることは行なわれていない。ところで上記のよ
うな増幅をＡ級増幅で行なうのでは電力効率が悪
いので、AB級、Ｂ級、Ｃ級増幅等を採用すれば
よいが、上記のような増幅回路ではバイアス関係
に難点が生じるものである。
そこで本発明の目的とするところは、AB級な
いしＣ級動作が自由に選択でき、入力信号のない
場合には消費電流が少なく、しかも入力信号レベ
ルに応じて大出力電流が得られ、また出力の最大
電流を容易に規制することができる高周波増幅回
路を提供することにある。
いしＣ級動作が自由に選択でき、入力信号のない
場合には消費電流が少なく、しかも入力信号レベ
ルに応じて大出力電流が得られ、また出力の最大
電流を容易に規制することができる高周波増幅回
路を提供することにある。
以下図面を参照して本発明の実施例を説明す
る。第１図は同実施例の基本となる部分を説明す
るための回路図である。図においてダイオード
D1及びD2は、ダイオード結線されたトランジス
タである。NPNトランジスタのコレクタとベー
スを接続してアノードとし、エミツタをカソード
としている。D1のカソードにD2のアノードが接
続され、D2のカソードは接地されている。D1の
アノードにはバイアス電流の電流源Ｉが接続され
る。この電流源Ｉは電圧源に接続された抵抗でも
よい。
る。第１図は同実施例の基本となる部分を説明す
るための回路図である。図においてダイオード
D1及びD2は、ダイオード結線されたトランジス
タである。NPNトランジスタのコレクタとベー
スを接続してアノードとし、エミツタをカソード
としている。D1のカソードにD2のアノードが接
続され、D2のカソードは接地されている。D1の
アノードにはバイアス電流の電流源Ｉが接続され
る。この電流源Ｉは電圧源に接続された抵抗でも
よい。
D1のアノードにはNPNトランジスタQ1のベー
スが接続され、Q1のエミツタは、抵抗R1を介し
て接地され、Q2のコレクタは図示してない電圧
源に接続される。従つてQ1とR1とでエミツタフ
オロワ段を形成している。この場合は、エミツタ
フオロワ段の入力点はQ1のベースで、出力点は
Q1のエミツタである。Q1のエミツタにはNPNト
ランジスタQ2のベースが接続されQ2のエミツタ
は接地され、Q2のコレクタ電流は出力電流とな
る。即ちQ2は出力用トランジスタである。
スが接続され、Q1のエミツタは、抵抗R1を介し
て接地され、Q2のコレクタは図示してない電圧
源に接続される。従つてQ1とR1とでエミツタフ
オロワ段を形成している。この場合は、エミツタ
フオロワ段の入力点はQ1のベースで、出力点は
Q1のエミツタである。Q1のエミツタにはNPNト
ランジスタQ2のベースが接続されQ2のエミツタ
は接地され、Q2のコレクタ電流は出力電流とな
る。即ちQ2は出力用トランジスタである。
今説明を簡略化するために、Q1，Q2，D1及び
D2のエミツタ面積を等しいものとし、D1，D2に
流れる電流即ちバイアス電流をI1，Q1のコレクタ
電流をI2，Q2のコレクタ電流即ち出力電流をI3と
すると、D1，D2，Q1，Q2の各々のベース・エミ
ツタ間電圧ＶBEは ＶBE＝ｋＴ／ｑlnＩｃ／Ｉｓ となる。
D2のエミツタ面積を等しいものとし、D1，D2に
流れる電流即ちバイアス電流をI1，Q1のコレクタ
電流をI2，Q2のコレクタ電流即ち出力電流をI3と
すると、D1，D2，Q1，Q2の各々のベース・エミ
ツタ間電圧ＶBEは ＶBE＝ｋＴ／ｑlnＩｃ／Ｉｓ となる。
ただしｋはボルツマン定数、Ｔは絶対温度、ｑ
は電子の電気量、Icはコレクタ電流、Isは飽和電
流である。D1，D2，Q1，Q2は同一ペレツト内に
あるのでIsの値が等しく、またkT/qは定数と見
なせるからQ2のベース・エミツタ電圧ＶBE2は次
式で示される。
は電子の電気量、Icはコレクタ電流、Isは飽和電
流である。D1，D2，Q1，Q2は同一ペレツト内に
あるのでIsの値が等しく、またkT/qは定数と見
なせるからQ2のベース・エミツタ電圧ＶBE2は次
式で示される。
ＶBE2＝ｋＴ／ｑ（2lnＩ１／Ｉｓ−lnＩ２／Ｉｓ）＝ｋ
Ｔ／ｑlnＩ〓／ＩｓＩ２ また ＶBE2＝ｋＴ／ｑlnＩ３／Ｉｓ であるからI1，I2，I3の関係は ｋＴ／ｑlnＩ３／Ｉｓ＝ｋＴ／ｑlnＩ〓／ＩｓＩ２ 従つて Ｉ２ １＝I2I3 …(1) となる。
Ｔ／ｑlnＩ〓／ＩｓＩ２ また ＶBE2＝ｋＴ／ｑlnＩ３／Ｉｓ であるからI1，I2，I3の関係は ｋＴ／ｑlnＩ３／Ｉｓ＝ｋＴ／ｑlnＩ〓／ＩｓＩ２ 従つて Ｉ２ １＝I2I3 …(1) となる。
しかして第２図は本発明の一実施例を示すもの
であり、(1)式の関係においてI1或いはI2を入力信
号に応じて変化させ、出力電流I3を変化させるこ
とを利用したものである。なお本回路において定
電流源として使用されるNPNトランジスタQ3
は、第１図の抵抗R1に対応するもので、その他
第１図と対応する個所には同一符号を付して説明
を省略する。第２図においてトランジスタQ1の
ベースは、抵抗R2を介して電源ＶCCに接続され
ると共に、ダイオードD1，D2を直列に介して接
地される。トランジスタQ3のベースは、抵抗
R3、入力信号源Ｓを介して電源ＶCCに接続され
ると共に、ダイオードD3を介して接地される。
なお第２図の回路は集積回路で１チツプ内に構成
されるため、ダイオードD1〜D3はトランジスタ
Q1〜Q3のトランスコンダクタンスに比例する非
直線性を示す。
であり、(1)式の関係においてI1或いはI2を入力信
号に応じて変化させ、出力電流I3を変化させるこ
とを利用したものである。なお本回路において定
電流源として使用されるNPNトランジスタQ3
は、第１図の抵抗R1に対応するもので、その他
第１図と対応する個所には同一符号を付して説明
を省略する。第２図においてトランジスタQ1の
ベースは、抵抗R2を介して電源ＶCCに接続され
ると共に、ダイオードD1，D2を直列に介して接
地される。トランジスタQ3のベースは、抵抗
R3、入力信号源Ｓを介して電源ＶCCに接続され
ると共に、ダイオードD3を介して接地される。
なお第２図の回路は集積回路で１チツプ内に構成
されるため、ダイオードD1〜D3はトランジスタ
Q1〜Q3のトランスコンダクタンスに比例する非
直線性を示す。
第２図の回路では、ダイオードD1〜D3、トラ
ンジスタQ1〜Q3が全て同一コンダクタンスをも
つものとすれば、出力電流I3は、前記(1)式で示さ
れる関係から、次のようになる。
ンジスタQ1〜Q3が全て同一コンダクタンスをも
つものとすれば、出力電流I3は、前記(1)式で示さ
れる関係から、次のようになる。
I3＝Ｉ〓／Ｉ２＝Ｉ〓／Ｉ０ …(2)
ただしI0はベース電流を無視した場合の抵抗
R3、ダイオードD3を流れる電流である。例えば
第２図の回路において、信号源Ｓからの入力信号
がない場合にI0＝I1＝Ｉなる直流電流が流れるよ
うに設計した場合を考えると、(2)式から出力電流
I3＝Ｉとなる。また入力信号が入つてダイオード
D3に流れる電流I0が０〜2Iに変化したとすれば、
出力電流I3は第４図で示される値をとる。即ちI0
＝2Iの時は、I3＝I/2となり、またI0＝０の時は、
トランジスタQ2のｈFEを∞とすれば出力電流I3
は、(2)式から∞となるはずであるが、実際にはト
ランジスタQ2のベース電流のためトランジスタ
Q1に電流が流れ、(2)式により I3・I3／ｈFE＝I2 従つて I3＝√FE・Ｉ …(3) なる出力電流が流れることになる。これは、例え
ばトランジスタQ2のｈFEが100であれば、出力電
流I3はI/2〜10Iまで変化することであり、従つて
トランジスタQ2はAB級で動作していることにな
る。上記出力電流I3の上限を規制するために、ト
ランジスタQ1のエミツタと接地間に抵抗などの
素子を設ければよいのは云うまでもない。
R3、ダイオードD3を流れる電流である。例えば
第２図の回路において、信号源Ｓからの入力信号
がない場合にI0＝I1＝Ｉなる直流電流が流れるよ
うに設計した場合を考えると、(2)式から出力電流
I3＝Ｉとなる。また入力信号が入つてダイオード
D3に流れる電流I0が０〜2Iに変化したとすれば、
出力電流I3は第４図で示される値をとる。即ちI0
＝2Iの時は、I3＝I/2となり、またI0＝０の時は、
トランジスタQ2のｈFEを∞とすれば出力電流I3
は、(2)式から∞となるはずであるが、実際にはト
ランジスタQ2のベース電流のためトランジスタ
Q1に電流が流れ、(2)式により I3・I3／ｈFE＝I2 従つて I3＝√FE・Ｉ …(3) なる出力電流が流れることになる。これは、例え
ばトランジスタQ2のｈFEが100であれば、出力電
流I3はI/2〜10Iまで変化することであり、従つて
トランジスタQ2はAB級で動作していることにな
る。上記出力電流I3の上限を規制するために、ト
ランジスタQ1のエミツタと接地間に抵抗などの
素子を設ければよいのは云うまでもない。
第２図の回路にあつては、第４図の特性からも
分るようにAB級で動作させているため電力利用
率が高く、また入力I0に対する出力電流I3を√F
Ｅ・Ｉまで振らすことができるので、高パワーの
出力が得られるものである。
分るようにAB級で動作させているため電力利用
率が高く、また入力I0に対する出力電流I3を√F
Ｅ・Ｉまで振らすことができるので、高パワーの
出力が得られるものである。
第３図は本発明の他の実施例であり、NPNト
ランジスタQ4を追加した点が前実施例とは異な
つている。このトランジスタQ4は、ゲートをダ
イオードD3のアノードに、エミツタを接地点
に、コレクタをダイオードD1のアノードにそれ
ぞれ接続している。トランジスタQ4はトランジ
スタQ1〜Q3等と共に集積回路化されることは勿
論である。
ランジスタQ4を追加した点が前実施例とは異な
つている。このトランジスタQ4は、ゲートをダ
イオードD3のアノードに、エミツタを接地点
に、コレクタをダイオードD1のアノードにそれ
ぞれ接続している。トランジスタQ4はトランジ
スタQ1〜Q3等と共に集積回路化されることは勿
論である。
第３図の回路において、入力信号がない場合に
I0＝I1＝I4／２＝Ｉ …(4)
となるように電流関係を設定した場合を考える
と、線型領域では電流I5と電流I1とは差動関係が
ある。つまり I1＝I4−I5 …(5) の関係がある。一方、出力電流I3は前実施例の場
合と同様に I3＝Ｉ２ １／I0 …(6) である。この時電流I0が０〜2Iまで変化したとす
ると、ダイオードD3とトランジスタQ4はカレン
トミラー回路を構成するから、I0＝2Iの時にはI5
＝2Iとなり、(5)式より I1＝I4−I5＝2I−2I＝０ 従つて(6)式から、出力電流I3＝０となる。また
I0＝０の時にはI5＝０となるため、 I1＝I4−I5＝2I−０＝2I 従つて(6)式からI3＝∞となるはずであるが、前
実施例の場合と同様にトランジスタQ2のベース
電流の関係、及び上記I1＝2Iから I3＝√FE・2I …(7) の関係となる。この関係は第５図と対応し、トラ
ンジスタQ2はやはりAB級で動作するが、利得は
前実施例の場合より高くなるものである。
と、線型領域では電流I5と電流I1とは差動関係が
ある。つまり I1＝I4−I5 …(5) の関係がある。一方、出力電流I3は前実施例の場
合と同様に I3＝Ｉ２ １／I0 …(6) である。この時電流I0が０〜2Iまで変化したとす
ると、ダイオードD3とトランジスタQ4はカレン
トミラー回路を構成するから、I0＝2Iの時にはI5
＝2Iとなり、(5)式より I1＝I4−I5＝2I−2I＝０ 従つて(6)式から、出力電流I3＝０となる。また
I0＝０の時にはI5＝０となるため、 I1＝I4−I5＝2I−０＝2I 従つて(6)式からI3＝∞となるはずであるが、前
実施例の場合と同様にトランジスタQ2のベース
電流の関係、及び上記I1＝2Iから I3＝√FE・2I …(7) の関係となる。この関係は第５図と対応し、トラ
ンジスタQ2はやはりAB級で動作するが、利得は
前実施例の場合より高くなるものである。
次に第３図において、入力信号のない場合にI0
＝I4＝I5＝Ｉとなるように設定すると、入力信号
のない場合、 I1＝I4−I5＝０ となるため、I3＝０となる。従つて入力電流I0の
変化に対し、増加方向では出力電流I3＝０とな
り、I0の減少方向でのみ出力電流I3が流れること
になる。この時電流I3の最大値I3maxは、第２図
の実施例と同じで I4max＝√FE・Ｉ …(8) となる。即ちこの場合には、入力信号振幅のない
時出力電流I3＝０で、入力信号の半波のみ出力電
流I3が流れるため、トランジスタQ2は、第６図に
も示されるようにＢ級で動作するものである。
＝I4＝I5＝Ｉとなるように設定すると、入力信号
のない場合、 I1＝I4−I5＝０ となるため、I3＝０となる。従つて入力電流I0の
変化に対し、増加方向では出力電流I3＝０とな
り、I0の減少方向でのみ出力電流I3が流れること
になる。この時電流I3の最大値I3maxは、第２図
の実施例と同じで I4max＝√FE・Ｉ …(8) となる。即ちこの場合には、入力信号振幅のない
時出力電流I3＝０で、入力信号の半波のみ出力電
流I3が流れるため、トランジスタQ2は、第６図に
も示されるようにＢ級で動作するものである。
上記のように無信号時の電流I0とI1の関係を任
意に選ぶことにより、入出力特性曲線ｌを移動さ
せることができ、従つてトランジスタQ2を、AB
級、Ｂ級、更にはＣ級で動作させることができる
ものである。
意に選ぶことにより、入出力特性曲線ｌを移動さ
せることができ、従つてトランジスタQ2を、AB
級、Ｂ級、更にはＣ級で動作させることができる
ものである。
第７図は前実施例の回路を、更に詳細化して示
す具体例である。図において１１は入力信号源と
してのコルピツツ発振回路、R4は出力最大電流
を規制するための抵抗、１２は出力トランジスタ
Q2の負荷としてのタンク回路を示している。
す具体例である。図において１１は入力信号源と
してのコルピツツ発振回路、R4は出力最大電流
を規制するための抵抗、１２は出力トランジスタ
Q2の負荷としてのタンク回路を示している。
なお本発明は上記実施例のみに限られるもので
はなく、例えばNPNトランジスタをPNPトラン
ジスタに置き換えて回路構成を行なうこともでき
る等、種々の応用が可能である。
はなく、例えばNPNトランジスタをPNPトラン
ジスタに置き換えて回路構成を行なうこともでき
る等、種々の応用が可能である。
以上説明した如く本発明によれば、AB級ない
しＣ級で動作可能であるから電力効率が優れ、ま
た大振幅の出力電流が得られるから入出力特性を
有するから高出力が得られ、また出力最大電流も
容易に規制できるから適応性に富んだ高周波増幅
回路を提供することができる。
しＣ級で動作可能であるから電力効率が優れ、ま
た大振幅の出力電流が得られるから入出力特性を
有するから高出力が得られ、また出力最大電流も
容易に規制できるから適応性に富んだ高周波増幅
回路を提供することができる。
第１図は本発明の実施例の基本となる個所の説
明に用いた回路図、第２図は本発明の一実施例の
回路図、第３図は本発明の他の実施例の回路図、
第４図ないし第６図は各実施例の作用を示す特性
図、第７図は実施例回路を更に詳細化した回路図
である。 D1〜D3…ダイオード、Q1〜Q4…トランジス
タ、R2，R3…抵抗、ＶCC…電源。
明に用いた回路図、第２図は本発明の一実施例の
回路図、第３図は本発明の他の実施例の回路図、
第４図ないし第６図は各実施例の作用を示す特性
図、第７図は実施例回路を更に詳細化した回路図
である。 D1〜D3…ダイオード、Q1〜Q4…トランジス
タ、R2，R3…抵抗、ＶCC…電源。
Claims (1)
- 【特許請求の範囲】 １ 高周波信号の入力端と第１の基準電位供給端
とを第１のダイオードを介して接続し、該ダイオ
ードの第１電極を、エミツタが第１の基準電位供
給端に直流的に接続された第１のトランジスタの
ベースに直流的に接続し、該第１のトランジスタ
のコレクタを、コレクタが第２の基準電位供給端
に直流的に接続された第２のトランジスタのエミ
ツタと、エミツタが第１の基準電位供給端に直流
的に接続されかつコレクタが出力端となる第３の
トランジスタのベースとに直流的に接続し、前記
第２のトランジスタのベースを直流接続手段を介
して第２の基準電位供給端に接続しかつ第２のト
ランジスタのベースを第２、第３のダイオードを
直列に介して第１の基準電位供給端に接続し、前
記第３のトランジスタのコレクタから出力を得る
ことを特徴とする高周波増幅回路。 ２ 高周波信号の入力端と第１の電位供給端とを
第１のダイオードを介して接続し、該ダイオード
の第１電極を、エミツタが第１の基準電位供給端
に直流的に接続された第１、第２のトランジスタ
のベースに直流的に接続し、該第２のトランジス
タのコレクタを、コレクタが第２の基準電位供給
端に直流的に接続された第３のトランジスタのエ
ミツタと、エミツタが第１の基準電位供給端に直
流的に接続されかつコレクタが出力端となる第４
のトランジスタのベースとに直流的に接続し、前
記第３のトランジスタのベースを直流接続手段を
介して第２の基準電位供給端に接続すると共に、
第３のトランジスタのベースを第２、第３のダイ
オードを直列に介して第１の基準電位供給端に接
続し、かつ第３のトランジスタのベースを前記第
１のトランジスタのコレクタに直流的に接続し、
前記第４のトランジスタのコレクタから出力を得
ることを特徴とする高周波増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012878A JPS54161253A (en) | 1978-06-10 | 1978-06-10 | High-frequency amplifier circuit |
| US06/045,842 US4240041A (en) | 1978-06-10 | 1979-06-05 | High-frequency amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012878A JPS54161253A (en) | 1978-06-10 | 1978-06-10 | High-frequency amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54161253A JPS54161253A (en) | 1979-12-20 |
| JPS6223483B2 true JPS6223483B2 (ja) | 1987-05-23 |
Family
ID=13422600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7012878A Granted JPS54161253A (en) | 1978-06-10 | 1978-06-10 | High-frequency amplifier circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4240041A (ja) |
| JP (1) | JPS54161253A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783912A (en) * | 1980-11-12 | 1982-05-26 | Toshiba Corp | Current amplifying circuit |
| JPS57155809A (en) * | 1981-03-20 | 1982-09-27 | Nec Corp | Transistor amplifier |
| JPS57160206A (en) * | 1981-03-27 | 1982-10-02 | Toshiba Corp | Fine current source circuit |
| US4393355A (en) * | 1981-10-26 | 1983-07-12 | Motorola, Inc. | Operational amplifier |
| NL8302720A (nl) * | 1983-08-01 | 1985-03-01 | Philips Nv | Hf-versterker met distorsie-compensatie. |
| US4663599A (en) * | 1985-05-21 | 1987-05-05 | General Electric Company | Integrated circuit amplifier module |
| GB8623838D0 (en) * | 1986-10-03 | 1986-11-05 | British Telecomm | Amplifier |
| FR2665034A1 (fr) * | 1990-07-17 | 1992-01-24 | Philips Composants | Amplificateur large bande presentant des sorties separees. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932570A (ja) * | 1972-07-22 | 1974-03-25 | ||
| JPS5043870A (ja) * | 1973-07-20 | 1975-04-19 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1265157A (ja) * | 1968-09-27 | 1972-03-01 | ||
| US3935478A (en) * | 1973-08-10 | 1976-01-27 | Sony Corporation | Non-linear amplifier |
| JPS52113339U (ja) * | 1976-02-26 | 1977-08-29 |
-
1978
- 1978-06-10 JP JP7012878A patent/JPS54161253A/ja active Granted
-
1979
- 1979-06-05 US US06/045,842 patent/US4240041A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932570A (ja) * | 1972-07-22 | 1974-03-25 | ||
| JPS5043870A (ja) * | 1973-07-20 | 1975-04-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4240041A (en) | 1980-12-16 |
| JPS54161253A (en) | 1979-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| JP2005101734A (ja) | 高出力増幅回路 | |
| US5081378A (en) | Logarithmic amplifier | |
| JPS6223483B2 (ja) | ||
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| JPH07152445A (ja) | 電圧発生回路 | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| US4028631A (en) | Current amplifiers | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| JPS6154286B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| JPH0379123A (ja) | 定電流源回路 | |
| JPS6230324Y2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| KR850000581B1 (ko) | 신호 변환 회로 | |
| JPS645369Y2 (ja) | ||
| JPH0124646Y2 (ja) | ||
| SU718884A1 (ru) | Амплитудный детектор | |
| JPS6246326Y2 (ja) | ||
| JPH036022Y2 (ja) | ||
| JPH03284004A (ja) | エミッタフォロア回路 | |
| KR830000469Y1 (ko) | 신호변환 회로 |