JP2000022451A - 信号処理回路装置 - Google Patents
信号処理回路装置Info
- Publication number
- JP2000022451A JP2000022451A JP10187485A JP18748598A JP2000022451A JP 2000022451 A JP2000022451 A JP 2000022451A JP 10187485 A JP10187485 A JP 10187485A JP 18748598 A JP18748598 A JP 18748598A JP 2000022451 A JP2000022451 A JP 2000022451A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- operational amplifier
- signal processing
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
向上を実現した信号処理回路装置を提供する。 【解決手段】 信号入力端子INに入力される信号を増
幅して出力するための演算増幅器OP1による増幅と同
極性で信号入力端子INに入力される信号を増幅するた
めの演算増幅器OP2、演算増幅器OP2の出力側と演
算増幅器OP1の電源ラインL+との間に接続されたコ
ンデンサCB、及び、電源端子Tと演算増幅器OP1の
電源ラインL+との間に接続されたダイオードDからな
る動作電圧制御回路を設けることによって、演算増幅器
OP1の電源ラインL+に供給される電圧を電源端子T
に外部から供給される電源電圧VCC以上に、信号入力端
子INに入力される信号に応じて上昇させる。
Description
定の処理を施して出力する信号処理回路を有する信号処
理回路装置に関するものである。
する。演算増幅器では、図4の(イ)に示すように、最
終段の電力増幅回路を構成する上側のNPN型のトラン
ジスタQ1のベースは、前段のエミッタ接地増幅回路の
能動負荷を構成するPNP型のトランジスタQ2を介し
て電源ラインLに接続されている。そして、電源ライン
Lには外部から電源電圧VCCが供給されている。
力端子Oに現れ得る電圧の上限は電源電圧VCC−上側ト
ランジスタQ1のベース・エミッタ間電圧VBE−トラン
ジスタQ2のコレクタ・エミッタ間飽和電圧VCE(SAT)
となる、すなわち、上側の残り電圧は、上側トランジス
タQ1のベース・エミッタ間電圧VBE−トランジスタQ
2のコレクタ・エミッタ間飽和電圧VCE(SAT)となる。
に、図4の(ロ)に示すように、上側トランジスタQ1
を駆動する駆動部Kと出力端子Oとの間にコンデンサC
を設けてブートストラップをかけることによって、出力
電圧の上昇に伴って上側トランジスタQ1のベース電位
が押し上げられるので、図5の(ロ)に示すように、上
側の残り電圧を上側トランジスタQ1のコレクタ・エミ
ッタ間飽和電圧VCE(SAT)だけにすることができる。
源)のデジタル化が進み、より高品位なS/N特性が求
められている。これを実現するためには、ノイズの大き
さは回路の特性によって決まってしまうことから、でき
るだけ信号の出力ダイナミックレンジを大きくする必要
がある。
上述したように、上側の残り電圧の程度の差こそある
が、いずれにしても出力電圧の上限を電源電圧以上とす
ることはできないので、電源電圧を大きくしない限りS
/N特性を改善することができない。
ことなくS/N特性の向上を実現した信号処理回路装置
を提供することを目的とする。
め、本発明では、入力信号に所定の処理を施して出力す
る信号処理回路を有する信号処理回路装置において、前
記信号処理回路の電源ラインに供給される電圧を前記入
力信号に応じて電源電圧以上に上昇させる動作電圧制御
回路を設けている。
ことなく信号処理回路の出力電圧の上限を高めることが
できるが、例えば、前記信号処理回路が入力信号を増幅
して出力する増幅回路である場合、前記動作電圧制御回
路は、電流流入側を電源電圧側、電流流出側を前記増幅
回路の電源ライン側にして電源電圧と前記増幅回路の電
源ラインとの間に接続される一方向導電素子と、前記増
幅回路と同極性で前記増幅回路が入力する信号を増幅し
て出力する動作電圧制御用増幅回路と、該動作電圧制御
用増幅回路の出力側と前記増幅回路の電源ラインとの間
に接続されるコンデンサとで構成することができる。
を参照しながら説明する。図1は本発明の一実施形態で
ある信号処理回路装置のブロック図である。演算増幅器
OP1の非反転入力端子(+)は演算増幅器OP3の出
力側に抵抗Rを介して接続されているとともに、信号入
力端子INに入力用の結合コンデンサCINを介して接続
されている。
抵抗R1及びコンデンサCSを介してグランド端子Gに
接続されている。演算増幅器OP1の出力側は出力用の
結合コンデンサCOUTを介して出力端子OUTに接続さ
れているとともに、演算増幅器OP1の反転入力端子
(−)に抵抗R2を介して接続されている。
器OP1の非反転入力端子(+)と同じく、演算増幅器
OP3の出力側に抵抗Rを介して接続されているととも
に、信号入力端子INに入力用の結合コンデンサCINを
介して接続されている。そして、レベルシフタLS1の
出力側に演算増幅器OP2の非反転入力端子(+)が接
続されている。
OP4の出力側に接続されている。そして、レベルシフ
タLS2の出力側に演算増幅器OP2の反転入力端子
(−)が抵抗R3を介して接続されている。演算増幅器
OP2の出力側は演算増幅器OP2の反転入力端子
(−)に抵抗R4を介して接続されている。
に示すように、コレクタが電源電圧VCCに接続されたト
ランジスタT1と、コレクタがトランジスタT1のエミ
ッタに接続されたダイオード接続のトランジスタT2
と、電流流出側が接地された定電流回路CCと、ベース
がトランジスタT2のエミッタに接続され、コレクタが
電源電圧VCCに接続され、エミッタが定電流回路CCの
電流流入側に接続されたトランジスタT3と、トランジ
スタT3のベース−エミッタ間に接続された抵抗R7と
で構成されており、トランジスタT1、T2、T3のベ
ース−エミッタ間電圧をVBEとすると、トランジスタT
1のベースに入力される電圧は3VBEだけ低くなってト
ランジスタT3のエミッタから出力される。
P3の反転入力端子(−)に接続されている。演算増幅
器OP4の出力側は演算増幅器OP4の反転入力端子
(−)に接続されている。
ンド端子Gとの間に直列に接続されており、そして、抵
抗R5と抵抗R6との接続点に、演算増幅器OP3の非
反転入力端子(+)、及び、演算増幅器OP4の非反転
入力端子(+)が接続されている。抵抗R5と抵抗R6
との接続点にはノイズ除去のためのコンデンサCNが接
続されている。
インL+はダイオードDを介して電源端子Tに接続され
ているとともに、コンデンサCBを介して演算増幅器O
P2の出力側に接続されており、一方、−側の電源ライ
ンL-はグランド端子Gに接続されている。尚、図示し
てはいないが、演算増幅器OP1を除く各演算増幅器O
P2、OP3、OP4の各電源ラインは、+側が電源端
子Tに、−側がグランド端子Gに、それぞれ接続されて
いる。
CCが供給され、また、グランド端子Gは接地される。ま
た、本発明を半導体集積回路で実現するならば、入力用
の結合コンデンサCIN、出力用の結合コンデンサ
COUT、コンデンサCS、コンデンサCN、コンデンサCB
の各コンデンサは外付けとなる。また、演算増幅器OP
1による信号の増幅度を決定する抵抗R1及び抵抗R2
についても外付けとなる。
6)の抵抗値をRKで表すと、信号入力端子INに信号
が入力されない無信号時には、演算増幅器OP2の出力
側の電位はVCC・R6/(R5+R6)−3VBEとなり、
ダイオードDの順方向降下電圧をVFとすると、VCC−
VF>VCC・R6/(R5+R6)−3VBEとなるように各
パラメータの値が設定されており、ダイオードD側から
電流が流れ込んでコンデンサCBは充電される。例え
ば、VCC=9V、R5=6.8kΩ、R6=24kΩと設
定し、また、VBE=0.6V、VF=0.6Vとする
と、VCC−VF=8.4V、VCC・R6/(R5+R6)−
3VBE≒5.2Vとなる。
圧VCC−VFで動作しており、コンデンサCSが充電さ
れ、出力端子OUTから出力される電圧はVCC・R6/
(R5+R6)となっている。例えば、VCC=9V、R5
=6.8kΩ、R6=24kΩと設定すれば、VCC・R6
/(R5+R6)≒7Vとなる。
子INに入力されたとすると、演算増幅器OP2の出力
側には、(R3+R4)/R3倍に増幅された信号が現れ
るので、演算増幅器OP1の+側の電源ラインL+の電
位は、図3に波形Aで示すように、正の半波の区間で
は、コンデンサCBの充電電圧により、VCC−VF以上に
押し上げられる。例えば、VCC=9V、R3=22k
Ω、R4=33kΩ、R5=6.8kΩ、R6=24kΩ
と設定し、また、信号入力端子INへの入力信号の振幅
が1Vとすると、(R3+R4)/R3=2.5となり、
演算増幅器OP1の+側の電源ラインL+の電位は最大
で8.4+2.5=10.9Vとなる。一方、負の半波
の区間では、ダイオードDにより、VCC−VFに固定さ
れる。
の電源ラインL+に供給される電圧は、VCC−VF以上に
押し上げられ、(R3+R4)/R3の値の設定により、
外部から供給される電源電圧VCC以上に押し上げられ、
電源電圧を大きくすることなく演算増幅器OP1の出力
電圧の上限を高めることができる。
は入力された信号が(R1+R2)/R1倍に増幅されて
現れるが、演算増幅器OP1の出力側に現れる信号と演
算増幅器OP2の出力側に現れる信号とは位相が同じで
あるので、演算増幅器OP1の入力のDCレベル(すな
わち、VCC・R6/(R5+R6))、及び、(R1+
R2)/R1の値と(R3+R4)/R3の値との関係によ
り、図3に波形Bで示すように、歪を生じることなく信
号の出力ダイナミックレンジを大きくすることができ、
電源電圧を大きくすることなくS/N特性を向上させる
ことができる。
=33kΩ、R3=22kΩ、R4=33kΩ、R5=
6.8kΩ、R6=24kΩに設定すると、VCC・R6/
(R5+R6)≒7V、(R1+R2)/R1=2.5とな
り、信号入力端子INへの入力信号の振幅を1Vとする
と、演算増幅器OP1の出力側の電位は最大でほぼ9.
5Vとなる。各パラメータが上記設定になっている場合
は、上述したように、演算増幅器OP1の+側の電源ラ
インL+の電位は、最大で10.9Vであり、演算増幅
器OP1の出力側の電位より高くなっている。
回路装置によれば、電源電圧を大きくすることなく、信
号の出力ダイナミックレンジを大きくすることができ、
S/N特性を向上させることができる。したがって、本
発明は、例えば、カーオーディオ、ラジカセ、ポータブ
ル機器など、限られた電源電圧環境下でS/N特性の改
善が要求される機器に搭載して非常に有効なものであ
る。
にブロック図である。
図である。
クレンジを示す図である。
Claims (2)
- 【請求項1】 入力信号に所定の処理を施して出力する
信号処理回路を有する信号処理回路装置において、前記
信号処理回路の電源ラインに供給される電圧を前記入力
信号に応じて電源電圧以上に上昇させる動作電圧制御回
路を設けたことを特徴とする信号処理回路装置。 - 【請求項2】 前記信号処理回路が入力信号を増幅して
出力する増幅回路であるとともに、前記動作電圧制御回
路が、電流流入側を電源電圧側、電流流出側を前記増幅
回路の電源ライン側にして電源電圧と前記増幅回路の電
源ラインとの間に接続される一方向導電素子と、前記増
幅回路と同極性で前記増幅回路が入力する信号を増幅し
て出力する動作電圧制御用増幅回路と、該動作電圧制御
用増幅回路の出力側と前記増幅回路の電源ラインとの間
に接続されるコンデンサとからなることを特徴とする請
求項1に記載の信号処理回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18748598A JP3719853B2 (ja) | 1998-07-02 | 1998-07-02 | 信号処理回路装置 |
EP99112770A EP0969593A1 (en) | 1998-07-02 | 1999-07-01 | Signal processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18748598A JP3719853B2 (ja) | 1998-07-02 | 1998-07-02 | 信号処理回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000022451A true JP2000022451A (ja) | 2000-01-21 |
JP3719853B2 JP3719853B2 (ja) | 2005-11-24 |
Family
ID=16206901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18748598A Expired - Fee Related JP3719853B2 (ja) | 1998-07-02 | 1998-07-02 | 信号処理回路装置 |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0969593A1 (ja) |
JP (1) | JP3719853B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006140843A (ja) * | 2004-11-12 | 2006-06-01 | Sharp Corp | 演算増幅器の駆動装置、それを備えた表示装置および電子機器、並びに演算増幅器の駆動方法 |
CN102047540A (zh) * | 2009-03-20 | 2011-05-04 | 美国亚德诺半导体公司 | 具有数字自适应电源升压的放大器系统 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6636103B2 (en) * | 2001-04-18 | 2003-10-21 | Analog Devices, Inc. | Amplifier system with on-demand power supply boost |
US7932780B2 (en) | 2005-05-20 | 2011-04-26 | Paragon Communications Ltd. | Method for implementation and parameter settings of a voltage enhancement circuit for amplifiers as an integrated circuit (IC) |
ATE514290T1 (de) | 2006-10-16 | 2011-07-15 | Thx Ltd | Konfigurationen von line-array- lautsprechersystemen und entsprechende schallverarbeitung |
JP2009135903A (ja) | 2007-10-16 | 2009-06-18 | Thx Ltd | 効率的な電力増幅器 |
CN102624336A (zh) * | 2012-03-07 | 2012-08-01 | 深圳市福智软件技术有限公司 | 电子装置及增加电子装置的输出功率的方法 |
US9484860B2 (en) | 2013-03-12 | 2016-11-01 | Thx Ltd. | Tracking power supply with increased boost capability |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5480053A (en) * | 1977-12-08 | 1979-06-26 | Pioneer Electronic Corp | Output amplifier |
IT1200794B (it) * | 1985-10-16 | 1989-01-27 | Sgs Microelettronica Spa | Dispositivo per aumentare la potenza di uscita di una apparecchio radio alimentato a bassa tensione particolarmente del tipo autoradio |
-
1998
- 1998-07-02 JP JP18748598A patent/JP3719853B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-01 EP EP99112770A patent/EP0969593A1/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006140843A (ja) * | 2004-11-12 | 2006-06-01 | Sharp Corp | 演算増幅器の駆動装置、それを備えた表示装置および電子機器、並びに演算増幅器の駆動方法 |
JP4684627B2 (ja) * | 2004-11-12 | 2011-05-18 | シャープ株式会社 | 演算増幅器の駆動装置、それを備えた表示装置および電子機器、並びに演算増幅器の駆動方法 |
CN102047540A (zh) * | 2009-03-20 | 2011-05-04 | 美国亚德诺半导体公司 | 具有数字自适应电源升压的放大器系统 |
Also Published As
Publication number | Publication date |
---|---|
EP0969593A1 (en) | 2000-01-05 |
JP3719853B2 (ja) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5196807A (en) | Amplifying circuit | |
JP3719853B2 (ja) | 信号処理回路装置 | |
JPH1141040A (ja) | 差動増幅回路および負荷駆動回路 | |
JP3338847B2 (ja) | D級電力増幅器 | |
US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
JPH0787314B2 (ja) | 増幅器 | |
JPH0712128B2 (ja) | 増幅器 | |
US20050231277A1 (en) | Amplifier circuit | |
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JP2665072B2 (ja) | 増幅回路 | |
JP3091047B2 (ja) | 光信号増幅回路 | |
JP3682122B2 (ja) | 全波整流回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPH0439921B2 (ja) | ||
JPS6115619Y2 (ja) | ||
JP3505325B2 (ja) | Btl増幅回路 | |
JP2693861B2 (ja) | 増幅回路 | |
JP3469639B2 (ja) | 増幅回路 | |
JPH0535627Y2 (ja) | ||
JPH036022Y2 (ja) | ||
JP2735683B2 (ja) | スピーカアンプ回路 | |
JPH11136048A (ja) | Btl増幅回路 | |
JPS6223133Y2 (ja) | ||
JPH0716138B2 (ja) | 増幅回路装置 | |
JPS5827539Y2 (ja) | 音声増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |