JP3719853B2 - 信号処理回路装置 - Google Patents
信号処理回路装置 Download PDFInfo
- Publication number
- JP3719853B2 JP3719853B2 JP18748598A JP18748598A JP3719853B2 JP 3719853 B2 JP3719853 B2 JP 3719853B2 JP 18748598 A JP18748598 A JP 18748598A JP 18748598 A JP18748598 A JP 18748598A JP 3719853 B2 JP3719853 B2 JP 3719853B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- amplifier circuit
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力した信号に所定の処理を施して出力する信号処理回路を有する信号処理回路装置に関するものである。
【０００２】
【従来の技術】
演算増幅器を例に挙げて従来技術を説明する。演算増幅器では、図４の（イ）に示すように、最終段の電力増幅回路を構成する上側のＮＰＮ型のトランジスタＱ１のベースは、前段のエミッタ接地増幅回路の能動負荷を構成するＰＮＰ型のトランジスタＱ２を介して電源ラインＬに接続されている。そして、電源ラインＬには外部から電源電圧ＶCCが供給されている。
【０００３】
このため、図５の（イ）に示すように、出力端子Ｏに現れ得る電圧の上限は電源電圧ＶCC−上側トランジスタＱ１のベース・エミッタ間電圧ＶBE−トランジスタＱ２のコレクタ・エミッタ間飽和電圧ＶCE(SAT)となる、すなわち、上側の残り電圧は、上側トランジスタＱ１のベース・エミッタ間電圧ＶBE−トランジスタＱ２のコレクタ・エミッタ間飽和電圧ＶCE(SAT)となる。
【０００４】
また、上側の残り電圧を小さくするために、図４の（ロ）に示すように、上側トランジスタＱ１を駆動する駆動部Ｋと出力端子Ｏとの間にコンデンサＣを設けてブートストラップをかけることによって、出力電圧の上昇に伴って上側トランジスタＱ１のベース電位が押し上げられるので、図５の（ロ）に示すように、上側の残り電圧を上側トランジスタＱ１のコレクタ・エミッタ間飽和電圧ＶCE(SAT)だけにすることができる。
【０００５】
【発明が解決しようとする課題】
ここで、ソース（信号源）のデジタル化が進み、より高品位なＳ／Ｎ特性が求められている。これを実現するためには、ノイズの大きさは回路の特性によって決まってしまうことから、できるだけ信号の出力ダイナミックレンジを大きくする必要がある。
【０００６】
ところが、従来の信号処理回路装置では、上述したように、上側の残り電圧の程度の差こそあるが、いずれにしても出力電圧の上限を電源電圧以上とすることはできないので、電源電圧を大きくしない限りＳ／Ｎ特性を改善することができない。
【０００７】
そこで、本発明は、電源電圧を大きくすることなくＳ／Ｎ特性の向上を実現した信号処理回路装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明では、電源電圧が供給される電源電圧ラインと、入力信号を増幅して出力する増幅回路とを有する信号処理回路装置において、前記増幅回路の電源ラインに供給される電圧を前記入力信号に応じて前記電源電圧以上に上昇させる動作電圧制御回路を備えており、前記動作電圧制御回路は、電流流入側を前記電源電圧ライン側、電流流出側を前記増幅回路の電源ライン側にして前記電源電圧ラインと前記増幅回路の電源ラインとの間に接続される一方向導電素子と、前記増幅回路と同極性で前記増幅回路が入力する信号を増幅して出力する動作電圧制御用増幅回路と、該動作電圧制御用増幅回路の出力側と前記増幅回路の電源ラインとの間に接続されるコンデンサと、を有して成り、 当該信号処理回路装置は、更に、前記電源電圧ラインに接続され、前記電源電圧を分圧する複数の抵抗から成る分圧回路と、前記分圧回路による分圧によって得られた電圧を一方の入力端子にて受け、その電圧と同じ電圧を出力する第１及び第２のバッファ用増幅回路と、前記第１のバッファ用増幅回路の出力電圧を直流成分としつつ前記入力信号の交流成分を入力側にて受け、該入力側にて受けた電圧を所定電圧シフトさせた電圧を出力する第１のレベルシフタと、前記第２のバッファ用増幅回路の出力電圧を所定電圧シフトさせた電圧を出力する第２のレベルシフタと、を備え、前記動作電圧制御用増幅回路は、前記第１のレベルシフタの出力電圧と前記第２のレベルシフタの出力電圧との差電圧を増幅して出力するものであり、前記動作電圧制御用増幅回路、前記第１及び第２のバッファ用増幅回路、並びに前記第１及び第２のレベルシフタは、全て前記電源電圧にて駆動することを特徴とする。
【００１０】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。図１は本発明の一実施形態である信号処理回路装置のブロック図である。演算増幅器ＯＰ１の非反転入力端子（＋）は演算増幅器ＯＰ３の出力側に抵抗Ｒを介して接続されているとともに、信号入力端子ＩＮに入力用の結合コンデンサＣINを介して接続されている。
【００１１】
演算増幅器ＯＰ１の反転入力端子（−）は抵抗Ｒ１及びコンデンサＣSを介してグランド端子Ｇに接続されている。演算増幅器ＯＰ１の出力側は出力用の結合コンデンサＣOUTを介して出力端子ＯＵＴに接続されているとともに、演算増幅器ＯＰ１の反転入力端子（−）に抵抗Ｒ２を介して接続されている。
【００１２】
レベルシフタＬＳ１の入力側は、演算増幅器ＯＰ１の非反転入力端子（＋）と同じく、演算増幅器ＯＰ３の出力側に抵抗Ｒを介して接続されているとともに、信号入力端子ＩＮに入力用の結合コンデンサＣINを介して接続されている。そして、レベルシフタＬＳ１の出力側に演算増幅器ＯＰ２の非反転入力端子（＋）が接続されている。
【００１３】
レベルシフタＬＳ２の入力側は演算増幅器ＯＰ４の出力側に接続されている。そして、レベルシフタＬＳ２の出力側に演算増幅器ＯＰ２の反転入力端子（−）が抵抗Ｒ３を介して接続されている。演算増幅器ＯＰ２の出力側は演算増幅器ＯＰ２の反転入力端子（−）に抵抗Ｒ４を介して接続されている。
【００１４】
尚、レベルシフタＬＳ１、ＬＳ２は、図２に示すように、コレクタが電源電圧ＶCCに接続されたトランジスタＴ１と、コレクタがトランジスタＴ１のエミッタに接続されたダイオード接続のトランジスタＴ２と、電流流出側が接地された定電流回路ＣＣと、ベースがトランジスタＴ２のエミッタに接続され、コレクタが電源電圧ＶCCに接続され、エミッタが定電流回路ＣＣの電流流入側に接続されたトランジスタＴ３と、トランジスタＴ３のベース−エミッタ間に接続された抵抗Ｒ７とで構成されており、トランジスタＴ１、Ｔ２、Ｔ３のベース−エミッタ間電圧をＶBEとすると、トランジスタＴ１のベースに入力される電圧は３ＶBEだけ低くなってトランジスタＴ３のエミッタから出力される。
【００１５】
演算増幅器ＯＰ３の出力側は演算増幅器ＯＰ３の反転入力端子（−）に接続されている。演算増幅器ＯＰ４の出力側は演算増幅器ＯＰ４の反転入力端子（−）に接続されている。
【００１６】
抵抗Ｒ５及び抵抗Ｒ６は電源端子Ｔとグランド端子Ｇとの間に直列に接続されており、そして、抵抗Ｒ５と抵抗Ｒ６との接続点に、演算増幅器ＯＰ３の非反転入力端子（＋）、及び、演算増幅器ＯＰ４の非反転入力端子（＋）が接続されている。抵抗Ｒ５と抵抗Ｒ６との接続点にはノイズ除去のためのコンデンサＣNが接続されている。
【００１７】
そして、演算増幅器ＯＰ１の＋側の電源ラインＬ+はダイオードＤを介して電源端子Ｔに接続されているとともに、コンデンサＣBを介して演算増幅器ＯＰ２の出力側に接続されており、一方、−側の電源ラインＬ-はグランド端子Ｇに接続されている。尚、図示してはいないが、演算増幅器ＯＰ１を除く各演算増幅器ＯＰ２、ＯＰ３、ＯＰ４の各電源ラインは、＋側が電源端子Ｔに、−側がグランド端子Ｇに、それぞれ接続されている。
【００１８】
また、電源端子Ｔには外部から電源電圧ＶCCが供給され、また、グランド端子Ｇは接地される。また、本発明を半導体集積回路で実現するならば、入力用の結合コンデンサＣIN、出力用の結合コンデンサＣOUT、コンデンサＣS、コンデンサＣN、コンデンサＣBの各コンデンサは外付けとなる。また、演算増幅器ＯＰ１による信号の増幅度を決定する抵抗Ｒ１及び抵抗Ｒ２についても外付けとなる。
【００１９】
以上の構成により、各抵抗ＲＫ（Ｋ＝１〜６）の抵抗値をＲKで表すと、信号入力端子ＩＮに信号が入力されない無信号時には、演算増幅器ＯＰ２の出力側の電位はＶCC・Ｒ6／（Ｒ5＋Ｒ6）−３ＶBEとなり、ダイオードＤの順方向降下電圧をＶFとすると、ＶCC−ＶF＞ＶCC・Ｒ6／（Ｒ5＋Ｒ6）−３ＶBEとなるように各パラメータの値が設定されており、ダイオードＤ側から電流が流れ込んでコンデンサＣBは充電される。例えば、ＶCC＝９Ｖ、Ｒ5＝６．８ｋΩ、Ｒ6＝２４ｋΩと設定し、また、ＶBE＝０．６Ｖ、ＶF＝０．６Ｖとすると、ＶCC−ＶF＝８．４Ｖ、ＶCC・Ｒ6／（Ｒ5＋Ｒ6）−３ＶBE≒５．２Ｖとなる。
【００２０】
尚、無信号時には、演算増幅器ＯＰ１は電圧ＶCC−ＶFで動作しており、コンデンサＣSが充電され、出力端子ＯＵＴから出力される電圧はＶCC・Ｒ6／（Ｒ5＋Ｒ6）となっている。例えば、ＶCC＝９Ｖ、Ｒ5＝６．８ｋΩ、Ｒ6＝２４ｋΩと設定すれば、ＶCC・Ｒ6／（Ｒ5＋Ｒ6）≒７Ｖとなる。
【００２１】
そして、例えば、正弦波信号が信号入力端子ＩＮに入力されたとすると、演算増幅器ＯＰ２の出力側には、（Ｒ3＋Ｒ4）／Ｒ3倍に増幅された信号が現れるので、演算増幅器ＯＰ１の＋側の電源ラインＬ+の電位は、図３に波形Ａで示すように、正の半波の区間では、コンデンサＣBの充電電圧により、ＶCC−ＶF以上に押し上げられる。例えば、ＶCC＝９Ｖ、Ｒ3＝２２ｋΩ、Ｒ4＝３３ｋΩ、Ｒ5＝６．８ｋΩ、Ｒ6＝２４ｋΩと設定し、また、信号入力端子ＩＮへの入力信号の振幅が１Ｖとすると、（Ｒ3＋Ｒ4）／Ｒ3＝２．５となり、演算増幅器ＯＰ１の＋側の電源ラインＬ+の電位は最大で８．４＋２．５＝１０．９Ｖとなる。一方、負の半波の区間では、ダイオードＤにより、ＶCC−ＶFに固定される。
【００２２】
このようにして、演算増幅器ＯＰ１の＋側の電源ラインＬ+に供給される電圧は、ＶCC−ＶF以上に押し上げられ、（Ｒ3＋Ｒ4）／Ｒ3の値の設定により、外部から供給される電源電圧ＶCC以上に押し上げられ、電源電圧を大きくすることなく演算増幅器ＯＰ１の出力電圧の上限を高めることができる。
【００２３】
したがって、演算増幅器ＯＰ１の出力側には入力された信号が（Ｒ1＋Ｒ2）／Ｒ1倍に増幅されて現れるが、演算増幅器ＯＰ１の出力側に現れる信号と演算増幅器ＯＰ２の出力側に現れる信号とは位相が同じであるので、演算増幅器ＯＰ１の入力のＤＣレベル（すなわち、ＶCC・Ｒ6／（Ｒ5＋Ｒ6））、及び、（Ｒ1＋Ｒ2）／Ｒ1の値と（Ｒ3＋Ｒ4）／Ｒ3の値との関係により、図３に波形Ｂで示すように、歪を生じることなく信号の出力ダイナミックレンジを大きくすることができ、電源電圧を大きくすることなくＳ／Ｎ特性を向上させることができる。
【００２４】
例えば、ＶCC＝９Ｖ、Ｒ1＝２２ｋΩ、Ｒ2＝３３ｋΩ、Ｒ3＝２２ｋΩ、Ｒ4＝３３ｋΩ、Ｒ5＝６．８ｋΩ、Ｒ6＝２４ｋΩに設定すると、ＶCC・Ｒ6／（Ｒ5＋Ｒ6）≒７Ｖ、（Ｒ1＋Ｒ2）／Ｒ1＝２．５となり、信号入力端子ＩＮへの入力信号の振幅を１Ｖとすると、演算増幅器ＯＰ１の出力側の電位は最大でほぼ９．５Ｖとなる。各パラメータが上記設定になっている場合は、上述したように、演算増幅器ＯＰ１の＋側の電源ラインＬ+の電位は、最大で１０．９Ｖであり、演算増幅器ＯＰ１の出力側の電位より高くなっている。
【００２５】
【発明の効果】
以上説明したように、本発明の信号処理回路装置によれば、電源電圧を大きくすることなく、信号の出力ダイナミックレンジを大きくすることができ、Ｓ／Ｎ特性を向上させることができる。したがって、本発明は、例えば、カーオーディオ、ラジカセ、ポータブル機器など、限られた電源電圧環境下でＳ／Ｎ特性の改善が要求される機器に搭載して非常に有効なものである。
【図面の簡単な説明】
【図１】 本発明の一実施形態である信号処理回路装置にブロック図である。
【図２】 レベルシフタの構成を示す図である。
【図３】 各部の電圧波形を示す図である。
【図４】 従来の信号処理回路の出力段の構成例を示す図である。
【図５】 従来の信号処理回路の信号の出力ダイナミックレンジを示す図である。
【符号の説明】
ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４ 演算増幅器
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ 抵抗
ＬＳ１、ＬＳ２ レベルシフタ
ＣIN、ＣOUT、ＣS、ＣN、ＣB コンデンサ
Ｄ ダイオード
ＩＮ 信号入力端子
ＯＵＴ 出力端子
Ｔ 電源端子
Ｇ グランド端子
【発明の属する技術分野】
本発明は、入力した信号に所定の処理を施して出力する信号処理回路を有する信号処理回路装置に関するものである。
【０００２】
【従来の技術】
演算増幅器を例に挙げて従来技術を説明する。演算増幅器では、図４の（イ）に示すように、最終段の電力増幅回路を構成する上側のＮＰＮ型のトランジスタＱ１のベースは、前段のエミッタ接地増幅回路の能動負荷を構成するＰＮＰ型のトランジスタＱ２を介して電源ラインＬに接続されている。そして、電源ラインＬには外部から電源電圧ＶCCが供給されている。
【０００３】
このため、図５の（イ）に示すように、出力端子Ｏに現れ得る電圧の上限は電源電圧ＶCC−上側トランジスタＱ１のベース・エミッタ間電圧ＶBE−トランジスタＱ２のコレクタ・エミッタ間飽和電圧ＶCE(SAT)となる、すなわち、上側の残り電圧は、上側トランジスタＱ１のベース・エミッタ間電圧ＶBE−トランジスタＱ２のコレクタ・エミッタ間飽和電圧ＶCE(SAT)となる。
【０００４】
また、上側の残り電圧を小さくするために、図４の（ロ）に示すように、上側トランジスタＱ１を駆動する駆動部Ｋと出力端子Ｏとの間にコンデンサＣを設けてブートストラップをかけることによって、出力電圧の上昇に伴って上側トランジスタＱ１のベース電位が押し上げられるので、図５の（ロ）に示すように、上側の残り電圧を上側トランジスタＱ１のコレクタ・エミッタ間飽和電圧ＶCE(SAT)だけにすることができる。
【０００５】
【発明が解決しようとする課題】
ここで、ソース（信号源）のデジタル化が進み、より高品位なＳ／Ｎ特性が求められている。これを実現するためには、ノイズの大きさは回路の特性によって決まってしまうことから、できるだけ信号の出力ダイナミックレンジを大きくする必要がある。
【０００６】
ところが、従来の信号処理回路装置では、上述したように、上側の残り電圧の程度の差こそあるが、いずれにしても出力電圧の上限を電源電圧以上とすることはできないので、電源電圧を大きくしない限りＳ／Ｎ特性を改善することができない。
【０００７】
そこで、本発明は、電源電圧を大きくすることなくＳ／Ｎ特性の向上を実現した信号処理回路装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明では、電源電圧が供給される電源電圧ラインと、入力信号を増幅して出力する増幅回路とを有する信号処理回路装置において、前記増幅回路の電源ラインに供給される電圧を前記入力信号に応じて前記電源電圧以上に上昇させる動作電圧制御回路を備えており、前記動作電圧制御回路は、電流流入側を前記電源電圧ライン側、電流流出側を前記増幅回路の電源ライン側にして前記電源電圧ラインと前記増幅回路の電源ラインとの間に接続される一方向導電素子と、前記増幅回路と同極性で前記増幅回路が入力する信号を増幅して出力する動作電圧制御用増幅回路と、該動作電圧制御用増幅回路の出力側と前記増幅回路の電源ラインとの間に接続されるコンデンサと、を有して成り、 当該信号処理回路装置は、更に、前記電源電圧ラインに接続され、前記電源電圧を分圧する複数の抵抗から成る分圧回路と、前記分圧回路による分圧によって得られた電圧を一方の入力端子にて受け、その電圧と同じ電圧を出力する第１及び第２のバッファ用増幅回路と、前記第１のバッファ用増幅回路の出力電圧を直流成分としつつ前記入力信号の交流成分を入力側にて受け、該入力側にて受けた電圧を所定電圧シフトさせた電圧を出力する第１のレベルシフタと、前記第２のバッファ用増幅回路の出力電圧を所定電圧シフトさせた電圧を出力する第２のレベルシフタと、を備え、前記動作電圧制御用増幅回路は、前記第１のレベルシフタの出力電圧と前記第２のレベルシフタの出力電圧との差電圧を増幅して出力するものであり、前記動作電圧制御用増幅回路、前記第１及び第２のバッファ用増幅回路、並びに前記第１及び第２のレベルシフタは、全て前記電源電圧にて駆動することを特徴とする。
【００１０】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。図１は本発明の一実施形態である信号処理回路装置のブロック図である。演算増幅器ＯＰ１の非反転入力端子（＋）は演算増幅器ＯＰ３の出力側に抵抗Ｒを介して接続されているとともに、信号入力端子ＩＮに入力用の結合コンデンサＣINを介して接続されている。
【００１１】
演算増幅器ＯＰ１の反転入力端子（−）は抵抗Ｒ１及びコンデンサＣSを介してグランド端子Ｇに接続されている。演算増幅器ＯＰ１の出力側は出力用の結合コンデンサＣOUTを介して出力端子ＯＵＴに接続されているとともに、演算増幅器ＯＰ１の反転入力端子（−）に抵抗Ｒ２を介して接続されている。
【００１２】
レベルシフタＬＳ１の入力側は、演算増幅器ＯＰ１の非反転入力端子（＋）と同じく、演算増幅器ＯＰ３の出力側に抵抗Ｒを介して接続されているとともに、信号入力端子ＩＮに入力用の結合コンデンサＣINを介して接続されている。そして、レベルシフタＬＳ１の出力側に演算増幅器ＯＰ２の非反転入力端子（＋）が接続されている。
【００１３】
レベルシフタＬＳ２の入力側は演算増幅器ＯＰ４の出力側に接続されている。そして、レベルシフタＬＳ２の出力側に演算増幅器ＯＰ２の反転入力端子（−）が抵抗Ｒ３を介して接続されている。演算増幅器ＯＰ２の出力側は演算増幅器ＯＰ２の反転入力端子（−）に抵抗Ｒ４を介して接続されている。
【００１４】
尚、レベルシフタＬＳ１、ＬＳ２は、図２に示すように、コレクタが電源電圧ＶCCに接続されたトランジスタＴ１と、コレクタがトランジスタＴ１のエミッタに接続されたダイオード接続のトランジスタＴ２と、電流流出側が接地された定電流回路ＣＣと、ベースがトランジスタＴ２のエミッタに接続され、コレクタが電源電圧ＶCCに接続され、エミッタが定電流回路ＣＣの電流流入側に接続されたトランジスタＴ３と、トランジスタＴ３のベース−エミッタ間に接続された抵抗Ｒ７とで構成されており、トランジスタＴ１、Ｔ２、Ｔ３のベース−エミッタ間電圧をＶBEとすると、トランジスタＴ１のベースに入力される電圧は３ＶBEだけ低くなってトランジスタＴ３のエミッタから出力される。
【００１５】
演算増幅器ＯＰ３の出力側は演算増幅器ＯＰ３の反転入力端子（−）に接続されている。演算増幅器ＯＰ４の出力側は演算増幅器ＯＰ４の反転入力端子（−）に接続されている。
【００１６】
抵抗Ｒ５及び抵抗Ｒ６は電源端子Ｔとグランド端子Ｇとの間に直列に接続されており、そして、抵抗Ｒ５と抵抗Ｒ６との接続点に、演算増幅器ＯＰ３の非反転入力端子（＋）、及び、演算増幅器ＯＰ４の非反転入力端子（＋）が接続されている。抵抗Ｒ５と抵抗Ｒ６との接続点にはノイズ除去のためのコンデンサＣNが接続されている。
【００１７】
そして、演算増幅器ＯＰ１の＋側の電源ラインＬ+はダイオードＤを介して電源端子Ｔに接続されているとともに、コンデンサＣBを介して演算増幅器ＯＰ２の出力側に接続されており、一方、−側の電源ラインＬ-はグランド端子Ｇに接続されている。尚、図示してはいないが、演算増幅器ＯＰ１を除く各演算増幅器ＯＰ２、ＯＰ３、ＯＰ４の各電源ラインは、＋側が電源端子Ｔに、−側がグランド端子Ｇに、それぞれ接続されている。
【００１８】
また、電源端子Ｔには外部から電源電圧ＶCCが供給され、また、グランド端子Ｇは接地される。また、本発明を半導体集積回路で実現するならば、入力用の結合コンデンサＣIN、出力用の結合コンデンサＣOUT、コンデンサＣS、コンデンサＣN、コンデンサＣBの各コンデンサは外付けとなる。また、演算増幅器ＯＰ１による信号の増幅度を決定する抵抗Ｒ１及び抵抗Ｒ２についても外付けとなる。
【００１９】
以上の構成により、各抵抗ＲＫ（Ｋ＝１〜６）の抵抗値をＲKで表すと、信号入力端子ＩＮに信号が入力されない無信号時には、演算増幅器ＯＰ２の出力側の電位はＶCC・Ｒ6／（Ｒ5＋Ｒ6）−３ＶBEとなり、ダイオードＤの順方向降下電圧をＶFとすると、ＶCC−ＶF＞ＶCC・Ｒ6／（Ｒ5＋Ｒ6）−３ＶBEとなるように各パラメータの値が設定されており、ダイオードＤ側から電流が流れ込んでコンデンサＣBは充電される。例えば、ＶCC＝９Ｖ、Ｒ5＝６．８ｋΩ、Ｒ6＝２４ｋΩと設定し、また、ＶBE＝０．６Ｖ、ＶF＝０．６Ｖとすると、ＶCC−ＶF＝８．４Ｖ、ＶCC・Ｒ6／（Ｒ5＋Ｒ6）−３ＶBE≒５．２Ｖとなる。
【００２０】
尚、無信号時には、演算増幅器ＯＰ１は電圧ＶCC−ＶFで動作しており、コンデンサＣSが充電され、出力端子ＯＵＴから出力される電圧はＶCC・Ｒ6／（Ｒ5＋Ｒ6）となっている。例えば、ＶCC＝９Ｖ、Ｒ5＝６．８ｋΩ、Ｒ6＝２４ｋΩと設定すれば、ＶCC・Ｒ6／（Ｒ5＋Ｒ6）≒７Ｖとなる。
【００２１】
そして、例えば、正弦波信号が信号入力端子ＩＮに入力されたとすると、演算増幅器ＯＰ２の出力側には、（Ｒ3＋Ｒ4）／Ｒ3倍に増幅された信号が現れるので、演算増幅器ＯＰ１の＋側の電源ラインＬ+の電位は、図３に波形Ａで示すように、正の半波の区間では、コンデンサＣBの充電電圧により、ＶCC−ＶF以上に押し上げられる。例えば、ＶCC＝９Ｖ、Ｒ3＝２２ｋΩ、Ｒ4＝３３ｋΩ、Ｒ5＝６．８ｋΩ、Ｒ6＝２４ｋΩと設定し、また、信号入力端子ＩＮへの入力信号の振幅が１Ｖとすると、（Ｒ3＋Ｒ4）／Ｒ3＝２．５となり、演算増幅器ＯＰ１の＋側の電源ラインＬ+の電位は最大で８．４＋２．５＝１０．９Ｖとなる。一方、負の半波の区間では、ダイオードＤにより、ＶCC−ＶFに固定される。
【００２２】
このようにして、演算増幅器ＯＰ１の＋側の電源ラインＬ+に供給される電圧は、ＶCC−ＶF以上に押し上げられ、（Ｒ3＋Ｒ4）／Ｒ3の値の設定により、外部から供給される電源電圧ＶCC以上に押し上げられ、電源電圧を大きくすることなく演算増幅器ＯＰ１の出力電圧の上限を高めることができる。
【００２３】
したがって、演算増幅器ＯＰ１の出力側には入力された信号が（Ｒ1＋Ｒ2）／Ｒ1倍に増幅されて現れるが、演算増幅器ＯＰ１の出力側に現れる信号と演算増幅器ＯＰ２の出力側に現れる信号とは位相が同じであるので、演算増幅器ＯＰ１の入力のＤＣレベル（すなわち、ＶCC・Ｒ6／（Ｒ5＋Ｒ6））、及び、（Ｒ1＋Ｒ2）／Ｒ1の値と（Ｒ3＋Ｒ4）／Ｒ3の値との関係により、図３に波形Ｂで示すように、歪を生じることなく信号の出力ダイナミックレンジを大きくすることができ、電源電圧を大きくすることなくＳ／Ｎ特性を向上させることができる。
【００２４】
例えば、ＶCC＝９Ｖ、Ｒ1＝２２ｋΩ、Ｒ2＝３３ｋΩ、Ｒ3＝２２ｋΩ、Ｒ4＝３３ｋΩ、Ｒ5＝６．８ｋΩ、Ｒ6＝２４ｋΩに設定すると、ＶCC・Ｒ6／（Ｒ5＋Ｒ6）≒７Ｖ、（Ｒ1＋Ｒ2）／Ｒ1＝２．５となり、信号入力端子ＩＮへの入力信号の振幅を１Ｖとすると、演算増幅器ＯＰ１の出力側の電位は最大でほぼ９．５Ｖとなる。各パラメータが上記設定になっている場合は、上述したように、演算増幅器ＯＰ１の＋側の電源ラインＬ+の電位は、最大で１０．９Ｖであり、演算増幅器ＯＰ１の出力側の電位より高くなっている。
【００２５】
【発明の効果】
以上説明したように、本発明の信号処理回路装置によれば、電源電圧を大きくすることなく、信号の出力ダイナミックレンジを大きくすることができ、Ｓ／Ｎ特性を向上させることができる。したがって、本発明は、例えば、カーオーディオ、ラジカセ、ポータブル機器など、限られた電源電圧環境下でＳ／Ｎ特性の改善が要求される機器に搭載して非常に有効なものである。
【図面の簡単な説明】
【図１】 本発明の一実施形態である信号処理回路装置にブロック図である。
【図２】 レベルシフタの構成を示す図である。
【図３】 各部の電圧波形を示す図である。
【図４】 従来の信号処理回路の出力段の構成例を示す図である。
【図５】 従来の信号処理回路の信号の出力ダイナミックレンジを示す図である。
【符号の説明】
ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４ 演算増幅器
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ 抵抗
ＬＳ１、ＬＳ２ レベルシフタ
ＣIN、ＣOUT、ＣS、ＣN、ＣB コンデンサ
Ｄ ダイオード
ＩＮ 信号入力端子
ＯＵＴ 出力端子
Ｔ 電源端子
Ｇ グランド端子
Claims (1)
- 電源電圧が供給される電源電圧ラインと、入力信号を増幅して出力する増幅回路とを有する信号処理回路装置において、
前記増幅回路の電源ラインに供給される電圧を前記入力信号に応じて前記電源電圧以上に上昇させる動作電圧制御回路を備えており、
前記動作電圧制御回路は、電流流入側を前記電源電圧ライン側、電流流出側を前記増幅回路の電源ライン側にして前記電源電圧ラインと前記増幅回路の電源ラインとの間に接続される一方向導電素子と、
前記増幅回路と同極性で前記増幅回路が入力する信号を増幅して出力する動作電圧制御用増幅回路と、
該動作電圧制御用増幅回路の出力側と前記増幅回路の電源ラインとの間に接続されるコンデンサと、を有して成り、
当該信号処理回路装置は、更に、
前記電源電圧ラインに接続され、前記電源電圧を分圧する複数の抵抗から成る分圧回路と、
前記分圧回路による分圧によって得られた電圧を一方の入力端子にて受け、その電圧と同じ電圧を出力する第１及び第２のバッファ用増幅回路と、
前記第１のバッファ用増幅回路の出力電圧を直流成分としつつ前記入力信号の交流成分を入力側にて受け、該入力側にて受けた電圧を所定電圧シフトさせた電圧を出力する第１のレベルシフタと、
前記第２のバッファ用増幅回路の出力電圧を所定電圧シフトさせた電圧を出力する第２のレベルシフタと、を備え、
前記動作電圧制御用増幅回路は、前記第１のレベルシフタの出力電圧と前記第２のレベルシフタの出力電圧との差電圧を増幅して出力するものであり、
前記動作電圧制御用増幅回路、前記第１及び第２のバッファ用増幅回路、並びに前記第１及び第２のレベルシフタは、全て前記電源電圧にて駆動する
ことを特徴とする信号処理回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18748598A JP3719853B2 (ja) | 1998-07-02 | 1998-07-02 | 信号処理回路装置 |
| EP99112770A EP0969593A1 (en) | 1998-07-02 | 1999-07-01 | Signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18748598A JP3719853B2 (ja) | 1998-07-02 | 1998-07-02 | 信号処理回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022451A JP2000022451A (ja) | 2000-01-21 |
| JP3719853B2 true JP3719853B2 (ja) | 2005-11-24 |
Family
ID=16206901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18748598A Expired - Fee Related JP3719853B2 (ja) | 1998-07-02 | 1998-07-02 | 信号処理回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0969593A1 (ja) |
| JP (1) | JP3719853B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636103B2 (en) * | 2001-04-18 | 2003-10-21 | Analog Devices, Inc. | Amplifier system with on-demand power supply boost |
| JP4684627B2 (ja) * | 2004-11-12 | 2011-05-18 | シャープ株式会社 | 演算増幅器の駆動装置、それを備えた表示装置および電子機器、並びに演算増幅器の駆動方法 |
| WO2006123350A2 (en) * | 2005-05-20 | 2006-11-23 | Paragon Communications Ltd. | Method for implementation and parameter settings of a voltage enhancement circuit for amplifiers as an integrated circuit (ic) |
| CA2709655C (en) | 2006-10-16 | 2016-04-05 | Thx Ltd. | Loudspeaker line array configurations and related sound processing |
| US7834702B2 (en) | 2007-10-16 | 2010-11-16 | Thx Ltd. | Efficient power amplifier |
| US8093953B2 (en) * | 2009-03-20 | 2012-01-10 | Analog Devices, Inc. | Amplifier system with digital adaptive power boost |
| CN102624336A (zh) * | 2012-03-07 | 2012-08-01 | 深圳市福智软件技术有限公司 | 电子装置及增加电子装置的输出功率的方法 |
| US9484860B2 (en) | 2013-03-12 | 2016-11-01 | Thx Ltd. | Tracking power supply with increased boost capability |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5480053A (en) * | 1977-12-08 | 1979-06-26 | Pioneer Electronic Corp | Output amplifier |
| IT1200794B (it) * | 1985-10-16 | 1989-01-27 | Sgs Microelettronica Spa | Dispositivo per aumentare la potenza di uscita di una apparecchio radio alimentato a bassa tensione particolarmente del tipo autoradio |
-
1998
- 1998-07-02 JP JP18748598A patent/JP3719853B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-01 EP EP99112770A patent/EP0969593A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000022451A (ja) | 2000-01-21 |
| EP0969593A1 (en) | 2000-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3719853B2 (ja) | 信号処理回路装置 | |
| US4737696A (en) | Actuator drive circuit | |
| US4318050A (en) | AM Detecting circuit | |
| JP2711411B2 (ja) | 演算増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3091047B2 (ja) | 光信号増幅回路 | |
| US4330755A (en) | Power-amplifying circuit | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP2665072B2 (ja) | 増幅回路 | |
| JP3682122B2 (ja) | 全波整流回路 | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JP3462579B2 (ja) | 増幅回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPH036022Y2 (ja) | ||
| JPH0439921B2 (ja) | ||
| JPH0797732B2 (ja) | 音声出力増幅回路 | |
| JPH0535627Y2 (ja) | ||
| JP2693861B2 (ja) | 増幅回路 | |
| JP2762466B2 (ja) | 可変減衰回路 | |
| JPS6148283B2 (ja) | ||
| JPH0345568B2 (ja) | ||
| JPH0624300B2 (ja) | 増幅器 | |
| JPH09260956A (ja) | 掛算処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |