JP3416225B2 - バイアス変換回路 - Google Patents
バイアス変換回路Info
- Publication number
- JP3416225B2 JP3416225B2 JP28244793A JP28244793A JP3416225B2 JP 3416225 B2 JP3416225 B2 JP 3416225B2 JP 28244793 A JP28244793 A JP 28244793A JP 28244793 A JP28244793 A JP 28244793A JP 3416225 B2 JP3416225 B2 JP 3416225B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- bias
- level
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、入力信号を所望の直流
バイアスの信号に変換するバイアス変換回路に関するも
のである。
バイアスの信号に変換するバイアス変換回路に関するも
のである。
【０００２】
【従来の技術】電気回路に信号を入力する場合、その直
流バイアスを所定の値にするバイアス変換回路が必要に
なることがある。この場合、例えば、図２に示すような
電位差Ｖの三角波信号を発生する回路が用いられる。
流バイアスを所定の値にするバイアス変換回路が必要に
なることがある。この場合、例えば、図２に示すような
電位差Ｖの三角波信号を発生する回路が用いられる。
【０００３】図３は図２に示すようなハイレベルをＶＨ
（３．２Ｖ）、ローレベルをＶＬ（２．２Ｖ）とする三
角波信号を発生する三角波信号発生回路の構成を示すブ
ロック図である。図２中のＶ１０はＶＨから１０％、Ｖ
９０はＶＨから９０％のレベルの電圧を示している。図
３のチャージポンプ部１６内の電流源Ｉ２２は、電流源
Ｉ２１の２倍の電流が流れるようになっており、また入
力クロックＳＫのロー、ハイによりスイッチＳＷ１はオ
ン、オフを繰り返す。それにより、コンデンサＣ３は電
流（Ｉ２２−Ｉ２１）及びＩ２１で充放電され、三角波
が発生する。
（３．２Ｖ）、ローレベルをＶＬ（２．２Ｖ）とする三
角波信号を発生する三角波信号発生回路の構成を示すブ
ロック図である。図２中のＶ１０はＶＨから１０％、Ｖ
９０はＶＨから９０％のレベルの電圧を示している。図
３のチャージポンプ部１６内の電流源Ｉ２２は、電流源
Ｉ２１の２倍の電流が流れるようになっており、また入
力クロックＳＫのロー、ハイによりスイッチＳＷ１はオ
ン、オフを繰り返す。それにより、コンデンサＣ３は電
流（Ｉ２２−Ｉ２１）及びＩ２１で充放電され、三角波
が発生する。
【０００４】上記三角波信号は、バッファ７を通り、電
圧Ｖ１０でコンパレートされるコンパレータ８と電圧Ｖ
９０でコンパレートされるコンパレータ９とにより、図
２に示す１０％及び９０％のパルスＰ１０及びＰ９０に
変換される。そして、パルスＰ１０で三角波のオフセッ
ト値を、またパルスＰ１０及びＰ９０では三角波のピー
ク値を検出する。また、パルスＰ１０は、オフセット値
検出用のチャージポンプ回路（ＣＰ１）１０に入力され
る。このチャージポンプ回路１０は図４に示すような構
成になっており、電流Ｉ０、０．９Ｉ０を発生する電流
源を用いることにより、パルスＰ１０がちょうど９：１
の比になった時のみ安定する。そして、その出力は誤差
信号発生回路（ΔＤｕ）に入力され、誤差電流ΔＩを発
生させる。
圧Ｖ１０でコンパレートされるコンパレータ８と電圧Ｖ
９０でコンパレートされるコンパレータ９とにより、図
２に示す１０％及び９０％のパルスＰ１０及びＰ９０に
変換される。そして、パルスＰ１０で三角波のオフセッ
ト値を、またパルスＰ１０及びＰ９０では三角波のピー
ク値を検出する。また、パルスＰ１０は、オフセット値
検出用のチャージポンプ回路（ＣＰ１）１０に入力され
る。このチャージポンプ回路１０は図４に示すような構
成になっており、電流Ｉ０、０．９Ｉ０を発生する電流
源を用いることにより、パルスＰ１０がちょうど９：１
の比になった時のみ安定する。そして、その出力は誤差
信号発生回路（ΔＤｕ）に入力され、誤差電流ΔＩを発
生させる。
【０００５】同様に、パルスＰ１０及びＰ９０は、Ｐ−
Ｐ値検出用のチャージポンプ回路（ＣＰ２）１１に入力
される。このチャージポンプ回路１１は図５に示すよう
な構成になっており、電流１．８Ｉ０及びＩ０を発生す
る２つの電流源を用いることにより、パルスＰ１０、Ｐ
９０が共に９：１の比になった時のみ安定する。そし
て、その出力は誤差信号発生回路（ΔＰＰ）１３に入力
され、誤差電圧ΔＶを発生させる。また、上記誤差電流
ΔＩは電流Ｉ２１に加算され、オフセット値を制御し、
誤差電圧ΔＶは電流源Ｉ２１、Ｉ２２を制御し、三角波
のピーク値をコントロールする。なお、図３〜図５中、
Ｃ３〜Ｃ５はコンデンサ、ＳＷ１〜ＳＷ４はスイッチで
ある。
Ｐ値検出用のチャージポンプ回路（ＣＰ２）１１に入力
される。このチャージポンプ回路１１は図５に示すよう
な構成になっており、電流１．８Ｉ０及びＩ０を発生す
る２つの電流源を用いることにより、パルスＰ１０、Ｐ
９０が共に９：１の比になった時のみ安定する。そし
て、その出力は誤差信号発生回路（ΔＰＰ）１３に入力
され、誤差電圧ΔＶを発生させる。また、上記誤差電流
ΔＩは電流Ｉ２１に加算され、オフセット値を制御し、
誤差電圧ΔＶは電流源Ｉ２１、Ｉ２２を制御し、三角波
のピーク値をコントロールする。なお、図３〜図５中、
Ｃ３〜Ｃ５はコンデンサ、ＳＷ１〜ＳＷ４はスイッチで
ある。
【０００６】図６は従来のバイアス変換回路を用いた三
角波信号発生回路の構成を示すブロック図であり、ここ
ではチャージポンプ部と入力クロックＳＫのバイアス変
換部の詳細回路を示している。この回路は、差動アンプ
回路１７、レベルシフト回路１８、バッファ３、チャー
ジポンプ回路１９からなる。図中の各抵抗は、Ｒ１＝Ｒ
２，Ｒ３＝Ｒ４，Ｒ７＝Ｒ９＝Ｒ１０＝２Ｒ８であり、
またＩ１〜Ｉ５は電流源である。
角波信号発生回路の構成を示すブロック図であり、ここ
ではチャージポンプ部と入力クロックＳＫのバイアス変
換部の詳細回路を示している。この回路は、差動アンプ
回路１７、レベルシフト回路１８、バッファ３、チャー
ジポンプ回路１９からなる。図中の各抵抗は、Ｒ１＝Ｒ
２，Ｒ３＝Ｒ４，Ｒ７＝Ｒ９＝Ｒ１０＝２Ｒ８であり、
またＩ１〜Ｉ５は電流源である。
【０００７】上記Ｒ７〜Ｒ１０の抵抗は、それに接続さ
れた各トランジスタのＶｂｅ電圧が温度変化によって変
化した時に、その変化分による影響を低減するために用
いられている。また、トランジスタＱ１０にはトランジ
スタＱ１４の２倍のエミッタ電流を流さなくてはならな
いので、トランジスタＱ１０のエミッタサイズはトラン
ジスタＱ１４のそれの２倍にする必要がある。
れた各トランジスタのＶｂｅ電圧が温度変化によって変
化した時に、その変化分による影響を低減するために用
いられている。また、トランジスタＱ１０にはトランジ
スタＱ１４の２倍のエミッタ電流を流さなくてはならな
いので、トランジスタＱ１０のエミッタサイズはトラン
ジスタＱ１４のそれの２倍にする必要がある。
【０００８】上記の回路において、入力されたクロック
ＳＫは、差動アンプ回路１７を通り、レベルシフト回路
１８でＩ２・Ｒ３もしくはＩ３・Ｒ４だけレベルシフト
される。その後、バッファ３を通り、チャージポンプ回
路１９に入力される。このチャージポンプ回路１９に
は、オフセット値制御用の誤差電流ΔＩとピーク値制御
用の誤差電圧ΔＶも同時に入力される。
ＳＫは、差動アンプ回路１７を通り、レベルシフト回路
１８でＩ２・Ｒ３もしくはＩ３・Ｒ４だけレベルシフト
される。その後、バッファ３を通り、チャージポンプ回
路１９に入力される。このチャージポンプ回路１９に
は、オフセット値制御用の誤差電流ΔＩとピーク値制御
用の誤差電圧ΔＶも同時に入力される。
【０００９】そして、トランジスタＱ９、Ｑ１２はバッ
ファ３からの入力クロックによりオン、オフが繰り返さ
れ、トランジスタＱ１２がオフになった時にはコンデン
サＣ１に電流Ｉ６＋ΔＩが流れ込み、コンデンサＣ１は
放電され、トランジスタＱ１２がオンになった時にはコ
ンデンサＣ１から電流Ｉ６＋ΔＩが流れ出し、コンデン
サＣ１は充電される。よって、誤差電流ΔＩ、誤差電圧
ΔＶによりオフセット値、ピーク値の安定した三角波が
発生する。
ファ３からの入力クロックによりオン、オフが繰り返さ
れ、トランジスタＱ１２がオフになった時にはコンデン
サＣ１に電流Ｉ６＋ΔＩが流れ込み、コンデンサＣ１は
放電され、トランジスタＱ１２がオンになった時にはコ
ンデンサＣ１から電流Ｉ６＋ΔＩが流れ出し、コンデン
サＣ１は充電される。よって、誤差電流ΔＩ、誤差電圧
ΔＶによりオフセット値、ピーク値の安定した三角波が
発生する。
【００１０】ここで、トランジスタＱ１０、Ｑ１１、Ｑ
１２のコレクタ、エミッタ間の電圧をそれぞれＶｃｅ１
０、Ｖｃｅ１１、Ｖｃｅ１２とし、トランジスタＱ１２
のコレクタ電圧をＶ１、トランジスタＱ１２のベースが
ハイの時の電圧をＶ２とする。また、十分なβの確保と
飽和を防ぐために、ＮＰＮトランジスタについてはコレ
クタ、エミッタ間電圧が０．５Ｖ、βとアーリー電圧の
低いＰＮＰトランジスタではコレクタ、エミッタ間に
０．７Ｖの電圧を確保すると考えると、レベルシフト回
路１８でのレベルシフト量Ｖｓは次式で表される。
１２のコレクタ、エミッタ間の電圧をそれぞれＶｃｅ１
０、Ｖｃｅ１１、Ｖｃｅ１２とし、トランジスタＱ１２
のコレクタ電圧をＶ１、トランジスタＱ１２のベースが
ハイの時の電圧をＶ２とする。また、十分なβの確保と
飽和を防ぐために、ＮＰＮトランジスタについてはコレ
クタ、エミッタ間電圧が０．５Ｖ、βとアーリー電圧の
低いＰＮＰトランジスタではコレクタ、エミッタ間に
０．７Ｖの電圧を確保すると考えると、レベルシフト回
路１８でのレベルシフト量Ｖｓは次式で表される。
【００１１】
Ｖ２＝Ｖｃｃ−３Ｖｂｅ−Ｖｓ ……（１）
また、１６・Ｒ７＝ＶＢ１、１７・Ｒ８＝ＶＢ２とおく
と、 Ｖｃｅ１０＝（Ｖ２−Ｖｂｅ）−ＶＢ２＞０．５ ……（２） Ｖｃｅ１１＝（Ｖｃｃ−ＶＢ１）−Ｖ１＞０．７ ……（３） Ｖｃｅ１２＝Ｖ１−（Ｖ２−Ｖｂｅ） ＞０．５ ……（４） が成り立っていなくてはならない。
と、 Ｖｃｅ１０＝（Ｖ２−Ｖｂｅ）−ＶＢ２＞０．５ ……（２） Ｖｃｅ１１＝（Ｖｃｃ−ＶＢ１）−Ｖ１＞０．７ ……（３） Ｖｃｅ１２＝Ｖ１−（Ｖ２−Ｖｂｅ） ＞０．５ ……（４） が成り立っていなくてはならない。
【００１２】いま、ＶＨ＝３．２Ｖ、ＶＬ＝２．２Ｖ、
Ｖｓ＝０．８Ｖとすると、ＶＢ１、ＶＢ２については
０．２〜０．４Ｖが最適値であることがわかっている
が、ＶＢ１＝ＶＢ２＝０．３Ｖで設計した場合、Ｖｃｃ
＝５Ｖ、常温（２５℃）でのＶｂｅを０．７５Ｖとした
時、上記（１）式、（２）式より、 Ｖｃｅ９＝０．９＞０．５ となる。
Ｖｓ＝０．８Ｖとすると、ＶＢ１、ＶＢ２については
０．２〜０．４Ｖが最適値であることがわかっている
が、ＶＢ１＝ＶＢ２＝０．３Ｖで設計した場合、Ｖｃｃ
＝５Ｖ、常温（２５℃）でのＶｂｅを０．７５Ｖとした
時、上記（１）式、（２）式より、 Ｖｃｅ９＝０．９＞０．５ となる。
【００１３】また、Ｖ１は三角波レベルの電圧であるの
で、このＶ１はＶＬ〜ＶＨの範囲の値をとるが、トラン
ジスタＱ１２を考える場合はＶ１＝ＶＬとする必要があ
り、上記（１）式、（４）式より、 Ｖｃｅ１１＝１．０＞０．５ となる。さらにトランジスタＱ１１を考える場合は、Ｖ
１＝ＶＨとする必要があり、上記（３）式より、 Ｖｃｅ１０＝１．５＞０．７ となり、（２）〜（４）式すべてが満たされ、回路の動
作が確認できる。
で、このＶ１はＶＬ〜ＶＨの範囲の値をとるが、トラン
ジスタＱ１２を考える場合はＶ１＝ＶＬとする必要があ
り、上記（１）式、（４）式より、 Ｖｃｅ１１＝１．０＞０．５ となる。さらにトランジスタＱ１１を考える場合は、Ｖ
１＝ＶＨとする必要があり、上記（３）式より、 Ｖｃｅ１０＝１．５＞０．７ となり、（２）〜（４）式すべてが満たされ、回路の動
作が確認できる。
【００１４】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、次のような問題点があった。すなわ
ち、一般にＩＣ回路においては、電源電圧Ｖｃｃは±１
０％の変動を許容し、チップ温度変動範囲は−２５℃〜
１２５℃に対応しなければならない。また、ＩＣプロセ
スによっても変わってくるが、抵抗及びコンデンサにつ
いては絶対値精度において最大±２０％の素子ばらつき
がある。さらに、図３の三角波信号発生回路に入力する
信号の周波数はある範囲で変化させることが望ましい。
以上のことを考慮すると、この回路の動作の最悪条件は
以下のようになる。
来例においては、次のような問題点があった。すなわ
ち、一般にＩＣ回路においては、電源電圧Ｖｃｃは±１
０％の変動を許容し、チップ温度変動範囲は−２５℃〜
１２５℃に対応しなければならない。また、ＩＣプロセ
スによっても変わってくるが、抵抗及びコンデンサにつ
いては絶対値精度において最大±２０％の素子ばらつき
がある。さらに、図３の三角波信号発生回路に入力する
信号の周波数はある範囲で変化させることが望ましい。
以上のことを考慮すると、この回路の動作の最悪条件は
以下のようになる。
【００１５】すなわち、入力信号の周波数をｆとした
時、図６中のコンデンサＣ１の充放電電流をＩとする
と、 Ｉ＝２Ｃ１・Ｖ１・ｆ ……（５） となり、充放電電流Ｉは信号周波数、コンデンサの絶対
値に比例する。
時、図６中のコンデンサＣ１の充放電電流をＩとする
と、 Ｉ＝２Ｃ１・Ｖ１・ｆ ……（５） となり、充放電電流Ｉは信号周波数、コンデンサの絶対
値に比例する。
【００１６】上記信号周波数が最大の時、ＶＢ１及びＶ
Ｂ２をトランジスタのΔＶｂｅの影響を考慮して０．４
Ｖ程度にするが、抵抗、コンデンサともに＋２０％絶対
値がばらついたとすると、ＶＢ１及びＶＢ２は０．６Ｖ
程度となる。
Ｂ２をトランジスタのΔＶｂｅの影響を考慮して０．４
Ｖ程度にするが、抵抗、コンデンサともに＋２０％絶対
値がばらついたとすると、ＶＢ１及びＶＢ２は０．６Ｖ
程度となる。
【００１７】よって、Ｖｃｃが−１０％、チップ温度が
−２５℃（Ｖｂｅ＝０．８５Ｖ）の時を考えると、
（１），（２）式より、 Ｖｃｅ９＝−０．４４＜０．５ となり、Ｖｃｃが＋１０％、チップ温度が１２５℃（Ｖ
ｂｅ＝０．５５Ｖ）の時には（１）式、（４）式より Ｖｃｅ１１＝−０．１４＜０．５ となり、トランジスタＱ１０、Ｑ１２ともに飽和してし
まい、回路が動作しなくなってしまう。
−２５℃（Ｖｂｅ＝０．８５Ｖ）の時を考えると、
（１），（２）式より、 Ｖｃｅ９＝−０．４４＜０．５ となり、Ｖｃｃが＋１０％、チップ温度が１２５℃（Ｖ
ｂｅ＝０．５５Ｖ）の時には（１）式、（４）式より Ｖｃｅ１１＝−０．１４＜０．５ となり、トランジスタＱ１０、Ｑ１２ともに飽和してし
まい、回路が動作しなくなってしまう。
【００１８】そこで、図６の差動アンプ回路１７のトラ
ンジスタＱ１５を削除し、図７に示すような差動アンプ
回路２０を使用して抵抗Ｒ３，Ｒ４の値を大きくし、Ｉ
２・Ｒ２及びＩ３・Ｒ４のレベルシフトを大きくしてＶ
ｂｅの温度変化による変動を小さくすることを考える。
ンジスタＱ１５を削除し、図７に示すような差動アンプ
回路２０を使用して抵抗Ｒ３，Ｒ４の値を大きくし、Ｉ
２・Ｒ２及びＩ３・Ｒ４のレベルシフトを大きくしてＶ
ｂｅの温度変化による変動を小さくすることを考える。
【００１９】この時、トランジスタＱ１０，Ｑ１１，Ｑ
１２のエミッタ、コレクタ間電圧をそれぞれＶｃｅ１
０、Ｖｃｅ１１、Ｖｃｅ１２とすると、これはトランジ
スタＱ１２のベース電圧Ｖ２が Ｖ２＝Ｖｃｃ−２Ｖｂｅ−Ｖｓ ……（６） となることより、 Ｖｃｅ１０＝（Ｖ２−Ｖｂｅ）−ＶＢ２＞０．５ ……（７） Ｖｃｄ１１＝（Ｖｃｃ−ＶＢ１）−Ｖ１＞０．７ ……（８） Ｖｃｅ１２＝Ｖ１−（Ｖ２−Ｖｂｅ） ＞０．５ ……（９） とならなければならない。
１２のエミッタ、コレクタ間電圧をそれぞれＶｃｅ１
０、Ｖｃｅ１１、Ｖｃｅ１２とすると、これはトランジ
スタＱ１２のベース電圧Ｖ２が Ｖ２＝Ｖｃｃ−２Ｖｂｅ−Ｖｓ ……（６） となることより、 Ｖｃｅ１０＝（Ｖ２−Ｖｂｅ）−ＶＢ２＞０．５ ……（７） Ｖｃｄ１１＝（Ｖｃｃ−ＶＢ１）−Ｖ１＞０．７ ……（８） Ｖｃｅ１２＝Ｖ１−（Ｖ２−Ｖｂｅ） ＞０．５ ……（９） とならなければならない。
【００２０】上記と同様に三角波のハイレベルをＶＨ＝
３．２Ｖ、ローレベルをＶＬ＝２．２Ｖ、ＶＢ１＝ＶＢ
２＝０．３Ｖとし、レベルシフト電圧Ｖｓ＝１．５Ｖで
設計した場合、Ｖｃｃ＝５Ｖ、常温（２５℃）でのＶｂ
ｅを０．７５Ｖとすると、（７）〜（９）式より、 Ｖｃｅ８ ＝０．９５＞０．５ Ｖｃｅ９ ＝１．５ ＞０．７ Ｖｃｅ１０＝０．９５＞０．５ となる。
３．２Ｖ、ローレベルをＶＬ＝２．２Ｖ、ＶＢ１＝ＶＢ
２＝０．３Ｖとし、レベルシフト電圧Ｖｓ＝１．５Ｖで
設計した場合、Ｖｃｃ＝５Ｖ、常温（２５℃）でのＶｂ
ｅを０．７５Ｖとすると、（７）〜（９）式より、 Ｖｃｅ８ ＝０．９５＞０．５ Ｖｃｅ９ ＝１．５ ＞０．７ Ｖｃｅ１０＝０．９５＞０．５ となる。
【００２１】したがって、回路は動作するが、周波数
ｆ、電源電圧Ｖｃｃ、ベース、エミッタ間電圧Ｖｂｅの
変動及びプロセスによるばらつきを考えると、最悪条件
では上記と同じように、Ｖｃｃが−１０％、チップ温度
が−２５℃（Ｖｂｅ−０．８５Ｖ）の時には、（６）
式、（７）式より Ｖｃｅ８＝−０．４３＜０．５ となる。
ｆ、電源電圧Ｖｃｃ、ベース、エミッタ間電圧Ｖｂｅの
変動及びプロセスによるばらつきを考えると、最悪条件
では上記と同じように、Ｖｃｃが−１０％、チップ温度
が−２５℃（Ｖｂｅ−０．８５Ｖ）の時には、（６）
式、（７）式より Ｖｃｅ８＝−０．４３＜０．５ となる。
【００２２】また、Ｖｃｃが＋１０％、チップ温度が１
２５℃（Ｖｂｅ＝０．５５Ｖ）の時には、（６）式、
（９）式より Ｖｃｅ１０＝０．１５＜０．５ となり、トランジスタＱ１０、Ｑ１２ともに飽和してし
まう。
２５℃（Ｖｂｅ＝０．５５Ｖ）の時には、（６）式、
（９）式より Ｖｃｅ１０＝０．１５＜０．５ となり、トランジスタＱ１０、Ｑ１２ともに飽和してし
まう。
【００２３】このように、従来のバイアス変換回路で
は、環境条件（電源電圧、温度）及び素子のばらつきに
より、正しい動作がが行われない恐れがあった。
は、環境条件（電源電圧、温度）及び素子のばらつきに
より、正しい動作がが行われない恐れがあった。
【００２４】本発明は、上記のような問題点に着目して
なされたもので、容易に、環境条件や素子のばらつきに
よらず常に正しい動作が可能なバイアス変換回路を得る
ことを目的としてる。
なされたもので、容易に、環境条件や素子のばらつきに
よらず常に正しい動作が可能なバイアス変換回路を得る
ことを目的としてる。
【００２５】
【課題を解決するための手段】本発明のバイアス変換回
路は、差動パルス信号のオフセット電圧レベルを外部よ
り設定された所望の直流基準電圧レベルに変換するバイ
アス変換回路において、前記差動パルス信号のオフセッ
ト電圧レベルを変換するオフセット電圧変換回路と、前
記オフセット電圧変換回路と等しい動作をして前記差動
パルス信号のハイレベル又はローレベル電圧と同レベル
の直流電圧を出力するバイアス検出回路と、前記直流基
準電圧と前記バイアス検出回路出力を比較する比較回路
を設け、前記直流基準電圧と前記バイアス検出回路出力
が等しくなるように前記オフセット電圧変換回路におい
て前記差動パルス信号のオフセット電圧レベルを制御す
ることを特徴とするバイアス変換回路。
路は、差動パルス信号のオフセット電圧レベルを外部よ
り設定された所望の直流基準電圧レベルに変換するバイ
アス変換回路において、前記差動パルス信号のオフセッ
ト電圧レベルを変換するオフセット電圧変換回路と、前
記オフセット電圧変換回路と等しい動作をして前記差動
パルス信号のハイレベル又はローレベル電圧と同レベル
の直流電圧を出力するバイアス検出回路と、前記直流基
準電圧と前記バイアス検出回路出力を比較する比較回路
を設け、前記直流基準電圧と前記バイアス検出回路出力
が等しくなるように前記オフセット電圧変換回路におい
て前記差動パルス信号のオフセット電圧レベルを制御す
ることを特徴とするバイアス変換回路。
【００２６】また、前記差動パルス信号をトランジスタ
のベース・エミッタ間電圧Ｖｂｅだけレベルシフトする
ｎ組のエミッタフォロアと、前記差動パルス信号のバイ
アスを制御するバイアス制御電流Ｉ０と同一の電流を発
生する１組のトランジスタ及び抵抗値Ｒ１の抵抗と、前
記バイアス制御電流Ｉ０によって前記差動パルス信号の
レベルをシフトする１組の抵抗値Ｒ２の抵抗とからなる
レベル変換回路と、前記レベル変換回路と同様の構成で
正か負のどちらか一方の極性の信号を出力するバイアス
検出回路と、前記基準信号と前記バイアス検出回路出力
を比較する比較回路から構成され、前記バイアス制御電
流Ｉ０は、前記比較回路内部の制御電圧Ｖ０をｍ段分Ｖ
ｂｅだけレベルシフトした電圧と接地電位間に接続した
抵抗値Ｒ１の抵抗に流れる電流とするように前記比較回
路の出力部を構成し、前記抵抗値Ｒ１とＲ２の抵抗比Ｒ
１／Ｒ２をｎ／ｍとなるようにしたものである。
のベース・エミッタ間電圧Ｖｂｅだけレベルシフトする
ｎ組のエミッタフォロアと、前記差動パルス信号のバイ
アスを制御するバイアス制御電流Ｉ０と同一の電流を発
生する１組のトランジスタ及び抵抗値Ｒ１の抵抗と、前
記バイアス制御電流Ｉ０によって前記差動パルス信号の
レベルをシフトする１組の抵抗値Ｒ２の抵抗とからなる
レベル変換回路と、前記レベル変換回路と同様の構成で
正か負のどちらか一方の極性の信号を出力するバイアス
検出回路と、前記基準信号と前記バイアス検出回路出力
を比較する比較回路から構成され、前記バイアス制御電
流Ｉ０は、前記比較回路内部の制御電圧Ｖ０をｍ段分Ｖ
ｂｅだけレベルシフトした電圧と接地電位間に接続した
抵抗値Ｒ１の抵抗に流れる電流とするように前記比較回
路の出力部を構成し、前記抵抗値Ｒ１とＲ２の抵抗比Ｒ
１／Ｒ２をｎ／ｍとなるようにしたものである。
【００２７】
【作用】本発明によれば、信号をバイアス変換したい所
望の基準電圧と、該信号と等しいバイアス動作をするバ
イアス検出回路の出力電圧を比較し、その出力電圧を基
準電圧になるように制御し、また同様の制御信号によっ
て該信号のバイアスを制御する。
望の基準電圧と、該信号と等しいバイアス動作をするバ
イアス検出回路の出力電圧を比較し、その出力電圧を基
準電圧になるように制御し、また同様の制御信号によっ
て該信号のバイアスを制御する。
【００２８】
【実施例】図１は本発明の一実施例の構成を示す回路図
である。この回路は、差動アンプ回路１、レベルシフト
回路２、バッファ３、チャージポンプ回路４、Ｈレベル
信号発生回路５、フィードバック回路６から構成されて
おり、差動アンプ回路１及びＨレベル信号発生回路５の
トランジスタＱ１５のベース端子、チャージポンプ回路
４のコンデンサＣ１、フィードバック回路６のコンデン
サＣ２は、それぞれ外部で構成される定電圧発生回路に
接続されており、電圧ＶＣに固定されている。
である。この回路は、差動アンプ回路１、レベルシフト
回路２、バッファ３、チャージポンプ回路４、Ｈレベル
信号発生回路５、フィードバック回路６から構成されて
おり、差動アンプ回路１及びＨレベル信号発生回路５の
トランジスタＱ１５のベース端子、チャージポンプ回路
４のコンデンサＣ１、フィードバック回路６のコンデン
サＣ２は、それぞれ外部で構成される定電圧発生回路に
接続されており、電圧ＶＣに固定されている。
【００２９】上記Ｈレベル信号発生回路５は、入力信号
と等しいバイアス動作を行うバイアス検出回路を構成
し、差動アンプ回路１、レベルシフト回路２、バッファ
３から発生されるＨレベル信号と同じ信号を作り出し、
これをフィードバック回路６に入力し、信号のバイアス
を変換させたいレベルの電圧Ｖａと比較することにより
誤差電圧を発生させる。この誤差電圧は、Ｈレベル信号
発生回路５及びレベルシフト回路２に返され、誤差をな
くす方向に出力信号のバイアスをコントロールする。こ
こで、各抵抗は、Ｒ１＝Ｒ２、Ｒ３＝Ｒ４＝Ｒ１１、Ｒ
５＝Ｒ６＝Ｒ１２＝Ｒ１３、Ｒ７＝Ｒ９＝Ｒ１０＝２・
Ｒ８であり、Ｉ１〜Ｉ９は電流源である。
と等しいバイアス動作を行うバイアス検出回路を構成
し、差動アンプ回路１、レベルシフト回路２、バッファ
３から発生されるＨレベル信号と同じ信号を作り出し、
これをフィードバック回路６に入力し、信号のバイアス
を変換させたいレベルの電圧Ｖａと比較することにより
誤差電圧を発生させる。この誤差電圧は、Ｈレベル信号
発生回路５及びレベルシフト回路２に返され、誤差をな
くす方向に出力信号のバイアスをコントロールする。こ
こで、各抵抗は、Ｒ１＝Ｒ２、Ｒ３＝Ｒ４＝Ｒ１１、Ｒ
５＝Ｒ６＝Ｒ１２＝Ｒ１３、Ｒ７＝Ｒ９＝Ｒ１０＝２・
Ｒ８であり、Ｉ１〜Ｉ９は電流源である。
【００３０】なお、バイアス検出回路の出力電圧をＶｃ
−ｎＶｂｅ−Ｒ１・Ｉ０（Ｖｃ：所定の電圧、Ｒ１：抵
抗値、Ｉ０：バイアスの制御電流、Ｖｂｅ：トランジス
タのベース・エミッタ間電圧、ｎ：正の整数）とし、制
御電流Ｉ０を（Ｖ０−ｍＶｂｅ）／Ｒ２（Ｖ０：バイア
スの制御電圧、Ｒ２：抵抗値、ｍ：正の整数）とした
時、抵抗値の比Ｒ１／Ｒ２をｎ／ｍにしてある。
−ｎＶｂｅ−Ｒ１・Ｉ０（Ｖｃ：所定の電圧、Ｒ１：抵
抗値、Ｉ０：バイアスの制御電流、Ｖｂｅ：トランジス
タのベース・エミッタ間電圧、ｎ：正の整数）とし、制
御電流Ｉ０を（Ｖ０−ｍＶｂｅ）／Ｒ２（Ｖ０：バイア
スの制御電圧、Ｒ２：抵抗値、ｍ：正の整数）とした
時、抵抗値の比Ｒ１／Ｒ２をｎ／ｍにしてある。
【００３１】次に動作について説明する。いま、トラン
ジスタＱ１２のベースがＨレベルの時の電圧をＶ１２
Ｈ、トランジスタＱ１９のベース電圧をＶ１９Ｈとし、
Ｉｘ２・Ｒ３によるレベルシフト分をＶｓ１、Ｉｘ１・
Ｒ４によるレベルシフト分をＶｓ２、Ｉｘ３・Ｒ１２に
よるレベルシフト分をＶｓ３とすると、 Ｖ１２Ｈ＝ＶＣ−２Ｖｂｅ−Ｖｓ２ ……（１０） Ｖ１９Ｈ＝ＶＣ−２Ｖｂｅ−Ｖｓ３ ……（１１） となる。
ジスタＱ１２のベースがＨレベルの時の電圧をＶ１２
Ｈ、トランジスタＱ１９のベース電圧をＶ１９Ｈとし、
Ｉｘ２・Ｒ３によるレベルシフト分をＶｓ１、Ｉｘ１・
Ｒ４によるレベルシフト分をＶｓ２、Ｉｘ３・Ｒ１２に
よるレベルシフト分をＶｓ３とすると、 Ｖ１２Ｈ＝ＶＣ−２Ｖｂｅ−Ｖｓ２ ……（１０） Ｖ１９Ｈ＝ＶＣ−２Ｖｂｅ−Ｖｓ３ ……（１１） となる。
【００３２】ここで、電圧Ｖ１９Ｈが電圧Ｖａよりも大
きくなったとすると、トランジスタＱ１９のコレクタ電
流をＩｃ１９、トランジスタＱ２１のコレクタ電流をＩ
ｃ２１とした時に、Ｉｃ１９＞Ｉｃ２１となり、トラン
ジスタＱ１８、Ｑ２０より構成される電流源は一定の電
流を供給しているので、トランジスタＱ２０のコレクタ
電流をＩｃ２０とすると、電流（Ｉｃ２０−Ｉｃ２１）
がコンデンサＣ２に流れ込み、トランジスタＱ２２のベ
ース電圧Ｖ３が上昇する。それに伴って、トランジスタ
Ｑ２４、Ｑ１６のベース電圧Ｖ４も上昇し、トランジス
タＱ２４、Ｑ１６のエミッタ電圧は大きくなる。よっ
て、Ｉｘ４、Ｉｘ３が大きくなり、このＩｘ３が大きく
なることによってＶｓ３も大きくなる。
きくなったとすると、トランジスタＱ１９のコレクタ電
流をＩｃ１９、トランジスタＱ２１のコレクタ電流をＩ
ｃ２１とした時に、Ｉｃ１９＞Ｉｃ２１となり、トラン
ジスタＱ１８、Ｑ２０より構成される電流源は一定の電
流を供給しているので、トランジスタＱ２０のコレクタ
電流をＩｃ２０とすると、電流（Ｉｃ２０−Ｉｃ２１）
がコンデンサＣ２に流れ込み、トランジスタＱ２２のベ
ース電圧Ｖ３が上昇する。それに伴って、トランジスタ
Ｑ２４、Ｑ１６のベース電圧Ｖ４も上昇し、トランジス
タＱ２４、Ｑ１６のエミッタ電圧は大きくなる。よっ
て、Ｉｘ４、Ｉｘ３が大きくなり、このＩｘ３が大きく
なることによってＶｓ３も大きくなる。
【００３３】したがって、トランジスタＱ１７のベース
電圧、エミッタ電圧が小さくなり、電圧Ｖ１９ＨはＶａ
になるように補正される。また、トランジスタＱ２４の
ベース端子はトランジスタＱ５、Ｑ６のベース端子にも
接続されている。よって、上記と同様にトランジスタＱ
７，Ｑ８のエミッタ電圧は小さくなり、トランジスタＱ
９，Ｑ１２のベース電圧もＶａになるように補正され
る。
電圧、エミッタ電圧が小さくなり、電圧Ｖ１９ＨはＶａ
になるように補正される。また、トランジスタＱ２４の
ベース端子はトランジスタＱ５、Ｑ６のベース端子にも
接続されている。よって、上記と同様にトランジスタＱ
７，Ｑ８のエミッタ電圧は小さくなり、トランジスタＱ
９，Ｑ１２のベース電圧もＶａになるように補正され
る。
【００３４】以上のことから、
Ｉｘ４＝（Ｖ３−３Ｖｂｅ）／Ｒ１３ ……（１２）
Ｖ１９Ｈ＝（ＶＣ−２Ｖｂｅ−Ｉｘ３・Ｒ１１ ……（１３）
Ｖ１２Ｈ＝ＶＣ−２Ｖｂｅ−Ｉｘ１・Ｒ４ ……（１４）
となり、Ｒ１３＝Ｒ１２＝Ｒ５より１ｘ４＝１ｘ３＝１
ｘ１が成り立つ。また、Ｒ４＝Ｒ１１であることから、
（１２）、（１３）、（１４）式より、 Ｖ１９Ｈ＝Ｖ１２Ｈ＝ＶＣ−２Ｖｂｅ −（Ｒ１１／Ｒ１３）（Ｖ３−３Ｖｂｅ） ……（１５） となる。
ｘ１が成り立つ。また、Ｒ４＝Ｒ１１であることから、
（１２）、（１３）、（１４）式より、 Ｖ１９Ｈ＝Ｖ１２Ｈ＝ＶＣ−２Ｖｂｅ −（Ｒ１１／Ｒ１３）（Ｖ３−３Ｖｂｅ） ……（１５） となる。
【００３５】この時、Ｒ１１／Ｒ１３＝２／３とする
と、（１５）式は、 Ｖａ＝Ｖ１９Ｈ＝Ｖ１２Ｈ＝ＶＣ−（２／３）・Ｖ３ ……（１６） となり、電源電圧、Ｖｂｅの項がなくなる。そして、 Ｖ３＝（３／２）（Ｖｃ−Ｖａ） ……（１７） となるので、電圧Ｖｃをバンドギャップ電圧ＶＢＧ
（１．２６Ｖ）などから定電圧を作成したとすると、回
路動作時トランジスタＱ２２のベース電圧Ｖ３は安定
し、回路設計が容易である。また、Ｖｃを（１０／３）
ＶＢＧ＝４．２Ｖ、Ｖａを２．２Ｖとすると、トランジ
スタＱ２２のベース電圧３Ｖは一定となる。
と、（１５）式は、 Ｖａ＝Ｖ１９Ｈ＝Ｖ１２Ｈ＝ＶＣ−（２／３）・Ｖ３ ……（１６） となり、電源電圧、Ｖｂｅの項がなくなる。そして、 Ｖ３＝（３／２）（Ｖｃ−Ｖａ） ……（１７） となるので、電圧Ｖｃをバンドギャップ電圧ＶＢＧ
（１．２６Ｖ）などから定電圧を作成したとすると、回
路動作時トランジスタＱ２２のベース電圧Ｖ３は安定
し、回路設計が容易である。また、Ｖｃを（１０／３）
ＶＢＧ＝４．２Ｖ、Ｖａを２．２Ｖとすると、トランジ
スタＱ２２のベース電圧３Ｖは一定となる。
【００３６】この場合、図２の三角波信号を発生する図
１の三角波発生部（チャージポンプ回路４）において、
トランジシスタＱ１０，Ｑ１１，Ｑ１２のトランジスタ
動作について検討してみると、 １．トランジスタＱ１２のＶｃｅ１２＝Ｖｂｅ＞０．５
５ｖ（Ｔｊ＝１２５℃） ２．トランジスタＱ１１のＶｃｅ１１＝Ｖｃｃ−ＶＢ１
−ＶＨ＞０．７ｖ（Ｖｃｃ＝４．５ｖ、Ｔｊ＝−２５
℃） ３．トランジスタＱ１０のＶｃｅ１０＝Ｖａ−Ｖｂｅ
（Ｑ１２）−ＶＢ２＞０．７５ｖ（Ｔｊ＝−２５℃） となり、すべての条件下で動作が保証できる。
１の三角波発生部（チャージポンプ回路４）において、
トランジシスタＱ１０，Ｑ１１，Ｑ１２のトランジスタ
動作について検討してみると、 １．トランジスタＱ１２のＶｃｅ１２＝Ｖｂｅ＞０．５
５ｖ（Ｔｊ＝１２５℃） ２．トランジスタＱ１１のＶｃｅ１１＝Ｖｃｃ−ＶＢ１
−ＶＨ＞０．７ｖ（Ｖｃｃ＝４．５ｖ、Ｔｊ＝−２５
℃） ３．トランジスタＱ１０のＶｃｅ１０＝Ｖａ−Ｖｂｅ
（Ｑ１２）−ＶＢ２＞０．７５ｖ（Ｔｊ＝−２５℃） となり、すべての条件下で動作が保証できる。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
信号をバイアス変換したい所望の基準電圧と、該信号と
等しいバイアス動作をするバイアス検出回路の出力電圧
を比較し、その出力電圧を基準電圧になるように制御
し、また同様の制御信号によって該信号のバイアスを制
御するようにしたので、信号を所望のバイアスに変換す
るバイアス変換回路を容易に実現でき、また環境条件や
素子のばらつきによらず常に正しい動作が得られるとい
う効果がある。
信号をバイアス変換したい所望の基準電圧と、該信号と
等しいバイアス動作をするバイアス検出回路の出力電圧
を比較し、その出力電圧を基準電圧になるように制御
し、また同様の制御信号によって該信号のバイアスを制
御するようにしたので、信号を所望のバイアスに変換す
るバイアス変換回路を容易に実現でき、また環境条件や
素子のばらつきによらず常に正しい動作が得られるとい
う効果がある。
【図１】 本発明の一実施例の構成を示すブロック図
【図２】 三角波信号の波形図
【図３】 三角波信号発生回路の構成図
【図４】 オフセット値検出用のチャージポンプ回路の
構成図
構成図
【図５】 Ｐ−Ｐ値検出用のチャージポンプ回路の構成
図
図
【図６】 従来例の構成を示す回路図
【図７】 他の従来例の構成を示す回路図
１ 差動アンプ回路
２ レベルシフト回路
３ バッファ
４ チャージポンプ回路
５ Ｈレベル信号発生回路（バイアス検出回路）
６ フィードバック回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭62−97412（ＪＰ，Ａ)
特開 平５−338257（ＪＰ，Ａ)
実開 昭52−86346（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/30
H03F 3/34
Claims (2)
- 【請求項１】 差動パルス信号のオフセット電圧レベル
を外部より設定された所望の直流基準電圧レベルに変換
するバイアス変換回路において、前記差動パルス信号のオフセット電圧レベルを変換する
オフセット電圧変換回路と、 前記オフセット電圧変換回路と等しい動作をして前記差
動パルス信号の ハイレベル又はローレベル電圧と同レベ
ルの直流電圧を出力するバイアス検出回路と、 前記直流基準電圧と前記バイアス検出回路出力を比較す
る比較回路を設け、 前記直流基準電圧と前記バイアス検出回路出力が等しく
なるように前記オフセット電圧変換回路において前記差
動パルス信号のオフセット電圧レベルを 制御することを
特徴とするバイアス変換回路。 - 【請求項２】 前記差動パルス信号をトランジスタのベ
ース・エミッタ間電圧Ｖｂｅだけレベルシフトするｎ組
のエミッタフォロアと、前記差動パルス信号のバイアス
を制御するバイアス制御電流Ｉ０と同一の電流を発生す
る１組のトランジスタ及び抵抗値Ｒ１の抵抗と、前記バ
イアス制御電流Ｉ０によって前記差動パルス信号のレベ
ルをシフトする１組の抵抗値Ｒ２の抵抗とからなるレベ
ル変換回路と、 前記レベル変換回路と同様の構成で正か負のどちらか一
方の極性の信号を出力するバイアス検出回路と、 前記基準信号と前記バイアス検出回路出力を比較する比
較回路から構成され、 前記バイアス制御電流Ｉ０は、前記比較回路内部の制御
電圧Ｖ０をｍ段分Ｖｂｅだけレベルシフトした電圧と接
地電位間に接続した抵抗値Ｒ１の抵抗に流れる電流とす
るように前記比較回路の出力部を構成し、 前記抵抗値Ｒ１とＲ２の抵抗比Ｒ１／Ｒ２をｎ／ｍとな
るようにしたことを特徴とする請求項１に記載のバイア
ス変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28244793A JP3416225B2 (ja) | 1993-11-11 | 1993-11-11 | バイアス変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28244793A JP3416225B2 (ja) | 1993-11-11 | 1993-11-11 | バイアス変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07135428A JPH07135428A (ja) | 1995-05-23 |
| JP3416225B2 true JP3416225B2 (ja) | 2003-06-16 |
Family
ID=17652547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28244793A Expired - Fee Related JP3416225B2 (ja) | 1993-11-11 | 1993-11-11 | バイアス変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3416225B2 (ja) |
-
1993
- 1993-11-11 JP JP28244793A patent/JP3416225B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07135428A (ja) | 1995-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3668244B2 (ja) | 電流シンク回路 | |
| JPS603098A (ja) | 電圧電流変換回路 | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JPS59108418A (ja) | 信号発生回路 | |
| JP3416225B2 (ja) | バイアス変換回路 | |
| US6472928B1 (en) | Reduced noise band gap reference with current feedback and method of using | |
| JPH11266374A (ja) | クランプ回路 | |
| JP2798490B2 (ja) | 発振回路 | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JPH07321288A (ja) | 半導体集積回路、並びにそれを用いたレギュレータ及び温度計 | |
| JP2581388B2 (ja) | データ反転回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JP2723650B2 (ja) | 信号切替回路 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPH0588566B2 (ja) | ||
| JPH1013203A (ja) | 温度補償回路 | |
| JPH05227454A (ja) | 利得制御回路 | |
| JPH04317580A (ja) | カレントセンスアンプリファイア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |