JPH05227454A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH05227454A JPH05227454A JP9224892A JP2489292A JPH05227454A JP H05227454 A JPH05227454 A JP H05227454A JP 9224892 A JP9224892 A JP 9224892A JP 2489292 A JP2489292 A JP 2489292A JP H05227454 A JPH05227454 A JP H05227454A
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- transistor
- output
- potential
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 増幅器利得の変化にかかわらず、出力映像信
号のシンクチップ電位が一定値に保持される利得制御回
路の提供を目的とする。 【構成】 入力端子１はコンデンサ８を介して利得制御
増幅器２の入力端に接続され、利得制御増幅器２の出力
端には出力端子４と比較器３の反転入力端が接続され
る。そして、比較器３は、非反転入力端に接続された基
準電圧源５の電位と、利得制御増幅器２の出力電圧を比
較して、比較した誤差信号を増幅して、その出力電流を
利得制御増幅器２の入力端に負帰還する構成を有する。
号のシンクチップ電位が一定値に保持される利得制御回
路の提供を目的とする。 【構成】 入力端子１はコンデンサ８を介して利得制御
増幅器２の入力端に接続され、利得制御増幅器２の出力
端には出力端子４と比較器３の反転入力端が接続され
る。そして、比較器３は、非反転入力端に接続された基
準電圧源５の電位と、利得制御増幅器２の出力電圧を比
較して、比較した誤差信号を増幅して、その出力電流を
利得制御増幅器２の入力端に負帰還する構成を有する。
Description
【０００１】
【産業上の利用分野】本発明は映像信号を適切な出力振
幅に調整する利得制御回路に関する。
幅に調整する利得制御回路に関する。
【０００２】
【従来の技術】図３は、従来から知られている、利得制
御回路の代表的な例である。
御回路の代表的な例である。
【０００３】図３において、４７，５６のＮＰＮトラン
ジスタと、定電流源４８，５７と、抵抗（Ｒ１）５２
は、差動アンプを構成し、定電圧源（Ｖｄｃ）４５を中
心とした映像信号などの入力信号が、入力信号源４４か
らトランジスタ４７のベースに入力される。トランジス
タ４７と５６のコレクタは、それぞれトランジスタ４６
と５１のエミッタ共通接続点，トランジスタ５５と５８
のエミッタ共通接続点に接続され、そしてトランジスタ
４６のベースはトランジスタ５８のベースに接続され、
利得制御回路６５に接続される。またトランジスタ５１
のベースは、トランジスタ５５のベースに接続され、利
得制御回路６５に接続される。トランジスタ５１のコレ
クタは、トランジスタ５０，５４と抵抗（Ｒ２）４９，
（Ｒ３）５３で形成される、カレントミラー回路のトラ
ンジスタ５０のコレクタ・ベースに接続され、トランジ
スタ５１に流れるコレクタ電流と同じ電流がトランジス
タ５４のコレクタに流れる。トランジスタ５４と５５は
接続されて、トランジスタ５８のエミッタに接続され
る。トランジスタ６０のベースには定電圧源（Ｖ１）６
４が接続され、トランジスタ６０のコレクタには、差動
アンプ回路の負荷抵抗に相当する抵抗（Ｒ４）６２が接
続されて、出力端子６１となる。また、利得制御回路６
５は制御端子６６に接続される。
ジスタと、定電流源４８，５７と、抵抗（Ｒ１）５２
は、差動アンプを構成し、定電圧源（Ｖｄｃ）４５を中
心とした映像信号などの入力信号が、入力信号源４４か
らトランジスタ４７のベースに入力される。トランジス
タ４７と５６のコレクタは、それぞれトランジスタ４６
と５１のエミッタ共通接続点，トランジスタ５５と５８
のエミッタ共通接続点に接続され、そしてトランジスタ
４６のベースはトランジスタ５８のベースに接続され、
利得制御回路６５に接続される。またトランジスタ５１
のベースは、トランジスタ５５のベースに接続され、利
得制御回路６５に接続される。トランジスタ５１のコレ
クタは、トランジスタ５０，５４と抵抗（Ｒ２）４９，
（Ｒ３）５３で形成される、カレントミラー回路のトラ
ンジスタ５０のコレクタ・ベースに接続され、トランジ
スタ５１に流れるコレクタ電流と同じ電流がトランジス
タ５４のコレクタに流れる。トランジスタ５４と５５は
接続されて、トランジスタ５８のエミッタに接続され
る。トランジスタ６０のベースには定電圧源（Ｖ１）６
４が接続され、トランジスタ６０のコレクタには、差動
アンプ回路の負荷抵抗に相当する抵抗（Ｒ４）６２が接
続されて、出力端子６１となる。また、利得制御回路６
５は制御端子６６に接続される。
【０００４】この図３の回路動作について説明する。信
号源４４がトランジスタ４７に供給されると、トランジ
スタ４７のコレクタ電流Ｉ47は次のようになる。
号源４４がトランジスタ４７に供給されると、トランジ
スタ４７のコレクタ電流Ｉ47は次のようになる。
【０００５】 Ｉ47＝Ｉ0＋ＶIN／Ｒ１ （ｈｆｅ＝∞のとき） ここで、 ＶIN：入力信号源４４の振幅 同様に、トランジスタ５６に流れるコレクタ電流Ｉ56は
次のようになる。
次のようになる。
【０００６】Ｉ56＝Ｉ0−ＶIN／Ｒ１ そして、トランジスタ４６と５１のベース電位差によっ
て、トランジスタ４６と５１に流れるトランジスタ４７
のコレクタ電流Ｉ47の分流比が決定され、トランジスタ
５１のベース電位が上がれば、トランジスタ５１に流れ
る電流が多くなる。
て、トランジスタ４６と５１に流れるトランジスタ４７
のコレクタ電流Ｉ47の分流比が決定され、トランジスタ
５１のベース電位が上がれば、トランジスタ５１に流れ
る電流が多くなる。
【０００７】今、仮に、トランジスタ４６，５１のコレ
クタ電流の分流比を Ｉ46：Ｉ51＝（１−ｋ）：ｋ ただし、 ０＜ｋ＜１ とすると、トランジスタ５１のコレクタ電流Ｉ51は、次
のようになる。
クタ電流の分流比を Ｉ46：Ｉ51＝（１−ｋ）：ｋ ただし、 ０＜ｋ＜１ とすると、トランジスタ５１のコレクタ電流Ｉ51は、次
のようになる。
【０００８】Ｉ51＝ｋＩ47＝ｋ（Ｉ0＋ＶIN／Ｒ１） また同様に、トランジスタ５５のコレクタ電流Ｉ55は、
次のようになる。
次のようになる。
【０００９】Ｉ55＝ｋＩ56＝ｋ（Ｉ0−ＶIN／Ｒ１） トランジスタ５１のコレクタ電流Ｉ51は、トランジスタ
５０と５４のカレントミラー回路によってトランジスタ
５４のコレクタ電流Ｉ54と同じとなるので、トランジス
タ６０に流れ込む電流は、Ｉ54とＩ55の差電流（ΔＩ）
に相当するから、次のようになる。
５０と５４のカレントミラー回路によってトランジスタ
５４のコレクタ電流Ｉ54と同じとなるので、トランジス
タ６０に流れ込む電流は、Ｉ54とＩ55の差電流（ΔＩ）
に相当するから、次のようになる。
【００１０】ΔＩ＝Ｉ54−Ｉ55＝２ｋＶIN／Ｒ１ したがって、トランジスタ６０のコレクタ電流Ｉ60は、
定電流源５９（Ｉ１）と差電流（ΔＩ）によって次のよ
うになる。
定電流源５９（Ｉ１）と差電流（ΔＩ）によって次のよ
うになる。
【００１１】 Ｉ60＝Ｉ１＋ΔＩ＝Ｉ１＋２ｋＶIN／Ｒ１ したがって、出力端子６１に出力される電圧Ｖ61は、 Ｖ61＝Ｒ４・Ｉ60 ここで、 Ｒ４：抵抗６２ 故に、Ｖ61＝Ｒ４（Ｉ１＋２ｋＶIN／Ｒ１） したがって図３に示す利得制御増幅回路の利得Ｇは、 Ｇ＝２ｋＲ４／Ｒ１ になる。以上から、制御端子６６の制御電圧（ＶCON）
によって、トランジスタ４６，５８のベース電位と、ト
ランジスタ５１，５５のベース電位の電位差が変わり、
４個のトランジスタのコレクタ電流の分流比が変わるこ
とで、利得が変化する。今、仮に、制御端子６６の制御
電圧ＶCONが高くなると、トランジスタ４６と５８のベ
ース電位が上がり、利得が高くなる。
によって、トランジスタ４６，５８のベース電位と、ト
ランジスタ５１，５５のベース電位の電位差が変わり、
４個のトランジスタのコレクタ電流の分流比が変わるこ
とで、利得が変化する。今、仮に、制御端子６６の制御
電圧ＶCONが高くなると、トランジスタ４６と５８のベ
ース電位が上がり、利得が高くなる。
【００１２】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、映像信号のようなシンクチップの電位に
クランプされた信号が入力される場合には、図４に示す
ように、利得制御電圧ＶCONの電位が変化すると、出力
端でのシンクチップの電位が変動する。つまり、利得の
小さい場合には、シンクチップの電位が上がり、また利
得の大きい場合には、シンクチップの電位が下がる。こ
のため、ＩＣにした場合には、ＩＣ内部でＤＣ直結で次
段の増幅器に伝達すると、その電位変動が次段の増幅器
のリニア動作範囲すなわち入力ダイナミックレンジを越
える場合が生じ、利得制御増幅器の出力信号が次段の増
幅器で増幅できない。そのため、一度、ＩＣの外部端子
と外部容量を用いて増幅器の段間を容量結合する必要が
あるという問題点を有していた。
来の構成では、映像信号のようなシンクチップの電位に
クランプされた信号が入力される場合には、図４に示す
ように、利得制御電圧ＶCONの電位が変化すると、出力
端でのシンクチップの電位が変動する。つまり、利得の
小さい場合には、シンクチップの電位が上がり、また利
得の大きい場合には、シンクチップの電位が下がる。こ
のため、ＩＣにした場合には、ＩＣ内部でＤＣ直結で次
段の増幅器に伝達すると、その電位変動が次段の増幅器
のリニア動作範囲すなわち入力ダイナミックレンジを越
える場合が生じ、利得制御増幅器の出力信号が次段の増
幅器で増幅できない。そのため、一度、ＩＣの外部端子
と外部容量を用いて増幅器の段間を容量結合する必要が
あるという問題点を有していた。
【００１３】本発明は上記従来の問題点を解決するもの
で、シンクチップがクランプされた映像信号が入力され
たときに、制御電圧ＶCONによって出力振幅を変えても
利得制御増幅器ＧＣＡの出力のシンクチップの電位を一
定にする利得制御回路の提供を目的とする。
で、シンクチップがクランプされた映像信号が入力され
たときに、制御電圧ＶCONによって出力振幅を変えても
利得制御増幅器ＧＣＡの出力のシンクチップの電位を一
定にする利得制御回路の提供を目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するため
に本発明の利得制御増幅器は、映像信号が利得制御増幅
器に入力され、その利得制御増幅器出力信号が出力端子
と比較器の第１の入力端子に供給され、比較器の第２の
入力端子は基準電圧源に接続され、比較器の出力を利得
制御増幅器の入力端子に負帰還し、映像信号のシンクチ
ップの電位が基準電圧源と同電位になるように、利得制
御増幅器の入力端子のＤＣ電位を制御する構成を有す
る。
に本発明の利得制御増幅器は、映像信号が利得制御増幅
器に入力され、その利得制御増幅器出力信号が出力端子
と比較器の第１の入力端子に供給され、比較器の第２の
入力端子は基準電圧源に接続され、比較器の出力を利得
制御増幅器の入力端子に負帰還し、映像信号のシンクチ
ップの電位が基準電圧源と同電位になるように、利得制
御増幅器の入力端子のＤＣ電位を制御する構成を有す
る。
【００１５】
【作用】本発明は上記した構成によって、利得制御増幅
器の出力端における映像信号の最低電位であるシンクチ
ップの電位と、基準電圧源の基準電圧とを比較器で比較
して比較器の出力電流を利得制御増幅器の入力端に負帰
還するので、シンクチップの方が低いときには、比較器
の出力電流が入力端子のコンデンサを充電して、入力端
のＤＣ電位が上がり、定常状態においては、シンクチッ
プ電位が、基準電圧に等しくなり、出力の映像信号は基
準電圧にクランプされ、したがって、利得制御端子の電
圧を変えて出力振幅を変化させても、シンクチップのＤ
Ｃ電位は基準電圧に等しくなるように作用する。
器の出力端における映像信号の最低電位であるシンクチ
ップの電位と、基準電圧源の基準電圧とを比較器で比較
して比較器の出力電流を利得制御増幅器の入力端に負帰
還するので、シンクチップの方が低いときには、比較器
の出力電流が入力端子のコンデンサを充電して、入力端
のＤＣ電位が上がり、定常状態においては、シンクチッ
プ電位が、基準電圧に等しくなり、出力の映像信号は基
準電圧にクランプされ、したがって、利得制御端子の電
圧を変えて出力振幅を変化させても、シンクチップのＤ
Ｃ電位は基準電圧に等しくなるように作用する。
【００１６】
【実施例】以下に、本発明の利得制御回路について、図
面を参照しながら説明する。
面を参照しながら説明する。
【００１７】図１は、本発明の利得制御回路にかかわる
一実施例のブロック図である。図１において、１は映像
信号の入力端子、２は映像信号の出力レベルが一定にな
るように利得を制御して増幅する利得制御増幅器、３は
比較器、４は出力端子、５は基準電圧源、６は利得制御
端子、８はコンデンサである。
一実施例のブロック図である。図１において、１は映像
信号の入力端子、２は映像信号の出力レベルが一定にな
るように利得を制御して増幅する利得制御増幅器、３は
比較器、４は出力端子、５は基準電圧源、６は利得制御
端子、８はコンデンサである。
【００１８】入力端子１はコンデンサ８を介して利得制
御増幅器２の入力端に接続され、利得制御増幅器２の出
力端には出力端子４と比較器３の反転入力端が接続され
る。比較器３は、比較器３の非反転入力端に接続された
基準電圧源５の電位と、利得制御増幅器２の出力電圧を
比較して、比較した誤差信号を増幅し、出力電流を利得
制御増幅器２の入力端に負帰還するよう構成されてい
る。
御増幅器２の入力端に接続され、利得制御増幅器２の出
力端には出力端子４と比較器３の反転入力端が接続され
る。比較器３は、比較器３の非反転入力端に接続された
基準電圧源５の電位と、利得制御増幅器２の出力電圧を
比較して、比較した誤差信号を増幅し、出力電流を利得
制御増幅器２の入力端に負帰還するよう構成されてい
る。
【００１９】このような構成において、映像信号はコン
デンサ８を介して入力され利得制御増幅器２に供給され
ると、利得制御増幅器２で増幅され、利得制御端子６の
電圧によって出力信号レベルを所定の振幅に調整するこ
とができる。利得制御増幅器２の出力端における映像信
号の最低電位であるシンクチップの電位と、基準電圧源
５の基準電圧とを比較器３で比較して比較器３の出力電
流を利得制御増幅器２の入力端に負帰還すると、シンク
チップの方が低いときには、比較器の出力電流が入力端
子のコンデンサを充電して、入力端のＤＣ電位が上が
る。定常状態においては、シンクチップ電位が、基準電
圧に等しくなり、出力の映像信号は基準電圧にクランプ
される。したがって、利得制御端子６の電圧を変えて出
力振幅を変化させても、シンクチップのＤＣ電位は５の
基準電圧と等しくなる。
デンサ８を介して入力され利得制御増幅器２に供給され
ると、利得制御増幅器２で増幅され、利得制御端子６の
電圧によって出力信号レベルを所定の振幅に調整するこ
とができる。利得制御増幅器２の出力端における映像信
号の最低電位であるシンクチップの電位と、基準電圧源
５の基準電圧とを比較器３で比較して比較器３の出力電
流を利得制御増幅器２の入力端に負帰還すると、シンク
チップの方が低いときには、比較器の出力電流が入力端
子のコンデンサを充電して、入力端のＤＣ電位が上が
る。定常状態においては、シンクチップ電位が、基準電
圧に等しくなり、出力の映像信号は基準電圧にクランプ
される。したがって、利得制御端子６の電圧を変えて出
力振幅を変化させても、シンクチップのＤＣ電位は５の
基準電圧と等しくなる。
【００２０】図２に、本発明の利得制御回路にかかわる
具体的な一実施例を示す。映像信号などの入力信号源７
が、コンデンサ８を通してＮＰＮトランジスタ９と、電
流源１０で構成されるバッファのベースとクランプ回路
の比較器の出力電流用のＰＮＰトランジスタ３８のコレ
クタに接続される。トランジスタ９のエミッタはＮＰＮ
トランジスタ１２，２１と定電流源１３，２２と抵抗
（Ｒ１）１７で形成される、差動アンプのトランジスタ
１２のベースに接続される。トランジスタ２１のベース
にはＮＰＮトランジスタ２４と電流源２５で構成される
バッファのエミッタに接続され、そのベースが、定電圧
源（Ｖｄｃ）２６に接続される。トランジスタ１２と２
１のコレクタは、それぞれＮＰＮトランジスタ１１と１
６のエミッタ，トランジスタ２０と２３のエミッタに接
続されている。トランジスタ１６のベースはトランジス
タ２０のベースに接続され、利得制御回路４２に接続さ
れる。また、トランジスタ１１のベースは、トランジス
タ２３のベースに接続され、利得制御回路４２に接続さ
れている。トランジスタ１６のコレクタは、ＰＮＰトラ
ンジスタ１５，１９と抵抗（Ｒ２）１４，（Ｒ３）１８
で構成されるカレントミラー回路に接続され、カレント
ミラー回路はトランジスタ１５のコレクタ，ベースに流
れる電流をミラー反転し、それと同じ電流がトランジス
タ１９のコレクタに流れる。トランジスタ１９と２０の
コレクタは共通接続されて、トランジスタ２８のエミッ
タと定電流源（Ｉ１）２７に接続される。トランジスタ
２８のベースには、定電圧源３０（Ｖ１）が接続され、
トランジスタ２８のコレクタには、差動アンプ回路の負
荷抵抗（Ｒ４）２９が接続されて、出力端子３１とＮＰ
Ｎトランジスタ３３と３６，抵抗３２と３５，電流源３
４，ＰＮＰトランジスタ３８と４０，電流源３９で構成
される比較器のトランジスタ３３のベースに出力端子信
号を供給する。トランジスタ３６のベースには基準電圧
（ＶＲＥＦ）３７が供給され、比較器の出力電流が、ト
ランジスタ３８のコレクタから入力端子のトランジスタ
９のベースに電流帰還によって供給される。利得制御電
圧は制御端子４３から制御回路４２に供給される。
具体的な一実施例を示す。映像信号などの入力信号源７
が、コンデンサ８を通してＮＰＮトランジスタ９と、電
流源１０で構成されるバッファのベースとクランプ回路
の比較器の出力電流用のＰＮＰトランジスタ３８のコレ
クタに接続される。トランジスタ９のエミッタはＮＰＮ
トランジスタ１２，２１と定電流源１３，２２と抵抗
（Ｒ１）１７で形成される、差動アンプのトランジスタ
１２のベースに接続される。トランジスタ２１のベース
にはＮＰＮトランジスタ２４と電流源２５で構成される
バッファのエミッタに接続され、そのベースが、定電圧
源（Ｖｄｃ）２６に接続される。トランジスタ１２と２
１のコレクタは、それぞれＮＰＮトランジスタ１１と１
６のエミッタ，トランジスタ２０と２３のエミッタに接
続されている。トランジスタ１６のベースはトランジス
タ２０のベースに接続され、利得制御回路４２に接続さ
れる。また、トランジスタ１１のベースは、トランジス
タ２３のベースに接続され、利得制御回路４２に接続さ
れている。トランジスタ１６のコレクタは、ＰＮＰトラ
ンジスタ１５，１９と抵抗（Ｒ２）１４，（Ｒ３）１８
で構成されるカレントミラー回路に接続され、カレント
ミラー回路はトランジスタ１５のコレクタ，ベースに流
れる電流をミラー反転し、それと同じ電流がトランジス
タ１９のコレクタに流れる。トランジスタ１９と２０の
コレクタは共通接続されて、トランジスタ２８のエミッ
タと定電流源（Ｉ１）２７に接続される。トランジスタ
２８のベースには、定電圧源３０（Ｖ１）が接続され、
トランジスタ２８のコレクタには、差動アンプ回路の負
荷抵抗（Ｒ４）２９が接続されて、出力端子３１とＮＰ
Ｎトランジスタ３３と３６，抵抗３２と３５，電流源３
４，ＰＮＰトランジスタ３８と４０，電流源３９で構成
される比較器のトランジスタ３３のベースに出力端子信
号を供給する。トランジスタ３６のベースには基準電圧
（ＶＲＥＦ）３７が供給され、比較器の出力電流が、ト
ランジスタ３８のコレクタから入力端子のトランジスタ
９のベースに電流帰還によって供給される。利得制御電
圧は制御端子４３から制御回路４２に供給される。
【００２１】この図３の定常状態での回路動作について
説明する。定常状態ではシンクチップの電位は基準電圧
に等しい電位の入力端子に入力信号が入力され、トラン
ジスタ１２のベースに供給されると、そのコレクタ電流
Ｉ12Cは次のようになる。
説明する。定常状態ではシンクチップの電位は基準電圧
に等しい電位の入力端子に入力信号が入力され、トラン
ジスタ１２のベースに供給されると、そのコレクタ電流
Ｉ12Cは次のようになる。
【００２２】 Ｉ12C＝Ｉ0＋ＶIN／Ｒ１ （ｈｆｅ＝∞のとき） ここで、 ＶIN：入力信号源７の振幅 同様にトランジスタ２１に流れるコレクタ電流は次のよ
うになる。
うになる。
【００２３】Ｉ21C＝Ｉ0−ＶIN／Ｒ１ そして、トランジスタ１２のコレクタ電流Ｉ12Cのトラ
ンジスタ１１と１６への分流比は、トランジスタ１１と
１６のベース電位差によって、決定され、トランジスタ
１６のベース電位が上がれば、トランジスタ１６に流れ
る電流が多くなる。
ンジスタ１１と１６への分流比は、トランジスタ１１と
１６のベース電位差によって、決定され、トランジスタ
１６のベース電位が上がれば、トランジスタ１６に流れ
る電流が多くなる。
【００２４】今、仮に、トランジスタ１１と１６のコレ
クタ電流の分流比を Ｉ11C：Ｉ16C＝（１−ｋ）：ｋ ただし、 ０＜ｋ＜１ とすると、トランジスタ１６のコレクタ電流Ｉ16Cは、
次のようになる。
クタ電流の分流比を Ｉ11C：Ｉ16C＝（１−ｋ）：ｋ ただし、 ０＜ｋ＜１ とすると、トランジスタ１６のコレクタ電流Ｉ16Cは、
次のようになる。
【００２５】Ｉ16C＝ｋＩ12C＝ｋ（Ｉ0＋ＶIN／Ｒ１） また同様に、トランジスタ２０のコレクタ電流Ｉ20C
は、次のようになる。
は、次のようになる。
【００２６】Ｉ20C＝ｋＩ21C＝ｋ（Ｉ0−ＶIN／Ｒ１） そして、トランジスタ１６のコレクタ電流Ｉ16Cは、ト
ランジスタ１５と１９のカレントミラー回路によって、
トランジスタ１９のコレクタ電流Ｉ19Cと同じとなるの
で、トランジスタ２８に流れ込む電流は、Ｉ19CとＩ20C
の差電流（ΔＩ）に相当するから、次のようになる。
ランジスタ１５と１９のカレントミラー回路によって、
トランジスタ１９のコレクタ電流Ｉ19Cと同じとなるの
で、トランジスタ２８に流れ込む電流は、Ｉ19CとＩ20C
の差電流（ΔＩ）に相当するから、次のようになる。
【００２７】ΔＩ＝Ｉ19C−Ｉ20C＝２ｋＶIN／Ｒ１ したがって、トランジスタ２８のコレクタ電流Ｉ28C
は、定電流源（Ｉ１）２７と差電流（ΔＩ）によって次
のようになる。
は、定電流源（Ｉ１）２７と差電流（ΔＩ）によって次
のようになる。
【００２８】 Ｉ28C＝Ｉ１＋ΔＩ＝Ｉ１＋２ｋＶIN／Ｒ１ したがって、出力端子３１の出力電圧Ｖ31は、 Ｖ31＝Ｒ４・Ｉ28C ここで、 Ｒ４：抵抗２９ 故に、 Ｖ31＝Ｒ４（Ｉ１＋２ｋＶIN／Ｒ１）。 したがって、図１に示す利得制御増幅器の利得Ｇは、 Ｇ＝２ｋＲ４／Ｒ１ になる。以上のように、制御端子４３の制御電圧（ＶCO
N）によって、トランジスタ１１と２３のベース電位と
トランジスタ１６と２０のベース電位の電位差が変わ
り、４個のトランジスタのコレクタ電流の分流比が変わ
ることで、利得が変化する。今、仮に、制御端子４３の
制御電圧ＶCONが高くなると、トランジスタ１１と２３
のベース電位が上がり、利得が高くなると出力映像信号
のシンクチップ電位が下がろうとするが、出力信号の最
低信号であるシンクチップ電位が３３〜４０で構成され
る比較器の基準電圧よりも下がると、利得制御増幅器の
入力端であるトランジスタ９のベースとコンデンサ８と
の共通接続点に電流が負帰還され、コンデンサの充電電
圧が上がり、利得制御増幅器の入力端でのシンクチップ
電位が上がって、利得制御増幅器の出力端でのシンクチ
ップの電位も上がる。そして、平衡状態ではシンクチッ
プの電位が基準電圧３７に等しくなるように、ＤＣレベ
ルの動作点が制御される。
N）によって、トランジスタ１１と２３のベース電位と
トランジスタ１６と２０のベース電位の電位差が変わ
り、４個のトランジスタのコレクタ電流の分流比が変わ
ることで、利得が変化する。今、仮に、制御端子４３の
制御電圧ＶCONが高くなると、トランジスタ１１と２３
のベース電位が上がり、利得が高くなると出力映像信号
のシンクチップ電位が下がろうとするが、出力信号の最
低信号であるシンクチップ電位が３３〜４０で構成され
る比較器の基準電圧よりも下がると、利得制御増幅器の
入力端であるトランジスタ９のベースとコンデンサ８と
の共通接続点に電流が負帰還され、コンデンサの充電電
圧が上がり、利得制御増幅器の入力端でのシンクチップ
電位が上がって、利得制御増幅器の出力端でのシンクチ
ップの電位も上がる。そして、平衡状態ではシンクチッ
プの電位が基準電圧３７に等しくなるように、ＤＣレベ
ルの動作点が制御される。
【００２９】このように本実施例によると、比較器を設
け、基準電圧と出力電圧を比較し、比較結果を利得制御
増幅器の入力端にフィードバックして、シンクチップ電
位を一定にするように動作する。
け、基準電圧と出力電圧を比較し、比較結果を利得制御
増幅器の入力端にフィードバックして、シンクチップ電
位を一定にするように動作する。
【００３０】
【発明の効果】以上の実施例から明らかなように本発明
によると、利得制御電圧が変化しても、映像信号のシン
クチップのＤＣ電位を所定レベルを維持しながら、映像
信号のレベルが一定になるような利得制御ができ、ま
た、利得制御増幅器から出力された映像信号は一定値に
クランプされるので、利得制御増幅器の出力電圧と次段
増幅器の入力バイアス点との調節が容易となるので、次
段増幅器との直結接続が可能となり、ＩＣのピン数を削
減できることから、ＩＣの高集積化が図れる利得制御回
路を提供できる。
によると、利得制御電圧が変化しても、映像信号のシン
クチップのＤＣ電位を所定レベルを維持しながら、映像
信号のレベルが一定になるような利得制御ができ、ま
た、利得制御増幅器から出力された映像信号は一定値に
クランプされるので、利得制御増幅器の出力電圧と次段
増幅器の入力バイアス点との調節が容易となるので、次
段増幅器との直結接続が可能となり、ＩＣのピン数を削
減できることから、ＩＣの高集積化が図れる利得制御回
路を提供できる。
【図１】本発明の一実施例における利得制御回路のブロ
ック図
ック図
【図２】本発明の一実施例における利得制御回路の回路
図
図
【図３】従来の利得制御回路の回路図
【図４】従来の利得制御回路のＤＣ伝達特性図
１ 入力端子 ２ 利得制御増幅器 ３ 比較器 ４ 出力端子 ５ 基準電圧源
Claims (1)
- 【請求項１】 映像信号が利得制御増幅器に入力され、
前記利得制御増幅器の出力信号が出力端子と比較器の第
１の入力端子に供給され、前記比較器の第２の入力端子
は基準電圧源に接続され、前記比較器の出力を前記利得
制御増幅器の入力端子に負帰還した利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9224892A JPH05227454A (ja) | 1992-02-12 | 1992-02-12 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9224892A JPH05227454A (ja) | 1992-02-12 | 1992-02-12 | 利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05227454A true JPH05227454A (ja) | 1993-09-03 |
Family
ID=12150842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9224892A Pending JPH05227454A (ja) | 1992-02-12 | 1992-02-12 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05227454A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321970A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | テレビジョンカメラ装置の黒レベル補正回路 |
-
1992
- 1992-02-12 JP JP9224892A patent/JPH05227454A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321970A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | テレビジョンカメラ装置の黒レベル補正回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JPH0115169B2 (ja) | ||
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH05227454A (ja) | 利得制御回路 | |
| US5285170A (en) | Operational amplifier with all NPN transistor output stage | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| US6806770B2 (en) | Operational amplifier | |
| US4709204A (en) | Limiter circuit | |
| JP2001216037A (ja) | レギュレータ | |
| US4047118A (en) | Transistor amplifier circuit | |
| JP2931713B2 (ja) | クランプ回路 | |
| JPH0326565B2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JPS6013327B2 (ja) | 直流制御型出力レベル調整回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JPH0442846B2 (ja) | ||
| JP3416225B2 (ja) | バイアス変換回路 | |
| JPH0837430A (ja) | 演算増幅器 | |
| JPH05150847A (ja) | 電源回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPH04354408A (ja) | 電流極性変換回路 | |
| JPS59147515A (ja) | 利得制御回路 |