JPH0442846B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はトランジスタ増幅器にかかり、特に出
力直流オフセツトを最小にしたトランジスタ差動
増幅器に関する。

トランジスタ差動増幅器は広く利用されてお
り、集積回路においては特に広く用いられてい
る。差動増幅器の出力を差動的に取り出し、次段
へ直結して利用する形態もしばしば見られるが、
この場合特に差動増幅器の出力直流オフセツトを
最小にする必要がある。従来このような手法とし
て第１図、第２図の方法が知られているが、以下
に示すとおり、集積回路に内蔵できない部分のた
めに２ケの端子が必要であるとか、１ケの端子で
可能にするように工夫すると信号が減すいすると
かの不都合があつた。

次にこのような従来技術の欠点を図面を用いて
詳述する。

第１図は従来の出力オフセツトの小さな差動増
幅器の一例を示すものである。１は集積回路を示
し、信号２は入力端子３，４を介して直結型差動
増幅器５に入力される。差動増幅器５の出力は抵
抗８を介し次段の利用回路６へ接続されるととも
に、抵抗９と端子１０に接続されたコンデンサ１
１からなる信号バイパス回路を介し直流成分のみ
が利用回路６の他の入力端子へ接続されている。
同時に上記直流成分を入力端子４へ負帰還させる
ことにより差動増幅器５のバイアスを安定化して
いる。この方式ではバイパス用に端子１０が必要
とされるが、抵抗９とコンデンサ１１と使用周波
数との積を差動増幅器５の増幅度より十分大きく
しないとバイパス効果が得られない。このため通
常コンデンサ１１を集積回路内に含めることがで
きない。一方抵抗８と９は利用回路６及び差動増
幅器５の入力バイアス電流による電圧降下を等し
くするように選ばれ通常数ｋΩとなる。このため
抵抗８と利用回路６の入力インピーダンス（高周
波では特に入力容量）のために損失が生じてしま
う欠点がある。また利用回路６の入力において交
流的には差動となつておらず、問題の生ずること
もある。

第２図は従来の差動増幅回路の他の一例を示す
ものである。第１図と同様のものには同一の番号
を付してある。入力信号２は結合コンデンサ１５
を介し入力端子３，４に入力され差動増幅器５へ
加えられる。その出力は直接利用回路６へ接続さ
れているために第１図の回路で問題となつた損失
は生じない。しかしながら差動増幅器５の出力直
流オフセツトを小さくするため、差動的に直流負
帰還をかける必要があり、このため抵抗７，８，
９，１４とコンデンサ１１，１３及び端子１０，
１２が必要である。すなわち第１図の場合に比し
て端子数が増加しており集積回路化する際に不利
である。

本発明はこのような事情に鑑みてなされたもの
で、本発明の目的は出力オフセツトを小さな値に
制御する帰還回路の交流信号をバイパスするコン
デンサが一つでかつ帰還による信号減衰のない差
動増幅器を提供することである。

本発明は、入力信号をうけ一対の差動出力を発
生する第１の差動増幅回路と、前記一対の差動出
力を入力とする利用回路と、前記一対の差動出力
をPNPトランジスタにうけ能動負荷を有する第
２の差動増幅回路と、該第２の差動増幅器の出力
端に接続された交流信号バイパス用のコンデンサ
と、前記第２の差動増幅回路の出力をベースにう
けるNPNトランジスタを含むバイアス調整回路
と、前記バイアス調整回路の出力によつて前記第
１の差動増幅回路の負荷抵抗の電位差を調整し、
該第１の差動増幅回路の前記一対の差動出力の直
流オフセツトを小さくする手段とを単一の半導体
基板上に集積化したことを特徴とするものであ
る。本発明によればバイアス回路としてコンデン
サ１個だけで済み、さらには集積回路に内蔵しう
る程度の小さい容量にすることも可能であり、端
子を節約する上ではきわめて集積回路において有
効なものである。

次に本発明をその実施例に従い、図面を用いて
詳細に説明する。

第３図は本発明の一実施例の原理を示し、第１
図、第２図と同一のものには同一の番号を付して
ある。信号源２は端子３，４を介して第１の差動
増幅器５へ入力される。又、バイアス電圧１９か
ら抵抗１８を介してバイアス電圧が印加されてい
る。前記第１の差動増幅器５の出力は利用回路６
へ加えられるとともに第２の差動増幅器１６へも
加えられる。かかる第２の差動増幅器の出力は端
子１０に接続されたコンデンサ１１によつて信号
成分はバイパスされ、直流成分のみバイアス調整
回路１７に印加され、かかる出力により前記第１
の差動増幅器の負荷抵抗に生ずるバイアス電圧を
制御している。このように構成すると第２の差動
増幅器１６の差動入力電圧の直流分が０になる方
向に自動制御されるため、利用回路６の入力バイ
アスオフセツトが０に近づく。

第４図は本発明の具体的な実施例を示す回路接
続図である。第３図の第１の差動増幅器にあたる
ものは端子３からトランジスタ３１，３２のエミ
ツタまでであり、１入力２出力タイプの４段構成
の差動増幅器である。入力信号２は結合コンデン
サ１５、端子３を介し、トランジスタ２４のベー
スへ印加されている。バイアス電圧１９は抵抗１
８を介しトランジスタ２４のベースへ、直接トラ
ンジスタ２５のベースへ加えられる。トランジス
タ２４，２５、定電流源３８，３９、抵抗４０，
２２，２３からなる第１増幅段で増幅され、トラ
ンジスタ４３，４４、定電流源４５，４６からな
るエミツタホロア型第２増幅段でインピーダンス
変換され、トランジスタ４７，４８、定電流源５
０，５１、抵抗４９，５２，５３からなる第３増
幅段で増幅され、さらに、トランジスタ３１，３
２及び定電流源３３，３４からなるエミツタホロ
ア型第４増幅段でインピーダンス変換されてい
る。かかる出力が利用回路６へ加えられるととも
に、第２の差動増幅器１６へ加えられている。第
２の差動増幅器１６は抵抗５９，６０、トランジ
スタ２８，２９、抵抗５７，５８、定電流源３
０，能動負荷を構成するダイオード５６、トラン
ジスタ５５より構成されている。第２の差動増幅
器１６の出力はコンデンサ５４によつて交流分は
バイパスされ、直流成分のみトランジスタ４１，
４２からなるバイアス調整回路１７へ入力され、
トランジスタ４１，４２のコレクタ電流によりト
ランジスタ２５を介して負荷抵抗２３の電位差を
調整しうる。

いま利用回路６の入力であるトランジスタ３２
のエミツタ電圧が、トランジスタ３１のエミツタ
電圧より何らかの原因で高く（又は低く）なつて
いたとすると、トランジスタ２８のベース電圧は
トランジスタ２９のベース電圧より高く（又は低
く）なるため、トランジスタ２８のコレクタ電流
は減少（又は増大）し、その減少分（又は増加
分）はコンデンサ５４を放電（又は充電）させ、
トランジスタ４１のベース電圧を低下（又は上
昇）させるのでトランジスタ４１，４２のコレク
タ電流は減少（又は増加）する。定電流源３８の
電流値を定電流源３９の電流値より大きく設定し
ておけば、前記コレクタ電流の減少（又は増加）
により、トランジスタ２５のコレクタ電流が減少
（又は増加）し、トランジスタ４４のベース電圧
が増加（又は減少）し、トランジスタ４８のベー
ス電圧も増加（又は減少）する。従つてトランジ
スタ３２のベース電圧が減少（又は増加）し、ト
ランジスタ３２のエミツタ電圧を減少（又は増
加）させる。すなわち、直流的に負帰還動作が行
なわれており、トランジスタ２８，２９のベース
電圧がほぼひとしくなるように、いいかえると利
用回路６の入力電位差が０になるように自動制御
される。

この実施例の回路の特徴は、高周波回路におい
てコンデンサ５４を集積回路１の内部に入れるこ
とも可能な点にある。すなわち、抵抗５９，６０
及びトランジスタ２８，２９の入力容量からなる
実質的に存在している第２のバイパス回路により
高周波成分が減すいすること、トランジスタ２
８，２９がPNPトランジスタであり集積回路内
では通常周波数特性が悪いためここでも高周波成
分が減すいすること、及び、コンデンサ５４の接
続点は、トランジスタ２８，５５のコレクタと、
トランジスタ４１，４２をダーリントン接続して
構成されるバイアス調整回路１７のトランジスタ
４１のベースが接続されているのできわめてイン
ピーダンスが高く、このためバイパスコンデンサ
５４との積を時定数とするためには水容量でよい
ためである。このため第５図ではバイパス端子が
不要となつており、集積回路上有利である。

以上、詳細に説明したように、本発明によれ
ば、差動増幅回路の帰還回路の交流信号をバイパ
スするコンデンサは、特性上の犠性をはらうこと
なく１つですませるので、特に集積回路化に際し
て外付部品及び端子数を節約できる効果がある。

【図面の簡単な説明】

第１図及び第２図はそれぞれ従来の差動増幅器
の例を示す回路接続図、第３図は本発明の原理を
示すブロツク図、第４図は本発明の具体的な実施
例の回路図である。 １……集積回路、２……入力信号、３，４……
入力端子、５……第１の差動増幅器、６……利用
回路、７，８，９……抵抗、１０，１２……バイ
パス用端子、１１，１３……バイパス用コンデン
サ、１４……抵抗、１５……カツプリングコンデ
ンサ、１６……第２の差動増幅器、１７……バイ
アス調整回路、１８……抵抗、１９，２０……バ
イアス電圧、２１……トランジスタ、２２，２３
……負荷抵抗、２４，２５……トランジスタ対、
２６……定電流源、２７……負荷抵抗、２８，２
９……トランジスタ対、３０……定電流源、３
１，３２……トランジスタ対、３３，３４……定
電流源、３５……電源、３６……電源端子、３７
……接地端子、３８，３９……定電流源、４０…
…抵抗、４１，４２……トランジスタ、４３，４
４……トランジスタ対、４５，４６……定電流
源、４７，４８……トランジスタ対、４９……抵
抗、５０，５１……定電流源、５２，５３……負
荷抵抗、５４……バイパスコンデンサ、５５……
トランジスタ、５６……ダイオード、５７，５８
……抵抗、５９，６０……抵抗。

Claims (1)

【特許請求の範囲】
1. １ 入力信号をうけ一対の差動出力を発生する第
   １の差動増幅回路と、前記一対の差動出力を入力
   とする利用回路と、前記一対の差動出力をPNP
   トランジスタにうけ能動負荷を有する第２の差動
   増幅回路と、前記第２の差動増幅回路の出力端に
   接続された交流信号バイパス用のコンデンサと、
   前記第２の差動増幅器の出力をダーリントン接続
   されたNPNトランジスタのベースにうけるよう
   にしたバイアス調整回路と、前記バイアス調整回
   路の出力を前記第１の差動増幅器に直流的に負帰
   還となる極性で接続して前記第１の差動増幅器の
   負荷抵抗の電位差を調整する手段とを単一の半導
   体基板上に集積化して前記一対の差動出力の直流
   オフセツトを最小になるように制御したことを特
   徴とする差動増幅器。