JP2931713B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2931713B2 JP2931713B2 JP4062692A JP6269292A JP2931713B2 JP 2931713 B2 JP2931713 B2 JP 2931713B2 JP 4062692 A JP4062692 A JP 4062692A JP 6269292 A JP6269292 A JP 6269292A JP 2931713 B2 JP2931713 B2 JP 2931713B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- differential pair
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、映像信号のペデスタ
ルクランプなどに用いられるクランプ回路に関する。
ルクランプなどに用いられるクランプ回路に関する。
【０００２】
【従来の技術】従来、クランプ回路は例えば映像信号の
ペデスタルレベルを所定の値に揃えるために用いられて
いる。図３は従来の利得制御回路の出力に用いたクラン
プ回路の構成例である。
ペデスタルレベルを所定の値に揃えるために用いられて
いる。図３は従来の利得制御回路の出力に用いたクラン
プ回路の構成例である。
【０００３】図３は、それぞれベースに信号入力された
第１の差動対トランジスタＱ1 ，Ｑ2 のエミッタ間に２
つの抵抗Ｒ1 ，Ｒ２を直列に接続し、抵抗Ｒ1 ，Ｒ2 の
共通接続点に電流源Ｉ1 を接続している。トランジスタ
Ｑ1 のコレクタは電圧源Ｖccに、トランジスタＱ2 のコ
レクタは第２の差動対トランジスタＱ3 ，Ｑ４の共通エ
ミッタに接続している。トランジスタＱ3 ，Ｑ4 のベー
スには制御電圧を与え、トランジスタＱ3 のコレクタは
電圧源Ｖccに接続し、トランジスタＱ4 のコレクタは抵
抗Ｒ3 を介して電圧源Ｖccに接続している。トランジス
タＱ4 のコレクタは、コレクタが電圧源Ｖccに接続され
たトランジスタＱ5 のベースに接続している。
第１の差動対トランジスタＱ1 ，Ｑ2 のエミッタ間に２
つの抵抗Ｒ1 ，Ｒ２を直列に接続し、抵抗Ｒ1 ，Ｒ2 の
共通接続点に電流源Ｉ1 を接続している。トランジスタ
Ｑ1 のコレクタは電圧源Ｖccに、トランジスタＱ2 のコ
レクタは第２の差動対トランジスタＱ3 ，Ｑ４の共通エ
ミッタに接続している。トランジスタＱ3 ，Ｑ4 のベー
スには制御電圧を与え、トランジスタＱ3 のコレクタは
電圧源Ｖccに接続し、トランジスタＱ4 のコレクタは抵
抗Ｒ3 を介して電圧源Ｖccに接続している。トランジス
タＱ4 のコレクタは、コレクタが電圧源Ｖccに接続され
たトランジスタＱ5 のベースに接続している。
【０００４】トランジスタＱ5 のエミッタは電流源Ｉ２
に接続するとともに、抵抗Ｒ４の一端に接続している。
抵抗Ｒ4 の他端は、制御端子Ｃp に供給されるクランプ
パルスのタイミングで動作する入力端の他方を基準電圧
Ｖref に接続した第１の電圧制御電流源Ｇ1 の入力端の
一方に接続している。電圧制御電流源Ｇ1 の出力端は一
端を接地したコンデンサＣと入力の他方を基準電圧Ｖre
f に接続した第２の電圧制御電流源Ｇ2 の他方の入力端
に接続している。第２の電圧制御電流源Ｇ2 の出力端
は、抵抗Ｒ4 の他端に接続し、抵抗Ｒ4 の他端から出力
Ｏutにクランプされた出力を得ることができる。
に接続するとともに、抵抗Ｒ４の一端に接続している。
抵抗Ｒ4 の他端は、制御端子Ｃp に供給されるクランプ
パルスのタイミングで動作する入力端の他方を基準電圧
Ｖref に接続した第１の電圧制御電流源Ｇ1 の入力端の
一方に接続している。電圧制御電流源Ｇ1 の出力端は一
端を接地したコンデンサＣと入力の他方を基準電圧Ｖre
f に接続した第２の電圧制御電流源Ｇ2 の他方の入力端
に接続している。第２の電圧制御電流源Ｇ2 の出力端
は、抵抗Ｒ4 の他端に接続し、抵抗Ｒ4 の他端から出力
Ｏutにクランプされた出力を得ることができる。
【０００５】次に上記した構成の動作について説明す
る。トランジスタＱ1 ，Ｑ2 、抵抗Ｒ1 ，Ｒ2 および電
流源Ｉ1 で、入力信号は電流に変換し、トランジスタＱ
2 のコレクタから信号電流を得ることができる。このコ
レクタ電流はトランジスタＱ3，Ｑ4 で電流分割し、ト
ランジスタＱ4 のコレクタからそのベースに供給された
制御電圧で電流分割の割合を制御された信号電流を得る
ことができる。このコレクタ電流は抵抗Ｒ3 で電圧に変
換され、トランジスタＱ5 、抵抗Ｒ4 を介して利得制御
された出力信号を得ることができる。
る。トランジスタＱ1 ，Ｑ2 、抵抗Ｒ1 ，Ｒ2 および電
流源Ｉ1 で、入力信号は電流に変換し、トランジスタＱ
2 のコレクタから信号電流を得ることができる。このコ
レクタ電流はトランジスタＱ3，Ｑ4 で電流分割し、ト
ランジスタＱ4 のコレクタからそのベースに供給された
制御電圧で電流分割の割合を制御された信号電流を得る
ことができる。このコレクタ電流は抵抗Ｒ3 で電圧に変
換され、トランジスタＱ5 、抵抗Ｒ4 を介して利得制御
された出力信号を得ることができる。
【０００６】しかし、出力直流電圧は上記利得制御状態
によって変化することになる。そこで、電圧制御電流源
Ｇ1 において、クランプパルスのタイミングで基準電圧
Ｖref と比較し、その比較結果に基づきコンデンサＣを
充放電する。さらに電圧制御電流源Ｇ2 において、コン
デンサＣの電圧と基準電圧Ｖref の比較結果に基づき、
電流を出力端に出力する。この電圧制御電流源Ｇ2 の出
力電流により、抵抗Ｒ4 に電圧が発生する。この電圧
は、出力直流電圧が基準電圧Ｖref と等しくなるように
制御する。従って、例えば映像信号を入力信号とし、ク
ランプパルスを映像信号のペデスタル期間内で与えるこ
とで、出力端の映像信号のペデスタル電圧は基準電圧Ｖ
ref と等しくなる。
によって変化することになる。そこで、電圧制御電流源
Ｇ1 において、クランプパルスのタイミングで基準電圧
Ｖref と比較し、その比較結果に基づきコンデンサＣを
充放電する。さらに電圧制御電流源Ｇ2 において、コン
デンサＣの電圧と基準電圧Ｖref の比較結果に基づき、
電流を出力端に出力する。この電圧制御電流源Ｇ2 の出
力電流により、抵抗Ｒ4 に電圧が発生する。この電圧
は、出力直流電圧が基準電圧Ｖref と等しくなるように
制御する。従って、例えば映像信号を入力信号とし、ク
ランプパルスを映像信号のペデスタル期間内で与えるこ
とで、出力端の映像信号のペデスタル電圧は基準電圧Ｖ
ref と等しくなる。
【０００７】このように上記したクランプ回路によれ
ば、利得制御より生じる直流電圧変動は、クランプパル
スを与えることで打ち消し、直流出力電圧を正確に所定
の値にすることができる。
ば、利得制御より生じる直流電圧変動は、クランプパル
スを与えることで打ち消し、直流出力電圧を正確に所定
の値にすることができる。
【０００８】しかしながら、図３の構成では、直流電圧
がレベルシフトをするために抵抗Ｒ4 を利用している
が、この抵抗Ｒ4 の出力端側には第１および第２の電圧
制御電流源Ｇ1 ，Ｇ2 が接続されているので、必ず浮遊
容量が付くことになる。この浮遊容量と抵抗Ｒ4 で時定
数を生じることになるので、周波数特性が劣化してしま
う。特に、最近の高品位ＴＶでは３０ＭＨz の広帯域が
要求されるので、この周波数劣化は問題となる。周波数
特性は、電流を大きくし抵抗を小さくすれば解決できる
が、今度は消費電力の増大となり、特にＩＣ化する場合
に於いて新たな問題となる。
がレベルシフトをするために抵抗Ｒ4 を利用している
が、この抵抗Ｒ4 の出力端側には第１および第２の電圧
制御電流源Ｇ1 ，Ｇ2 が接続されているので、必ず浮遊
容量が付くことになる。この浮遊容量と抵抗Ｒ4 で時定
数を生じることになるので、周波数特性が劣化してしま
う。特に、最近の高品位ＴＶでは３０ＭＨz の広帯域が
要求されるので、この周波数劣化は問題となる。周波数
特性は、電流を大きくし抵抗を小さくすれば解決できる
が、今度は消費電力の増大となり、特にＩＣ化する場合
に於いて新たな問題となる。
【０００９】
【発明が解決しようとする課題】上記した従来のクラン
プ回路では、周波数特性の劣化が大きく、これを改善し
ようとすると消費電力の増大となり、ＩＣ化が難しくな
っていた。
プ回路では、周波数特性の劣化が大きく、これを改善し
ようとすると消費電力の増大となり、ＩＣ化が難しくな
っていた。
【００１０】この発明は、クランプ回路での周波数劣化
がなく、消費電力の増大もないＩＣ化に適したクランプ
回路を提供することにある。
がなく、消費電力の増大もないＩＣ化に適したクランプ
回路を提供することにある。
【００１１】
【課題を解決するための手段】この発明は、信号電流を
差動対トランジスタの共通エミッタに入力し、そのベー
ス電圧により電流シェアリングを行いコレクタ電流を制
御する利得制御回路において、クランプパルスのタイミ
ングで出力レベルと基準電圧を比較し、この比較結果に
基づき前記差動対トランジスタの共通エミッタへ電流を
供給したものである。つまり、利得制御回路の出力を基
準電圧と比較し、比較結果に基づく電流を利得制御回路
の電流制御用の差動対トランジスタの共通エミッタに帰
還したものである。
差動対トランジスタの共通エミッタに入力し、そのベー
ス電圧により電流シェアリングを行いコレクタ電流を制
御する利得制御回路において、クランプパルスのタイミ
ングで出力レベルと基準電圧を比較し、この比較結果に
基づき前記差動対トランジスタの共通エミッタへ電流を
供給したものである。つまり、利得制御回路の出力を基
準電圧と比較し、比較結果に基づく電流を利得制御回路
の電流制御用の差動対トランジスタの共通エミッタに帰
還したものである。
【００１２】
【作用】このように構成したクランプ回路では、直流電
圧のレベルシフトは利得制御回路の負荷抵抗を利用して
いるので、出力端にレベルシフト用の抵抗がないので、
出力端は低インピーダンスであり、また浮遊容量は低イ
ンピーダンスである共通エミッタに付くことになるの
で、周波数劣化を生じることもなく、電流の増加もない
ので消費電力の増大もなく、ＩＣ化が容易にできる。
圧のレベルシフトは利得制御回路の負荷抵抗を利用して
いるので、出力端にレベルシフト用の抵抗がないので、
出力端は低インピーダンスであり、また浮遊容量は低イ
ンピーダンスである共通エミッタに付くことになるの
で、周波数劣化を生じることもなく、電流の増加もない
ので消費電力の増大もなく、ＩＣ化が容易にできる。
【００１３】
【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。図１はこの発明の１実施例を示すも
のであり、図３との構成上の相違点は、抵抗Ｒ4 をなく
すとともに第２の電圧制御電流源Ｇ2 の出力を第２の差
動対トランジスタＱ3 ，Ｑ4 の共通エミッタに接続した
ことである。
て詳細に説明する。図１はこの発明の１実施例を示すも
のであり、図３との構成上の相違点は、抵抗Ｒ4 をなく
すとともに第２の電圧制御電流源Ｇ2 の出力を第２の差
動対トランジスタＱ3 ，Ｑ4 の共通エミッタに接続した
ことである。
【００１４】図１の構成において、出力Ｏutはトランジ
スタＱ5 のエミッタそのものであることから、低インピ
ーダンス出力となっている。このため、第１の電圧制御
電流源Ｇ1 の入力容量による周波数特性への影響はな
い。また、第２の差動対トランジスタＱ3 ，Ｑ4 の共通
エミッタは低インピーダンスであることから、第２の電
圧制御電流源Ｇ2 の出力端に存在する寄生容量による周
波数特性への影響はない。特に、図３の抵抗Ｒ4 と図１
の抵抗Ｒ3 の値が等しければ、電流源の電流値は変更の
必要はなく、従って消費電力の増加なしに周波数特性を
向上させることができる。
スタＱ5 のエミッタそのものであることから、低インピ
ーダンス出力となっている。このため、第１の電圧制御
電流源Ｇ1 の入力容量による周波数特性への影響はな
い。また、第２の差動対トランジスタＱ3 ，Ｑ4 の共通
エミッタは低インピーダンスであることから、第２の電
圧制御電流源Ｇ2 の出力端に存在する寄生容量による周
波数特性への影響はない。特に、図３の抵抗Ｒ4 と図１
の抵抗Ｒ3 の値が等しければ、電流源の電流値は変更の
必要はなく、従って消費電力の増加なしに周波数特性を
向上させることができる。
【００１５】図２はこの発明の他の実施例を示すもので
ある。図１との構成上の相違点は、ベースに制御電圧が
与えられた第３の差動対トランジスタＱ6 ，Ｑ7 と、そ
の共通エミッタに電流源Ｉ3 に接続されていることと、
入力の一方を第１の電圧制御電流源Ｉ1 の出力に接続
し、入力の他端を基準電圧Ｖref に接続した第３の電圧
制御電流源Ｇ3 の出力を、トランジスタＱ6 ，Ｑ7 の共
通エミッタに接続したところである。
ある。図１との構成上の相違点は、ベースに制御電圧が
与えられた第３の差動対トランジスタＱ6 ，Ｑ7 と、そ
の共通エミッタに電流源Ｉ3 に接続されていることと、
入力の一方を第１の電圧制御電流源Ｉ1 の出力に接続
し、入力の他端を基準電圧Ｖref に接続した第３の電圧
制御電流源Ｇ3 の出力を、トランジスタＱ6 ，Ｑ7 の共
通エミッタに接続したところである。
【００１６】クランプがクランプパルスのタイミングで
しか動作しないので、図１の構成では制御電圧を急激に
変化させると直流出力電圧が変動する。これを改善する
ため、この実施例では第３の差動対トランジスタＱ6 ，
Ｑ7 と電流源Ｉ3 から成る電圧補償回路と、この回路に
対するクランプ電流出力である第３の電圧制御電流源Ｉ
3 を付加している。これにより、制御電圧を急激に変化
させても出力の直流電圧への影響はなくなる。
しか動作しないので、図１の構成では制御電圧を急激に
変化させると直流出力電圧が変動する。これを改善する
ため、この実施例では第３の差動対トランジスタＱ6 ，
Ｑ7 と電流源Ｉ3 から成る電圧補償回路と、この回路に
対するクランプ電流出力である第３の電圧制御電流源Ｉ
3 を付加している。これにより、制御電圧を急激に変化
させても出力の直流電圧への影響はなくなる。
【００１７】上記した実施例はこの発明の基本的な考え
を説明するために示したものであり、必ずしもこの回路
形式に制限するものではない。要は負荷抵抗をレベルシ
フト用の抵抗として兼用するとともに、出力端で基準電
圧と比較し、比較結果に基づく電流を負荷抵抗に流れる
電流を制御している差動対トランジスタの共通エミッタ
に帰還させたものは全てこの発明に含まれる。
を説明するために示したものであり、必ずしもこの回路
形式に制限するものではない。要は負荷抵抗をレベルシ
フト用の抵抗として兼用するとともに、出力端で基準電
圧と比較し、比較結果に基づく電流を負荷抵抗に流れる
電流を制御している差動対トランジスタの共通エミッタ
に帰還させたものは全てこの発明に含まれる。
【００１８】
【発明の効果】以上述べたように、この発明によるクラ
ンプ回路によれば、周波数特性を改善することができ、
消費電力の増大を抑えることができるＩＣ化に適したク
ランプ回路が得られる。
ンプ回路によれば、周波数特性を改善することができ、
消費電力の増大を抑えることができるＩＣ化に適したク
ランプ回路が得られる。
【図１】この発明の１実施例を示す回路図。
【図２】この発明の他の実施例を示す回路図。
【図３】従来のクランプ回路を示す回路図。
Ｑ1 〜Ｑ7 …トランジスタ、Ｒ1 〜Ｒ4 …抵抗、Ｃ…コ
ンデンサ、Ｉ1 〜Ｉ3…電流源、Ｇ1 〜Ｇ3 …電圧制御
電流源、Ｖref …基準電圧。
ンデンサ、Ｉ1 〜Ｉ3…電流源、Ｇ1 〜Ｇ3 …電圧制御
電流源、Ｖref …基準電圧。
Claims (3)
- 【請求項１】 信号電流を差動対トランジスタの共通エ
ミッタに入力し、そのベース電圧により電流シェアリン
グを行い、コレクタ電流を制御する利得制御回路におい
て、 クランプパルスのタイミングで出力レベルと基準電圧を
比較し、この比較結果に基づき前記差動対トランジスタ
の共通エミッタへ電流を供給したことを特徴とするクラ
ンプ回路。 - 【請求項２】 信号電流を共通エミッタに入力し、その
ベース電圧により電流シェアリングを行い、コレクタ電
流を制御する差動対トランジスタと、 前記差動対トランジスタの一方のトランジスタのコレク
タにベースを接続し、そのエミッタを出力とした出力ト
ランジスタと、 クランプパルスのタイミングで前記出力トランジスタの
出力レベルと基準電圧を比較する手段と、 前記手段の比較結果に基づいて、前記差動対トランジス
タの共通エミッタにそれぞれ電流を供給してなる手段と
からなることを特徴とするクランプ回路。 - 【請求項３】 信号電流を共通エミッタに入力し、その
ベース電圧により電流シェアリングを行い、コレクタ電
流を制御する第１の差動対トランジスタと、 電流源を共通エミッタに接続し、そのベース電圧により
電流シェアリングを行いコレクタ電流を制御する第２の
差動対トランジスタと、 前記第１および第２の差動対トランジスタのそれぞれ一
方のトランジスタのコレクタにベースを接続し、そのエ
ミッタを出力とした出力トランジスタと、 クランプパルスのタイミングで前記出力トランジスタの
出力レベルと基準電圧を比較する手段と、 前記手段の比較結果に基づいて、前記第１および第２の
差動対トランジスタの共通エミッタにそれぞれ電流を供
給してなる手段とからなることを特徴とするクランプ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4062692A JP2931713B2 (ja) | 1992-03-19 | 1992-03-19 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4062692A JP2931713B2 (ja) | 1992-03-19 | 1992-03-19 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05268497A JPH05268497A (ja) | 1993-10-15 |
| JP2931713B2 true JP2931713B2 (ja) | 1999-08-09 |
Family
ID=13207602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4062692A Expired - Fee Related JP2931713B2 (ja) | 1992-03-19 | 1992-03-19 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2931713B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4494614B2 (ja) * | 2000-10-13 | 2010-06-30 | Ｏｋｉセミコンダクタ株式会社 | 振幅制限回路及びフィルタ回路 |
-
1992
- 1992-03-19 JP JP4062692A patent/JP2931713B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05268497A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856744B2 (ja) | ピーク検出回路 | |
| EP0484129B1 (en) | Sample-and-hold circuit | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| US5719529A (en) | Operational amplifier and digital signal transfer circuit | |
| JPH04315207A (ja) | 電源回路 | |
| JP2931713B2 (ja) | クランプ回路 | |
| US4727336A (en) | Wide band low power loss video amplifier | |
| US4791325A (en) | Class B clamp circuit | |
| JP2558253B2 (ja) | 温度補償型カレントスイツチ回路 | |
| JPS588794B2 (ja) | 垂直発振回路 | |
| JPH0918745A (ja) | 映像信号クランプ回路 | |
| JPH10163770A (ja) | 直流制御差動ベース電圧発生回路 | |
| US5148055A (en) | Holding circuit for providing a large time constant by using a base current to charge the capacitor | |
| JPH0514767A (ja) | クランプ回路 | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| CA2055858C (en) | Holding circuit | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPS6022862A (ja) | 電源回路 | |
| JP3528318B2 (ja) | クランプ回路 | |
| JP2947174B2 (ja) | 可変利得増幅器 | |
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| JPH053929B2 (ja) | ||
| JP2652991B2 (ja) | 直流帰還増幅器 | |
| JPS59228475A (ja) | 映像出力増幅器 | |
| JP2577946B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |