JPH0514767A - クランプ回路 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、ＩＣ化に適し、しかも後段の回路
に悪影響を与えることもないクランプ回路を提供するこ
とを目的とする。 【構成】一対のトランジスタＱ２１，Ｑ２２で構成され
る差動回路２３と、この差動回路２３の負荷となるカレ
ントミラー回路２５と、このカレントミラー回路２５の
出力に対応した電流を差動回路２３の入力端に帰還する
電流帰還手段Ｑ２５と、差動回路２３の入力端に定常時
に供給されるクランプコンデンサＣ２１からの放電電流
を低減させる電流補償手段Ｑ２６〜Ｑ２９と、電流帰還
手段Ｑ２５の帰還電流に対応した電流をトランジスタＱ
２６によって流出させる制御手段Ｑ３０〜Ｑ３２とを備
えたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、各種電子回路に用い
られるクランプ回路の改良に関する。

【０００２】

【従来の技術】従来のクランプ回路は、図２に示すよう
に構成される。映像信号を発生する信号源１１は、内部
抵抗Ｒ１１，交流電源Ｖ１１及び直流電源Ｅ１１の直列
接続として等価的に表わされる。信号源１１の一端は接
地され、他端はコンデンサＣ１１を介して入力端子１２
に接続される。入力端子１２は、抵抗Ｒ１２を介して接
地されるとともに、ＮＰＮ型トランジスタＱ１１のエミ
ッタ，ＰＮＰ型トランジスタＱ１２のコレクタ及びＮＰ
Ｎ型トランジスタＱ１３のベースにそれぞれ接続され
る。

【０００３】トランジスタＱ１１のベースは、直流電源
Ｅ１２を図示極性に介して接地される。トランジスタＱ
１１のコレクタは、トランジスタＱ１２のベースに接続
されるとともに、抵抗Ｒ１３を介して電源端子１３に接
続される。トランジスタＱ１２のエミッタ及びトランジ
スタＱ１３のコレクタは、共に電源端子１３に接続され
る。トランジスタＱ１３のエミッタは、出力端子１４に
接続されるとともに、電流源Ｉ１１を介して接地され
る。

【０００４】図２に示す回路は、一般的に映像信号のシ
ンクチップクランプ回路として使用され、入力端子１２
に映像信号のシンクチップ部が入力されると、トランジ
スタＱ１１がオンされコンデンサＣ１２が充電される。
トランジスタＱ１２は、トランジスタＱ１１がオンした
ときのコンデンサＣ１１への電流供給能力を高める働き
を行なうもので、基本的なクランプ動作は以上の説明で
完了する。

【０００５】しかしながら、ＡＰＬ（アベレージ・ピク
チャー・レベル）が変動した場合、例えばＡＰＬ１００
％の状態からＡＰＬ５０％へと移行した場合、ＡＰＬ１
００％分の電荷が蓄積されていたコンデンサＣ１１は放
電を開始する。この場合、トランジスタＱ１３のベース
電流によりコンデンサＣ１１から放電が行なわれる。こ
のため、入力端子１２でのシンクチップ電位が上昇し、
これによって、波形歪などの障害が発生する。そこで、
抵抗Ｒ１２を設けて常に微小電流を流出させるようにし
ておき、障害の発生に対処している。

【０００６】トランジスタＱ１１がオンしている間にコ
ンデンサＣ１１に蓄積される電荷量Ｑ１は、充電電流を
Ｉ１とし水平周期期間をＨとすると、 Ｑ１＝Ｉ１×（０．０７５Ｈ） …（１） で表わされる。シンクチップ期間以外にコンデンサＣ１
１から放電される電荷量Ｑ２は、放電電流をＩ２とする
と、 Ｑ２＝Ｉ２×（１−０．０７５Ｈ） …（２） で表わされる。

【０００７】この場合、放電電流Ｉ２は、トランジスタ
Ｑ１３のベース電流分のみとなるため、定常状態で等し
い（１），（２）式は、トランジスタＱ１３のベース電
流をＩｂ（Ｑ１３）とすると、 Ｉ１＝１２．３×Ｉｂ（Ｑ１３） …（３） と書き換えられる。

【０００８】一般に、トランジスタＱ１３のベース電流
Ｉｂ（Ｑ１３）は１μＡ程度で、信号源１１の内部抵抗
Ｒ１１は２６０Ω程度であるため、内部抵抗Ｒ１１の両
端に発生する電位差Ｖ（Ｒ１１）は、 Ｖ（Ｒ１１）＝Ｉ１×Ｒ１１ …（４） ＝１２．３×１μＡ×２６０ …（５） で略３．２ｍＶとなり、映像信号中のシンクチップレベ
ルは正規のシンクチップレベルよりも３．２ｍＶ縮んで
出力される。このため、入力される映像信号のレベルに
もよるが、後段に同期分離回路等を接続した場合、障害
を生じることがある。

【０００９】以上説明したが、抵抗Ｒ１２は微小電流を
流すため非常に高抵抗である必要があり、クランプ時に
オフ状態になるトランジスタＱ１２は抵抗Ｒ１３への依
存度が高くばらつきに弱いため、ＩＣ（集積回路）内部
で構成することは非常に困難である。さらに、シンクチ
ップ縮みが起こるため、後段の回路に悪影響を与える場
合もある。

【００１０】

【発明が解決しようとする課題】以上のように、従来の
クランプ回路では、ＩＣ内部で構成する際に、高抵抗の
ような非常に製造しにくい部分や、製造上のばらつきに
対して弱い部分等を含んでおり、ＩＣ化することが困難
であるとともに、後段の回路に悪影響を与える場合もあ
るという問題を有している。

【００１１】そこで、この発明は上記事情を考慮してな
されたもので、ＩＣ化に適し、しかも後段の回路に悪影
響を与えることもない極めて良好なクランプ回路を提供
することを目的とする。

【００１２】

【課題を解決するための手段】この発明に係るクランプ
回路は、入力信号がクランプコンデンサを介して供給さ
れるものを対象としている。そして、一方のベースが入
力端となり他方のベースが基準電位端となる一対のトラ
ンジスタで構成される差動回路と、この差動回路を構成
する一対のトランジスタの負荷となるカレントミラー回
路と、このカレントミラー回路の出力電流に対応した電
流を、差動回路の入力端に帰還する電流帰還手段と、差
動回路の入力端にベースが接続されたトランジスタを有
し、このトランジスタの出力電流に基づいて、差動回路
の入力端に定常時に供給されるクランプコンデンサから
の放電電流を低減させる電流補償手段と、電流帰還手段
の帰還電流に対応した電流を、差動回路の入力端にベー
スが接続されたトランジスタによって流出させる制御手
段とを備えるようにしたものである。

【００１３】

【作用】上記のような構成によれば、差動回路，カレン
トミラー回路及び電流帰還手段により、入力信号のクラ
ンプ動作が行なわれるとともに、電流補償手段により、
定常時におけるクランプコンデンサからの放電電流が遮
断されるため、ＡＰＬ変動及びシンクチップ歪に対し
て、外付けの高抵抗を必要とせずに良好な特性を得るこ
とができる。そして、クランプコンデンサ以外は全てＩ
Ｃ内に構成することができ、ＩＣ化に好適するものとな
る。また、電流帰還手段の帰還電流に対応した電流を、
差動回路の入力端にベースが接続されたトランジスタに
よって流出させることにより、電流補償手段によって完
全に遮断することができなかった放電電流によるシンク
チップ期間のシンク縮みを補償することができる。

【００１４】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、映像信号を発生
する信号源２１は、内部抵抗Ｒ２１，交流電源Ｖ２１及
び直流電源Ｅ２１の直列接続として等価的に表わされ
る。信号源２１の一端は接地され、他端はコンデンサＣ
２１を介して入力端子２２に接続される。入力端子２２
は、ＮＰＮ型トランジスタＱ２１のベースに接続され
る。トランジスタＱ２１は、同型のトランジスタＱ２２
とエミッタ共通接続されて、差動増幅回路２３を構成し
ている。

【００１５】トランジスタＱ２１，Ｑ２２のエミッタ共
通接続点は、電流源Ｉ２１を介して接地される。トラン
ジスタＱ２２のベースは、直流電源Ｅ２２を図示極性に
介して接地されることにより、基準電位が印加される。
トランジスタＱ２１，Ｑ２２の各コレクタは、それぞれ
ＰＮＰ型トランジスタＱ２３，Ｑ２４のコレクタに接続
される。トランジスタＱ２３，Ｑ２４は、トランジスタ
Ｑ２３のベース・コレクタが共通接続され、それぞれの
エミッタが電源端子２４に接続されることにより、カレ
ントミラー回路２５を構成している。

【００１６】カレントミラー回路２５の出力端であるト
ランジスタＱ２４のコレクタは、ＰＮＰ型トランジスタ
Ｑ２５のベースに接続される。トランジスタＱ２５は、
そのエミッタが電源端子２４に接続され、そのコレクタ
が前記入力端子２２に接続される。そして、上記トラン
ジスタＱ２１〜Ｑ２５よりなる回路が、トランジスタＱ
２２のベース電位を基準電位とするボルテージフォロワ
を構成している。

【００１７】また、入力端子２２は、ＮＰＮ型トランジ
スタＱ２６のベースに接続される。トランジスタＱ２６
のコレクタは、同型のトランジスタＱ２７のエミッタに
接続される。トランジスタＱ２７は、そのコレクタが電
源端子２４に接続され、そのベースがＰＮＰ型トランジ
スタＱ２８のコレクタに接続される、トランジスタＱ２
８は、そのベース・コレクタが共通接続されるととも
に、エミッタ面積がトランジスタＱ２８に比べて２倍広
い同型のトランジスタＱ２９とベース共通接続される。
トランジスタＱ２８，Ｑ２９の各エミッタは、電源端子
２４に接続される。そして、トランジスタＱ２６〜Ｑ２
９よりなる回路が、ベース電流補償回路を構成してお
り、このベース電流補償回路の出力端であるトランジス
タＱ２９のコレクタが、入力端子２２に接続される。

【００１８】さらに、トランジスタＱ２５のベースは、
同型のトランジスタＱ３０のベースに接続される。トラ
ンジスタＱ３０は、そのエミッタが電源端子２４に接続
され、そのコレクタがＮＰＮ型トランジスタＱ３１のコ
レクタに接続される。トランジスタＱ３１は、そのベー
ス・コレクタが共通接続されるとともに、同型のトラン
ジスタＱ３２とベース共通接続されてカレントミラー回
路２６を構成している。トランジスタＱ３１，Ｑ３２の
各エミッタは接地される。

【００１９】カレントミラー回路２６の出力端であるト
ランジスタＱ３２のコレクタは、トランジスタＱ２６の
エミッタ及び出力端子２７にそれぞれ接続されるととも
に、電流源Ｉ２２を介して接地される。

【００２０】上記のような構成によれば、トランジスタ
Ｑ２２のベース端を基準電位点とするトランジスタＱ２
１〜Ｑ２５よりなるボルテージフォロワにより、トラン
ジスタＱ２１のベース端を映像信号の入力端としてクラ
ンプ動作が行なわれる。さらに、トランジスタＱ２６〜
Ｑ２９よりなるベース電流補償回路により、定常時にお
けるコンデンサＣ２１からの放電電流が遮断される。

【００２１】これにより、定常時におけるコンデンサＣ
２１からの放電電流が低減できるため、ＡＰＬ変動及び
シンクチップ歪に対して、外付けの高抵抗を必要とせず
に良好な特性を得ることができる。そして、コンデンサ
Ｃ２１以外は全てＩＣ内に構成することができ、ＩＣ化
に好適するものとなる。

【００２２】ところで、コンデンサＣ２１の放電電流
は、著しく低減することはできるが全く０にすることは
できず、これが若干のシンク縮みにつながる。このた
め、シンクチップ期間にオンするトランジスタＱ３０の
出力電流を、カレントミラー回路２６を介してトランジ
スタＱ２６のエミッタから流出させることにより、シン
クチップ期間のシンク縮みを補償している。なお、この
発明は上記実施例に限定されるものではなく、この外そ
の要旨を逸脱しない範囲で種々変形して実施することが
できる。

【００２３】

【発明の効果】以上詳述したようにこの発明によれば、
ＩＣ化に適し、しかも後段の回路に悪影響を与えること
もない極めて良好なクランプ回路を提供することができ
る。

【図面の簡単な説明】

【図１】この発明に係るクランプ回路の一実施例を示す
回路構成図。

【図２】従来のクランプ回路を示す回路構成図。

【符号の説明】

１１…信号源、１２…入力端子、１３…電源端子、１４
…出力端子、２１…信号源、２２…入力端子、２３…差
動増幅回路、２４…電源端子、２５，２６…カレントミ
ラー回路、２７…出力端子。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 入力信号がクランプコンデンサを介して
   供給されるクランプ回路において、一方のベースが入力
   端となり他方のベースが基準電位端となる一対のトラン
   ジスタで構成される差動回路と、この差動回路を構成す
   る一対のトランジスタの負荷となるカレントミラー回路
   と、このカレントミラー回路の出力電流に対応した電流
   を前記差動回路の入力端に帰還する電流帰還手段と、前
   記差動回路の入力端にベースが接続されたトランジスタ
   を有し、このトランジスタの出力電流に基づいて前記差
   動回路の入力端に定常時に供給される前記クランプコン
   デンサからの放電電流を低減させる電流補償手段と、前
   記電流帰還手段の帰還電流に対応した電流を前記差動回
   路の入力端にベースが接続されたトランジスタによって
   流出させる制御手段とを具備してなることを特徴とする
   クランプ回路。