JP2698266B2 - ホールド回路 - Google Patents
ホールド回路Info
- Publication number
- JP2698266B2 JP2698266B2 JP3344175A JP34417591A JP2698266B2 JP 2698266 B2 JP2698266 B2 JP 2698266B2 JP 3344175 A JP3344175 A JP 3344175A JP 34417591 A JP34417591 A JP 34417591A JP 2698266 B2 JP2698266 B2 JP 2698266B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- base
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】この発明はカラーテレビジョンの
ビデオ信号のペデスタルレベルのクランプ回路等に用い
るホールド回路に関する。
ビデオ信号のペデスタルレベルのクランプ回路等に用い
るホールド回路に関する。
【０００２】
【従来の技術】ホールド回路はコンデンサをホールドす
べき信号で充電する構成を有している。このコンデンサ
を集積回路内に作成する場合、その容量はある程度以上
には大きくできないから、保持特性を良好にするために
は種々の工夫が必要である。
べき信号で充電する構成を有している。このコンデンサ
を集積回路内に作成する場合、その容量はある程度以上
には大きくできないから、保持特性を良好にするために
は種々の工夫が必要である。
【０００３】図１は特開昭６４−７８００８号公報に記
載されているホールド回路である。図１において、３１
は差動増幅器を示し、二つのＮＰＮトランジスタ１４、
１５のエミッタを接地側で共通に接続してあり、これら
のエミッタをスイッチング用のトランジスタ１６、抵抗
１７を介して接地ラインに接続している。
載されているホールド回路である。図１において、３１
は差動増幅器を示し、二つのＮＰＮトランジスタ１４、
１５のエミッタを接地側で共通に接続してあり、これら
のエミッタをスイッチング用のトランジスタ１６、抵抗
１７を介して接地ラインに接続している。
【０００４】電源端子２４に連なる抵抗２０、トランジ
スタ２１および抵抗２２の直列回路は定電流回路であ
る。トランジスタ２１、１６のベースが接続され、これ
らのベースと接地ラインとの間にトランジスタ１９が接
続されている。トランジスタ１９のベース２３にはクラ
ンプパルスが入力され、これが”Ｌ”のときトランジス
タ１６がオンする。
スタ２１および抵抗２２の直列回路は定電流回路であ
る。トランジスタ２１、１６のベースが接続され、これ
らのベースと接地ラインとの間にトランジスタ１９が接
続されている。トランジスタ１９のベース２３にはクラ
ンプパルスが入力され、これが”Ｌ”のときトランジス
タ１６がオンする。
【０００５】トランジスタ１５のベースには直流電源１
８から基準電圧Ｖｒｅｆが与えられている。トランジス
タ１４のベースには端子１から抵抗２を介して、例えば
ＮＴＳＣのビデオ信号が与えられる。コンデンサ９は電
源端子２４から抵抗１０、トランジスタ１１を介して充
電される。トランジスタ１４のコレクタは抵抗１３に接
続されており、この接続点をトランジスタ１１のベース
に与えている。トランジスタ６、５、３をダーリントン
接続し、トランジスタ６のベースをコンデンサ９に接続
している回路は放電回路である。
８から基準電圧Ｖｒｅｆが与えられている。トランジス
タ１４のベースには端子１から抵抗２を介して、例えば
ＮＴＳＣのビデオ信号が与えられる。コンデンサ９は電
源端子２４から抵抗１０、トランジスタ１１を介して充
電される。トランジスタ１４のコレクタは抵抗１３に接
続されており、この接続点をトランジスタ１１のベース
に与えている。トランジスタ６、５、３をダーリントン
接続し、トランジスタ６のベースをコンデンサ９に接続
している回路は放電回路である。
【０００６】終段のトランジスタ３のエミッタ５は抵抗
４を介して接地ラインに接続され、コレクタは抵抗２と
トランジスタ１４との接続点に接続し、ここをホールド
回路の出力端子５０としている。入力されるビデオ信号
のペデスタルレベルは基準電圧Ｖｒｅｆより高いので、
クランプパルスが与えられてトランジスタ１６がオンし
ているときにはトランジスタ１４に電流が流れ、これに
よりトランジスタ１１がオンしてコンデンサ９がそのコ
レクタ電流で充電される。
４を介して接地ラインに接続され、コレクタは抵抗２と
トランジスタ１４との接続点に接続し、ここをホールド
回路の出力端子５０としている。入力されるビデオ信号
のペデスタルレベルは基準電圧Ｖｒｅｆより高いので、
クランプパルスが与えられてトランジスタ１６がオンし
ているときにはトランジスタ１４に電流が流れ、これに
よりトランジスタ１１がオンしてコンデンサ９がそのコ
レクタ電流で充電される。
【０００７】一方トランジスタ１６オフ時は、コンデン
サ９がトランジスタ６などの放電回路から放電する。こ
のような動作の反復により、トランジスタ１４のベース
または出力端子５０の電圧は基準電圧Ｖｒｅｆに等しく
なる。
サ９がトランジスタ６などの放電回路から放電する。こ
のような動作の反復により、トランジスタ１４のベース
または出力端子５０の電圧は基準電圧Ｖｒｅｆに等しく
なる。
【０００８】このように特開昭６４−７８００８号公報
では、放電回路を３つのトランジスタのダーリントン接
続としたことで放電回路のインピーダンスを高めている
ので、放電時定数が大きくコンデンサの容量不足を補え
る。
では、放電回路を３つのトランジスタのダーリントン接
続としたことで放電回路のインピーダンスを高めている
ので、放電時定数が大きくコンデンサの容量不足を補え
る。
【０００９】
【発明が解決しようとする課題】このようなホールド回
路では、充電時定数が大きいことも望まれる。つまりビ
デオ信号の数個のＨで基準電圧Ｖｒｅｆになることが望
まれる。これは、１、２Ｈでホールドさせると、ノイズ
でクランプレベルが変動し、画像の安定を欠くからであ
る。そこで充電回路の抵抗１０の抵抗値を大とすること
が考えられるが、集積回路では大きい値の抵抗を精度よ
くコントロールすることができない。
路では、充電時定数が大きいことも望まれる。つまりビ
デオ信号の数個のＨで基準電圧Ｖｒｅｆになることが望
まれる。これは、１、２Ｈでホールドさせると、ノイズ
でクランプレベルが変動し、画像の安定を欠くからであ
る。そこで充電回路の抵抗１０の抵抗値を大とすること
が考えられるが、集積回路では大きい値の抵抗を精度よ
くコントロールすることができない。
【００１０】他の方法として、トランジスタ１１のコレ
クタ電流を小さくすることで、充電時間を長くすること
が考えられる。これには、抵抗１７の抵抗値を大として
トランジスタ１４、１６を流れる電流を小さくすればよ
い。しかし、このようにするとスィッチングをするトラ
ンジスタ１６の動作が不安定になり、正確なホールド動
作ができない。
クタ電流を小さくすることで、充電時間を長くすること
が考えられる。これには、抵抗１７の抵抗値を大として
トランジスタ１４、１６を流れる電流を小さくすればよ
い。しかし、このようにするとスィッチングをするトラ
ンジスタ１６の動作が不安定になり、正確なホールド動
作ができない。
【００１１】一方、放電回路について、他の問題があ
る。ビデオ信号にノイズが重畳した場合、トランジスタ
１４のベース電位又は出力電圧が基準電圧Ｖｒｅｆより
低くなることがある。このように出力電圧がＶｒｅｆよ
り低くなると、トランジスタ１４側には電流が流れず、
コンデンサ９への充電がおこなわれないうえ、高い放電
時定数のために出力端子５０の電位の上昇が遅れる。つ
まり、充電時定数が小さく、ノイズの影響をうけやすい
と、放電時定数の大きいことが不都合を招くことにな
る。
る。ビデオ信号にノイズが重畳した場合、トランジスタ
１４のベース電位又は出力電圧が基準電圧Ｖｒｅｆより
低くなることがある。このように出力電圧がＶｒｅｆよ
り低くなると、トランジスタ１４側には電流が流れず、
コンデンサ９への充電がおこなわれないうえ、高い放電
時定数のために出力端子５０の電位の上昇が遅れる。つ
まり、充電時定数が小さく、ノイズの影響をうけやすい
と、放電時定数の大きいことが不都合を招くことにな
る。
【００１２】図２はこれを解決するために他の放電ルー
トを追加した回路を示している。トランジスタ２５、２
６の直列回路を電源端子１と接地ラインとの間に接続
し、トランジスタ１５のコレクタをトランジスタ２５の
ベースに接続する。トランジスタ２６にはこれとミラー
回路を構成するようにトランジスタ２７を接続し、トラ
ンジスタ２７のコレクタをコンデンサ９の端子に接続す
る。
トを追加した回路を示している。トランジスタ２５、２
６の直列回路を電源端子１と接地ラインとの間に接続
し、トランジスタ１５のコレクタをトランジスタ２５の
ベースに接続する。トランジスタ２６にはこれとミラー
回路を構成するようにトランジスタ２７を接続し、トラ
ンジスタ２７のコレクタをコンデンサ９の端子に接続す
る。
【００１３】このような回路を設けておくと、トランジ
スタ１５がオンしたときに、トランジスタ２５、２６が
オンし、この直列回路に流れる電流と等しい電流がトラ
ンジスタ２７に流れ、これがコンデンサの放電電流とな
る。これにより一応の問題が解決されるが、トランジス
タ個々の増幅率の差による特性上のばらつきが存在し、
ペデスタルクランプ回路に使用するときは、画像の安定
性が損なわれる。
スタ１５がオンしたときに、トランジスタ２５、２６が
オンし、この直列回路に流れる電流と等しい電流がトラ
ンジスタ２７に流れ、これがコンデンサの放電電流とな
る。これにより一応の問題が解決されるが、トランジス
タ個々の増幅率の差による特性上のばらつきが存在し、
ペデスタルクランプ回路に使用するときは、画像の安定
性が損なわれる。
【００１４】この発明はトランジスタ個々の特性差に因
る不具合を解決することを目的とする。
る不具合を解決することを目的とする。
【００１５】
【課題を解決するための手段】本発明に係るホールド回
路は、エミッタが共通接続されたトランジスタ対を有
し、第１入力端子に基準電圧が、また第２入力端子にホ
ールド対象電圧が与えられる差動増幅器と、該差動増幅
器の２つの入力電圧の差に応じて流れる電流によってそ
のコレクタ電流を支配される第１ＰＮＰトランジスタ
と、第１ＰＮＰトランジスタのベースに１端子を接続さ
れ、そのべース電流で充電されるコンデンサと、該コン
デンサの前記１端子に接続された放電回路と、該コンデ
ンサがベースに接続してあり、第２入力端子の電圧が基
準電圧より低い場合に導通し、前記コンデンサを放電さ
せるようになしてある第１ＮＰＮトランジスタと、前記
差動増幅器の２つの入力電圧の差に応じて流れる電流に
よってそのコレクタ電流を支配される第２ＮＰＮトラン
ジスタと第１ＰＮＰトランジスタ及び第２ＰＮＰトラン
ジスタの直列回路とで第２ＮＰＮトランジスタ及び第２
ＰＮＰトランジスタの両ベースを接続して形成した回路
と、前記差動増幅器に流れる電流と等しい電流が流れる
ようになしてある第３ＮＰＮトランジスタとを備え、前
記差動増幅器に流れる電流を第３ＮＰＮトランジスタの
エミッタ接地電流増幅率に比例する値にしてあることを
特徴とする。
路は、エミッタが共通接続されたトランジスタ対を有
し、第１入力端子に基準電圧が、また第２入力端子にホ
ールド対象電圧が与えられる差動増幅器と、該差動増幅
器の２つの入力電圧の差に応じて流れる電流によってそ
のコレクタ電流を支配される第１ＰＮＰトランジスタ
と、第１ＰＮＰトランジスタのベースに１端子を接続さ
れ、そのべース電流で充電されるコンデンサと、該コン
デンサの前記１端子に接続された放電回路と、該コンデ
ンサがベースに接続してあり、第２入力端子の電圧が基
準電圧より低い場合に導通し、前記コンデンサを放電さ
せるようになしてある第１ＮＰＮトランジスタと、前記
差動増幅器の２つの入力電圧の差に応じて流れる電流に
よってそのコレクタ電流を支配される第２ＮＰＮトラン
ジスタと第１ＰＮＰトランジスタ及び第２ＰＮＰトラン
ジスタの直列回路とで第２ＮＰＮトランジスタ及び第２
ＰＮＰトランジスタの両ベースを接続して形成した回路
と、前記差動増幅器に流れる電流と等しい電流が流れる
ようになしてある第３ＮＰＮトランジスタとを備え、前
記差動増幅器に流れる電流を第３ＮＰＮトランジスタの
エミッタ接地電流増幅率に比例する値にしてあることを
特徴とする。
【００１６】
【作用】このホールド回路では、差動増幅器に流れる電
流を第３ＮＰＮトランジスタのエミッタ接地電流増幅率
に比例する値にしてあるので、ＮＰＮ型のトランジスタ
の個々の増幅率のばらつきに影響されない。
流を第３ＮＰＮトランジスタのエミッタ接地電流増幅率
に比例する値にしてあるので、ＮＰＮ型のトランジスタ
の個々の増幅率のばらつきに影響されない。
【００１７】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。図３は本発明の実施例の回路図である。
図３において、３１は差動増幅器を示し、二つのＰＮＰ
トランジスタ１４、１５のエミッタを共通に接続してあ
る。これらのエミッタをスィッチンング用のＰＮＰトラ
ンジスタ１６、抵抗１７を介して電源端子２４に接続し
ている。電源端子２４に連なる抵抗２２、ＰＮＰトラン
ジスタ２１および抵抗２２の直列回路に直列にＮＰＮト
ランジスタ４１（第３ＮＰＮトランジスタ）を接続し、
そのベースに微小定電流源４０を接続してある。トラン
ジスタ２１、１６のベースが接続され、これらのベース
と電源端子２４との間にＰＮＰトランジスタ１９が接続
されている。トランジスタ２１のエミッタ・ベース間は
接続されている。
いて詳述する。図３は本発明の実施例の回路図である。
図３において、３１は差動増幅器を示し、二つのＰＮＰ
トランジスタ１４、１５のエミッタを共通に接続してあ
る。これらのエミッタをスィッチンング用のＰＮＰトラ
ンジスタ１６、抵抗１７を介して電源端子２４に接続し
ている。電源端子２４に連なる抵抗２２、ＰＮＰトラン
ジスタ２１および抵抗２２の直列回路に直列にＮＰＮト
ランジスタ４１（第３ＮＰＮトランジスタ）を接続し、
そのベースに微小定電流源４０を接続してある。トラン
ジスタ２１、１６のベースが接続され、これらのベース
と電源端子２４との間にＰＮＰトランジスタ１９が接続
されている。トランジスタ２１のエミッタ・ベース間は
接続されている。
【００１８】トランジスタ１９のベース２３にはクラン
プパルスが入力され、これが”Ｈ”のときトランジスタ
１６がオンする。トランジスタ１５のベースには直流電
源１８から基準電圧Ｖｒｅｆが与えられている。トラン
ジスタ１４のベースには端子１から抵抗２を介して、例
えばＮＴＳＣのビデオ信号が与えられる。
プパルスが入力され、これが”Ｈ”のときトランジスタ
１６がオンする。トランジスタ１５のベースには直流電
源１８から基準電圧Ｖｒｅｆが与えられている。トラン
ジスタ１４のベースには端子１から抵抗２を介して、例
えばＮＴＳＣのビデオ信号が与えられる。
【００１９】電源端子２４と接地ラインとの間には、Ｐ
ＮＰトランジスタ２９（第２ＰＮＰトランジスタ）及び
ＰＮＰトランジスタ１２（第１ＰＮＰトランジスタ）の
直列回路と、ＮＰＮトランジスタ２８０（第２ＮＰＮト
ランジスタ）、ＮＰＮトランジスタ１１０及び抵抗１０
０の直列回路とが設けられ、ＰＮＰトランジスタ２９及
びＮＰＮトランジスタ２８０の両ベースは接続されてい
る。
ＮＰトランジスタ２９（第２ＰＮＰトランジスタ）及び
ＰＮＰトランジスタ１２（第１ＰＮＰトランジスタ）の
直列回路と、ＮＰＮトランジスタ２８０（第２ＮＰＮト
ランジスタ）、ＮＰＮトランジスタ１１０及び抵抗１０
０の直列回路とが設けられ、ＰＮＰトランジスタ２９及
びＮＰＮトランジスタ２８０の両ベースは接続されてい
る。
【００２０】コンデンサ９はＰＮＰトランジスタ１２の
ベースと接地ラインとの間に接続されており、トランジ
スタ１２のベース電流で充電される。ＮＰＮトランジス
タ６、５、３をダーリントン接続し、トランジスタ６の
ベースをコンデンサ９に接続している回路は放電回路で
ある。終段のＮＰＮトランジスタ３のエミッタは抵抗４
を介して接地ラインに接続され、コレクタは抵抗２とＰ
ＮＰトランジスタ１４との接続点に接続し、ここをホー
ルド回路の出力端子５０としている。トランジスタ６の
エミッタはＮＰＮトランジスタ７のコレクタに接続さ
れ、トランジスタ７のエミッタは接地され、ベースは抵
抗８を介して接地されている。
ベースと接地ラインとの間に接続されており、トランジ
スタ１２のベース電流で充電される。ＮＰＮトランジス
タ６、５、３をダーリントン接続し、トランジスタ６の
ベースをコンデンサ９に接続している回路は放電回路で
ある。終段のＮＰＮトランジスタ３のエミッタは抵抗４
を介して接地ラインに接続され、コレクタは抵抗２とＰ
ＮＰトランジスタ１４との接続点に接続し、ここをホー
ルド回路の出力端子５０としている。トランジスタ６の
エミッタはＮＰＮトランジスタ７のコレクタに接続さ
れ、トランジスタ７のエミッタは接地され、ベースは抵
抗８を介して接地されている。
【００２１】基準電圧入力側のトランジスタ１５のコレ
クタは、ＮＰＮトランジスタ３８、抵抗３９の直列回路
を介して接地ラインに連なっている。この直列回路はト
ランジスタ１１０、抵抗１００の直列回路とミラー回路
を構成するように接続され、各直列回路には同じ電流が
流れるようになっている。ホールド対象の電圧が入力さ
れる方のトランジスタ１４のコレクタは、ＮＰＮトラン
ジスタ３５、抵抗３７の直列回路を介して接地ラインに
連なっている。
クタは、ＮＰＮトランジスタ３８、抵抗３９の直列回路
を介して接地ラインに連なっている。この直列回路はト
ランジスタ１１０、抵抗１００の直列回路とミラー回路
を構成するように接続され、各直列回路には同じ電流が
流れるようになっている。ホールド対象の電圧が入力さ
れる方のトランジスタ１４のコレクタは、ＮＰＮトラン
ジスタ３５、抵抗３７の直列回路を介して接地ラインに
連なっている。
【００２２】この直列回路はＮＰＮトランジスタ３４、
抵抗３６の直列回路とミラー回路を構成するように接続
されている。トランジスタ３４のコレクタはＮＰＮトラ
ンジスタ３３（第１ＮＰＮトランジスタ）のエミッタに
接続されている。トランジスタ３３のコレクタは電源端
子２４に、ベースはコンデンサ９に接続されている。
抵抗３６の直列回路とミラー回路を構成するように接続
されている。トランジスタ３４のコレクタはＮＰＮトラ
ンジスタ３３（第１ＮＰＮトランジスタ）のエミッタに
接続されている。トランジスタ３３のコレクタは電源端
子２４に、ベースはコンデンサ９に接続されている。
【００２３】次にこの回路の動作を説明する。クランプ
パルスによってトランジスタ１６がオンし、差動増幅器
３１への入力電圧が基準電圧Ｖｒｅｆより高い場合は、
トランジスタ１５、３８側がオンし、これらと同電流が
トランジスタ１１０に流れる。逆に入力電圧が低くなる
と、トランジスタ１４、３５がオンし、これらと同電流
がトランジスタ３３、３４に流れる。トランジスタ３
３、３４のコレクタ電流をＩｃ、トランジスタ３３のエ
ミッタ接地電流増幅率をβとすると、トランジスタ３３
のベース電流はＩｃ／βとなる。
パルスによってトランジスタ１６がオンし、差動増幅器
３１への入力電圧が基準電圧Ｖｒｅｆより高い場合は、
トランジスタ１５、３８側がオンし、これらと同電流が
トランジスタ１１０に流れる。逆に入力電圧が低くなる
と、トランジスタ１４、３５がオンし、これらと同電流
がトランジスタ３３、３４に流れる。トランジスタ３
３、３４のコレクタ電流をＩｃ、トランジスタ３３のエ
ミッタ接地電流増幅率をβとすると、トランジスタ３３
のベース電流はＩｃ／βとなる。
【００２４】つまり、低電圧入力の場合、コンデンサ９
の放電がトランジスタ３３側から行われるのであるが、
図２の回路の１／βの放電電流になるので、出力電圧の
回復は緩やかにおこなわれる。したがってペデスタルク
ランプ回路に使用するときは、画像の安定性が高まる。
クランプ回路によりビデオ信号をクランプしても、前段
回路の構成によっては、ビデオ信号の平均輝度レベルが
高い方へ変動すると、ペデスタルレベルが低い方向へ変
動し、入力電圧（ホールド対象電圧）が基準電圧Ｖｒｅ
ｆより低くなることがある。
の放電がトランジスタ３３側から行われるのであるが、
図２の回路の１／βの放電電流になるので、出力電圧の
回復は緩やかにおこなわれる。したがってペデスタルク
ランプ回路に使用するときは、画像の安定性が高まる。
クランプ回路によりビデオ信号をクランプしても、前段
回路の構成によっては、ビデオ信号の平均輝度レベルが
高い方へ変動すると、ペデスタルレベルが低い方向へ変
動し、入力電圧（ホールド対象電圧）が基準電圧Ｖｒｅ
ｆより低くなることがある。
【００２５】微小定電流源４０で電流Ｉを流すと、トラ
ンジスタ４１には、βN Ｉのコレクタ電流が流れる。β
N はＮＰＮトランジスタのエミッタ接地電流増幅率であ
る。この電流はトランジスタ４１と直列のトランジスタ
２１、トランジスタ２１とミラー回路を構成するトラン
ジスタ１６にも流れる。トランジスタ１４側に流れる電
流の割合をＡ（≦１）とすると、トランジスタ１４、１
５をそれぞれ流れる電流はＡβN Ｉ，（１−Ａ）βN Ｉ
となる。
ンジスタ４１には、βN Ｉのコレクタ電流が流れる。β
N はＮＰＮトランジスタのエミッタ接地電流増幅率であ
る。この電流はトランジスタ４１と直列のトランジスタ
２１、トランジスタ２１とミラー回路を構成するトラン
ジスタ１６にも流れる。トランジスタ１４側に流れる電
流の割合をＡ（≦１）とすると、トランジスタ１４、１
５をそれぞれ流れる電流はＡβN Ｉ，（１−Ａ）βN Ｉ
となる。
【００２６】（１−Ａ）βN Ｉはトランジスタ１５に直
列のトランジスタ３８、トランジスタ３８とミラー回路
を構成するトランジスタ１１０、さらにはトランジスタ
１１０に直列のトランジスタ２８０にも流れる。
列のトランジスタ３８、トランジスタ３８とミラー回路
を構成するトランジスタ１１０、さらにはトランジスタ
１１０に直列のトランジスタ２８０にも流れる。
【００２７】一方、ＡβN Ｉはトランジスタ１４に直列
のトランジスタ３５、トランジスタ３５とミラー回路を
構成するトランジスタ３４、トランジスタ３４に直列の
トランジスタ３３にも流れる。
のトランジスタ３５、トランジスタ３５とミラー回路を
構成するトランジスタ３４、トランジスタ３４に直列の
トランジスタ３３にも流れる。
【００２８】トランジスタ２８０のベース電流はコレク
タ電流（１−Ａ）βN Ｉの１／βNであり、（１−Ａ）
Ｉとなる。βP をＰＮＰトランジスタのエミッタ接地電
流増幅率とすると、トランジスタ２９、１２のコレクタ
電流は（１−Ａ）βP Ｉとなる。従って、トランジスタ
１２のベース電流、つまり、コンデンサ９の充電電流は
（１−Ａ）Ｉとなる。一方、前述のようにトランジスタ
３３のコレクタ電流はＡβN Ｉであるから、そのベース
電流、つまりコンデンサ９の放電電流はＡＩとなる。
タ電流（１−Ａ）βN Ｉの１／βNであり、（１−Ａ）
Ｉとなる。βP をＰＮＰトランジスタのエミッタ接地電
流増幅率とすると、トランジスタ２９、１２のコレクタ
電流は（１−Ａ）βP Ｉとなる。従って、トランジスタ
１２のベース電流、つまり、コンデンサ９の充電電流は
（１−Ａ）Ｉとなる。一方、前述のようにトランジスタ
３３のコレクタ電流はＡβN Ｉであるから、そのベース
電流、つまりコンデンサ９の放電電流はＡＩとなる。
【００２９】このような実施例では、コンデンサ９の充
放電電流はＰＮＰ、ＮＰＮトランジスタの増幅率の差に
依存しないので、Ａはおよそ０．５になる。この実施例
では充放電電流にβN 、βP とも関係しないから、ＩＣ
個々の充放電電流のばらつきがない。
放電電流はＰＮＰ、ＮＰＮトランジスタの増幅率の差に
依存しないので、Ａはおよそ０．５になる。この実施例
では充放電電流にβN 、βP とも関係しないから、ＩＣ
個々の充放電電流のばらつきがない。
【００３０】
【発明の効果】以上のような本発明による場合は、定電
流源を設けることでトランジスタの個々の増幅率の差に
よる特性上のばらつきが皆無となる。
流源を設けることでトランジスタの個々の増幅率の差に
よる特性上のばらつきが皆無となる。
【図１】従来のホールド回路の回路図である。
【図２】放電回路を２つ有する従来のホールド回路の回
路図である。
路図である。
【図３】本発明の実施例の回路図である。
９ コンデンサ １１０ トランジスタ（ＮＰＮトランジスタ） １２ トランジスタ（ＰＮＰトランジスタ、第１ＰＮＰ
トランジスタ） ２９ トランジスタ（ＰＮＰトランジスタ、第２ＰＮＰ
トランジスタ） ３１ 差動増幅器 ３３ トランジスタ（ＮＰＮトランジスタ、第１ＮＰＮ
トランジスタ） ４０ 微小定電流源 ４１ トランジスタ（ＮＰＮトランジスタ、第３ＮＰＮ
トランジスタ） ２８０ トランジスタ（ＮＰＮトランジスタ、第２ＮＰ
Ｎトランジスタ）
トランジスタ） ２９ トランジスタ（ＰＮＰトランジスタ、第２ＰＮＰ
トランジスタ） ３１ 差動増幅器 ３３ トランジスタ（ＮＰＮトランジスタ、第１ＮＰＮ
トランジスタ） ４０ 微小定電流源 ４１ トランジスタ（ＮＰＮトランジスタ、第３ＮＰＮ
トランジスタ） ２８０ トランジスタ（ＮＰＮトランジスタ、第２ＮＰ
Ｎトランジスタ）
Claims (1)
- 【請求項１】 エミッタが共通接続されたトランジスタ
対を有し、第１入力端子に基準電圧が、また第２入力端
子にホールド対象電圧が与えられる差動増幅器と、該差
動増幅器の２つの入力電圧の差に応じて流れる電流によ
ってそのコレクタ電流を支配される第１ＰＮＰトランジ
スタと、第１ＰＮＰトランジスタのベースに１端子を接
続され、そのべース電流で充電されるコンデンサと、該
コンデンサの前記１端子に接続された放電回路と、該コ
ンデンサがベースに接続してあり、第２入力端子の電圧
が基準電圧より低い場合に導通し、前記コンデンサを放
電させるようになしてある第１ＮＰＮトランジスタと、
前記差動増幅器の２つの入力電圧の差に応じて流れる電
流によってそのコレクタ電流を支配される第２ＮＰＮト
ランジスタと第１ＰＮＰトランジスタ及び第２ＰＮＰト
ランジスタの直列回路とで第２ＮＰＮトランジスタ及び
第２ＰＮＰトランジスタの両ベースを接続して形成した
回路と、前記差動増幅器に流れる電流と等しい電流が流
れるようになしてある第３ＮＰＮトランジスタとを備
え、前記差動増幅器に流れる電流を第３ＮＰＮトランジ
スタのエミッタ接地電流増幅率に比例する値にしてある
ことを特徴とするホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/794,143 US5148055A (en) | 1990-11-19 | 1991-11-19 | Holding circuit for providing a large time constant by using a base current to charge the capacitor |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-313472 | 1990-11-19 | ||
| JP31347290 | 1990-11-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537310A JPH0537310A (ja) | 1993-02-12 |
| JP2698266B2 true JP2698266B2 (ja) | 1998-01-19 |
Family
ID=18041717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3344175A Expired - Lifetime JP2698266B2 (ja) | 1990-11-19 | 1991-11-09 | ホールド回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0487037B1 (ja) |
| JP (1) | JP2698266B2 (ja) |
| CA (1) | CA2055858C (ja) |
| DE (1) | DE69119363T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5379512B2 (ja) * | 2009-02-18 | 2013-12-25 | 新日本無線株式会社 | 映像信号クランプ回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1214602B (it) * | 1985-04-24 | 1990-01-18 | Ates Componenti Elettron | Stadio oscillatore rc a differenti soglie di commutazione, in particolare per monitor. |
| KR950013443B1 (ko) * | 1987-09-18 | 1995-11-08 | 상요 덴기 가부시기가이샤 | Ic화에 적합한 피이크 홀드 회로 |
| JPH01254106A (ja) * | 1988-04-04 | 1989-10-11 | Makoto Kikuchi | ベルト |
-
1991
- 1991-11-09 JP JP3344175A patent/JP2698266B2/ja not_active Expired - Lifetime
- 1991-11-19 EP EP19910119742 patent/EP0487037B1/en not_active Expired - Lifetime
- 1991-11-19 DE DE1991619363 patent/DE69119363T2/de not_active Expired - Fee Related
- 1991-11-19 CA CA 2055858 patent/CA2055858C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0487037A3 (en) | 1993-01-13 |
| JPH0537310A (ja) | 1993-02-12 |
| EP0487037B1 (en) | 1996-05-08 |
| DE69119363D1 (de) | 1996-06-13 |
| CA2055858A1 (en) | 1992-05-20 |
| EP0487037A2 (en) | 1992-05-27 |
| DE69119363T2 (de) | 1997-01-02 |
| CA2055858C (en) | 1998-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04315207A (ja) | 電源回路 | |
| JPS62292076A (ja) | 周期信号の基準レベル調整回路 | |
| JP2698266B2 (ja) | ホールド回路 | |
| US5148055A (en) | Holding circuit for providing a large time constant by using a base current to charge the capacitor | |
| US5155429A (en) | Threshold voltage generating circuit | |
| KR100291237B1 (ko) | 클램프 회로 | |
| JP2931701B2 (ja) | クランプ回路 | |
| JP3336388B2 (ja) | 半導体集積回路 | |
| JP2002524958A (ja) | 電子回路 | |
| JP3089735B2 (ja) | 電流出力回路 | |
| JP3086613B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JP2931713B2 (ja) | クランプ回路 | |
| JPS6022862A (ja) | 電源回路 | |
| JP2000261260A (ja) | 電圧・電流変換回路 | |
| JPH0139014Y2 (ja) | ||
| JP3074888B2 (ja) | 半導体集積回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPH05206759A (ja) | ベース電流補償回路 | |
| JPH0252884B2 (ja) | ||
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JP3128315B2 (ja) | 差動増幅回路 | |
| JP3843481B2 (ja) | サンプルホールド回路 | |
| JP3041917B2 (ja) | ピークホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 15 |