JP2550416B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2550416B2 JP2550416B2 JP1254106A JP25410689A JP2550416B2 JP 2550416 B2 JP2550416 B2 JP 2550416B2 JP 1254106 A JP1254106 A JP 1254106A JP 25410689 A JP25410689 A JP 25410689A JP 2550416 B2 JP2550416 B2 JP 2550416B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は映像信号のクランプ回路に関し、特にはモノ
リシックICにおけるクランプ回路に関する。
リシックICにおけるクランプ回路に関する。
従来の技術 従来より種々の映像信号のクランプ回路が用いられて
きた。その一例を第３図に示す。
きた。その一例を第３図に示す。
トランジスタQ101,Q102,抵抗R101,R102,定電流源I101
は増幅器を兼ねたレベルシフト回路（２）を構成する。
入力端（１）の電圧V101とトランジスタQ102のベース電
圧を間にΔV101＝VQ12B−V101の微小な電圧差がある場
合、出力端の電圧V102は、NPNトランジスタの電流増幅
率が十分大きい時、 となる。すなわちこれはQ102のベース電圧VQ102BがΔV
Q102B変化すれば、出力端（３）の電圧V102が だけ変化することを示している。
は増幅器を兼ねたレベルシフト回路（２）を構成する。
入力端（１）の電圧V101とトランジスタQ102のベース電
圧を間にΔV101＝VQ12B−V101の微小な電圧差がある場
合、出力端の電圧V102は、NPNトランジスタの電流増幅
率が十分大きい時、 となる。すなわちこれはQ102のベース電圧VQ102BがΔV
Q102B変化すれば、出力端（３）の電圧V102が だけ変化することを示している。
トランジスタQ105,Q108,抵抗R103,定電流源I103は、
出力端（３）の電圧V102と基準電圧VR101との差を検出
する誤差増幅器（４）を構成している。ΔV102＝V102−
VR101なる差電圧がある時、PNPトランジスタの電流増幅
率が十分大きいとすると、トランジスタQ108のコレクタ
電流IQ108Cは、 となる。一方、R104＝R105の時トランジスタQ109のコレ
クタ電流IQ109Cは、 IQ109C＝I103 …… となる。式と式より、トランジスタQ104のベース電
流を無視すると、容量C101にはΔV102/R103の充電電流
が流れる。
出力端（３）の電圧V102と基準電圧VR101との差を検出
する誤差増幅器（４）を構成している。ΔV102＝V102−
VR101なる差電圧がある時、PNPトランジスタの電流増幅
率が十分大きいとすると、トランジスタQ108のコレクタ
電流IQ108Cは、 となる。一方、R104＝R105の時トランジスタQ109のコレ
クタ電流IQ109Cは、 IQ109C＝I103 …… となる。式と式より、トランジスタQ104のベース電
流を無視すると、容量C101にはΔV102/R103の充電電流
が流れる。
NTSC方式の映像信号では、63.5μｓ周期で約４μｓ幅
のゲートパルスが入力され、この期間だけ上記の動作が
おこなわれる。それ以外の時はトランジスタQ106,Q107
がオンし、Q105,Q108,Q109がオフし、容量C101の両端電
圧は保持される。１回のゲートパルスで変化する容量C
101の両端電圧ΔVC101は、ゲートパルスの幅をtGとする
と、 となる。容量C101の両端電圧の変化量とトランジスタQ
102のベース電圧の変化量は等しいから、出力端の電圧
の変化量ΔV102′は、 となる。これは出力端の電圧V102と基準電圧VR101との
間にΔV102の差電圧が発生した時には、これを１回のゲ
ートパルスでΔV102′戻すようクランプ回路が働くこと
を意味している。仮に、tG＝４×10-6S,R102/R101＝2,
ΔV102′／ΔU102＝−0.2とするとR103C101＝４×10-5
となる。
のゲートパルスが入力され、この期間だけ上記の動作が
おこなわれる。それ以外の時はトランジスタQ106,Q107
がオンし、Q105,Q108,Q109がオフし、容量C101の両端電
圧は保持される。１回のゲートパルスで変化する容量C
101の両端電圧ΔVC101は、ゲートパルスの幅をtGとする
と、 となる。容量C101の両端電圧の変化量とトランジスタQ
102のベース電圧の変化量は等しいから、出力端の電圧
の変化量ΔV102′は、 となる。これは出力端の電圧V102と基準電圧VR101との
間にΔV102の差電圧が発生した時には、これを１回のゲ
ートパルスでΔV102′戻すようクランプ回路が働くこと
を意味している。仮に、tG＝４×10-6S,R102/R101＝2,
ΔV102′／ΔU102＝−0.2とするとR103C101＝４×10-5
となる。
発明が解決しようとする課題 一般に、モノリシックICに制御性のよい100KΩ以上の
抵抗や100pF以上の容量を内蔵するのは困難であるた
め、上記従来の回路では容量C101は外付けとなる。
抵抗や100pF以上の容量を内蔵するのは困難であるた
め、上記従来の回路では容量C101は外付けとなる。
ところで、ビデオ・ムービー，液晶カラーテレビ等の
小型であることにより付加価値が上る映像機器の登場に
より、映像信号処理回路に対する部品点数の削減、或い
はモノリシックICの端子数の削減といった要求が強まっ
ている。
小型であることにより付加価値が上る映像機器の登場に
より、映像信号処理回路に対する部品点数の削減、或い
はモノリシックICの端子数の削減といった要求が強まっ
ている。
本発明はこのような点に鑑み、容量をモノリシックIC
に内蔵させることができるようにしたクランプ回路を提
供することを目的とする。
に内蔵させることができるようにしたクランプ回路を提
供することを目的とする。
課題を解決するための手段 上記の目的を達成する本発明のクランプ回路は、出力
端の電圧と基準電圧との差の検出を行ない、その差を電
流で出力する誤差増幅器と、該誤差増幅器より出力され
た電流をコレクタ電流又はエミッタ電流とするトランジ
スタと、前記出力端の電圧と基準電圧とが等しい時の該
トランジスタのベース電流に等しい電流を供給する回路
手段と、該回路手段と前記誤差増幅器を一定時間動作さ
せ他の時間は動作させない切替え手段と、前記回路手段
の出力電流と前記トランジスタのベース電流の差電流で
充放電する容量と、該容量の両端電圧に応じて入力端か
ら出力端へのレベルシフト量が変化するレベルシフト回
路より構成され、出力端の電圧が基準電圧にクランプさ
れるように構成されている。
端の電圧と基準電圧との差の検出を行ない、その差を電
流で出力する誤差増幅器と、該誤差増幅器より出力され
た電流をコレクタ電流又はエミッタ電流とするトランジ
スタと、前記出力端の電圧と基準電圧とが等しい時の該
トランジスタのベース電流に等しい電流を供給する回路
手段と、該回路手段と前記誤差増幅器を一定時間動作さ
せ他の時間は動作させない切替え手段と、前記回路手段
の出力電流と前記トランジスタのベース電流の差電流で
充放電する容量と、該容量の両端電圧に応じて入力端か
ら出力端へのレベルシフト量が変化するレベルシフト回
路より構成され、出力端の電圧が基準電圧にクランプさ
れるように構成されている。
また本発明のクランプ回路は出力端の電圧と基準電圧
との差の検出をおこなう比較部とその比較部の出力に応
じた電流を出力する電流出力部とから成る誤差増幅器
と、前記誤差増幅器の電流出力部に微小電流を駆動電流
として供給する定電流回路と、前記出力端の電圧と基準
電圧とが等しい時該誤差増幅器の出力電流に等しい電流
を供給する回路手段と、該回路手段と前記誤差増幅器を
一定時間動作させ他の時間は動作させない切替え手段
と、前記回路手段の出力電流と前記誤差増幅器の出力電
流の差電流で充放電する容量と、該容量の両端電圧に応
じて入力端から出力端へのレベルシフト量が変化するレ
ベルシフト回路より構成され、出力端の電圧が基準電圧
にクランプされるように構成してもよい。
との差の検出をおこなう比較部とその比較部の出力に応
じた電流を出力する電流出力部とから成る誤差増幅器
と、前記誤差増幅器の電流出力部に微小電流を駆動電流
として供給する定電流回路と、前記出力端の電圧と基準
電圧とが等しい時該誤差増幅器の出力電流に等しい電流
を供給する回路手段と、該回路手段と前記誤差増幅器を
一定時間動作させ他の時間は動作させない切替え手段
と、前記回路手段の出力電流と前記誤差増幅器の出力電
流の差電流で充放電する容量と、該容量の両端電圧に応
じて入力端から出力端へのレベルシフト量が変化するレ
ベルシフト回路より構成され、出力端の電圧が基準電圧
にクランプされるように構成してもよい。
作 用 このような構成によれば、容量の充放電が微小電流
（例えばトランジスタのベース電流）でなされるため、
容量の値は例えば従来のほぼ1/（トランジスタの電流増
幅率hFE）の大きさでクランプ動作を実現できる。
（例えばトランジスタのベース電流）でなされるため、
容量の値は例えば従来のほぼ1/（トランジスタの電流増
幅率hFE）の大きさでクランプ動作を実現できる。
実施例 本発明の第１実施例を第１図に示す。同図において、
トランジスタQ1,Q2,抵抗R1,R2,定電流源I1は従来のクラ
ンプ回路と同様の増幅器を兼ねたレベルシフト回路
（２）を構成する。端子（５）から与えられるゲートパ
ルス（Ｐ）がオンの時は（Q6,Q9のベース電圧）＜（Q7,
Q8のベース電圧）となり、トランジスタQ6,Q9,抵抗R3,
定電流源I3で構成される誤差増幅器（４）が動作する。
出力端（３）の電圧V2と基準電圧VR1との差をΔV1とす
ると、トランジスタQ9のコレクタ電流IQ9Cは、 となる。ここで、PNPトランジスタの電流増幅率は十分
大きく（コレクタ電流）≒（エミッタ電流）としてい
る。この時トランジスタQ11のベース電流IQ11Bは、 となる。ここでhFEPはPNPトランジスタの電流増幅率で
ある。
トランジスタQ1,Q2,抵抗R1,R2,定電流源I1は従来のクラ
ンプ回路と同様の増幅器を兼ねたレベルシフト回路
（２）を構成する。端子（５）から与えられるゲートパ
ルス（Ｐ）がオンの時は（Q6,Q9のベース電圧）＜（Q7,
Q8のベース電圧）となり、トランジスタQ6,Q9,抵抗R3,
定電流源I3で構成される誤差増幅器（４）が動作する。
出力端（３）の電圧V2と基準電圧VR1との差をΔV1とす
ると、トランジスタQ9のコレクタ電流IQ9Cは、 となる。ここで、PNPトランジスタの電流増幅率は十分
大きく（コレクタ電流）≒（エミッタ電流）としてい
る。この時トランジスタQ11のベース電流IQ11Bは、 となる。ここでhFEPはPNPトランジスタの電流増幅率で
ある。
一方、トランジスタQ15のベース電流IQ15Bは、I3/h
FEPとなる。トランジスタQ13のベース電流とトランジス
タQ15のベース電流は等しいから、トランジスタQ13のコ
レクタ電流IQ13Cは、NPNトランジスタの電流増幅率をh
FEnとすると、 となる。NPNトランジスタの電流増幅率が十分大きく、
（コレクタ電流）≒（エミッタ電流）とすると、トラン
ジスタQ12のベース電流IQ12Bは、 となる。トランジスタQ5のベース電流は極めて小さいの
で無視すると、容量C1の充放電電流IC1は式より、 となる。
FEPとなる。トランジスタQ13のベース電流とトランジス
タQ15のベース電流は等しいから、トランジスタQ13のコ
レクタ電流IQ13Cは、NPNトランジスタの電流増幅率をh
FEnとすると、 となる。NPNトランジスタの電流増幅率が十分大きく、
（コレクタ電流）≒（エミッタ電流）とすると、トラン
ジスタQ12のベース電流IQ12Bは、 となる。トランジスタQ5のベース電流は極めて小さいの
で無視すると、容量C1の充放電電流IC1は式より、 となる。
ゲートパルスがオフの時には、（Q6,Q9のベース電
圧）＞（Q7,Q8のベース電圧）となり、トランジスタQ7,
Q8がオンし、トランジスタQ6,Q9及びQ12がオフする。よ
って容量C1の充放電電流は０となり容量C1の両端電圧が
保持される。この時トランジスタQ10及び定電圧VR2はト
ランジスタQ7,Q8のコレクタを一定電圧にクランプして
いる。
圧）＞（Q7,Q8のベース電圧）となり、トランジスタQ7,
Q8がオンし、トランジスタQ6,Q9及びQ12がオフする。よ
って容量C1の充放電電流は０となり容量C1の両端電圧が
保持される。この時トランジスタQ10及び定電圧VR2はト
ランジスタQ7,Q8のコレクタを一定電圧にクランプして
いる。
１回のゲートパルスで変化する容量C1の両端電圧ΔV
C1は、ゲートパルス幅をtGとすると、 となる。容量C1の両端電圧の変化量とトランジスタQ2の
ベース電圧の変化量は等しいから、出力端（３）の電圧
の変化量ΔV1′は、 となる。これは出力端（３）の電圧V1と基準電圧VR1と
の間にΔV1の差電圧が生じた時には、これを１回のゲー
トパルスでΔV1′戻すようクランプ回路が働くことを意
味している。
C1は、ゲートパルス幅をtGとすると、 となる。容量C1の両端電圧の変化量とトランジスタQ2の
ベース電圧の変化量は等しいから、出力端（３）の電圧
の変化量ΔV1′は、 となる。これは出力端（３）の電圧V1と基準電圧VR1と
の間にΔV1の差電圧が生じた時には、これを１回のゲー
トパルスでΔV1′戻すようクランプ回路が働くことを意
味している。
式において、tG＝４×10-6S,R2/R1＝2,ΔV1′／ΔV
1＝−0.2とすると、hFEP・R3・C1＝４×10-5となる。h
FEPが100とすると、R3・C1＝４×10-7となる。仮にR3を
20KΩとすると、C1は20pFとなる。この抵抗値及び容量
値はモノリシックICに十分内蔵可能な値である。上記ト
ランジスタQ12,Q13,Q14,Q15,抵抗R4,定電流源I3は出力
端（３）の電圧V2と基準電圧VR1が等しいときのトラン
ジスタQ11のベース電流に等しい電流を供給する回路手
段（６）を構成し、トランジスタQ7,Q8,Q10はこの回路
手段（６）と誤差増幅器（４）をゲートパルス（ｐ）の
期間動作させ、他の期間は動作させない切替え手段
（７）を構成している。
1＝−0.2とすると、hFEP・R3・C1＝４×10-5となる。h
FEPが100とすると、R3・C1＝４×10-7となる。仮にR3を
20KΩとすると、C1は20pFとなる。この抵抗値及び容量
値はモノリシックICに十分内蔵可能な値である。上記ト
ランジスタQ12,Q13,Q14,Q15,抵抗R4,定電流源I3は出力
端（３）の電圧V2と基準電圧VR1が等しいときのトラン
ジスタQ11のベース電流に等しい電流を供給する回路手
段（６）を構成し、トランジスタQ7,Q8,Q10はこの回路
手段（６）と誤差増幅器（４）をゲートパルス（ｐ）の
期間動作させ、他の期間は動作させない切替え手段
（７）を構成している。
次に本発明の第２実施例を第２図に示す。同図におい
て、トランジスタQ1,Q2,抵抗R1,R2,定電流源I1は増幅器
を兼ねたレベルシフト回路（２）を構成する。すなわ
ち、トランジスタQ2のベース電圧がdVQ2B変化すれば出
力端電圧が−R2/R1dVQ2Bだけ変化する。トランジスタ
Q5,Q6,Q7,Q8,Q9,Q10,Q11,抵抗R3,定電流源I3は出力端
（３）の電圧V2と基準電圧VR1との差を検出する誤差増
幅器（４）を構成している。Ｖ（ｔ）＝V2−VR1なる差
電圧がある時、PNPトランジスタの電流増幅率が十分大
きいとすると、トランジスタQ5,Q6のコレクタ電流IQ5C,
IQ6Cはそれぞれ、 となる。IQ5C,IQ6CはトランジスタQ7,Q8で対数に圧縮さ
れトランジスタQ9,Q10のベースに加わるため、IQ5C,I
Q6CとトランジスタQ9,Q10のコレクタ電流IQ9C,IQ10Cと
の間には、 が成立する。またトランジスタQ11のコレクタ電流IQ11C
とIQ9C,IQ10Cとの間には、 IQ11C＝IQ9C＋IQ10C …… が成立する。式，式，式より トランジスタQ11とQ12とはカレントミラー回路を構成
しており、トランジスタQ11のエミッタ面積はトランジ
スタQ12のエミッタ面積の２倍に設定されているため、
トランジスタQ11とQ12のコレクタ電流IQ11C,IQ12Cの間
には、 IQ11C＝２・IQ12C …… が成立する。またトランジスタQ14とQ13もカレントミラ
ー回路を構成しているとともに、エミッタ面積が等しい
ので、 IQ13C＝IQ14C ……（イ） が成り立つ。また、Q12のコレクタはQ14のコレクタとベ
ースに接続されており、Q13とQ14のベース電流を無視す
ると、Q12のコレクタ電流IQ12CはQ14のコレクタ電流I
Q14Cに等しくなる。即ち、 IQ12C＝IQ14C ……（ロ） が成り立つ。上記（イ）と（ロ）から、 IQ14C＝IQ13C＝IQ12C …… が成立する。また、容量C1に流れ込む充電電流をIC1と
すると、 IC1＝IQ10C−IQ13C …… となり、式，式，式，式より となる。この充電電流IC1が時間dtの間容量に充電され
ることにより変化する容量C1の両端電圧をdVC1とする
と、 容量C1の両端電圧の変化量とトランジスタQ2のベース
電圧の変化量は等しいので出力端の電圧の変化量をdV
（ｔ）とすると、 となる。この微分方程式を解くと、 となり、時定数τ１でクランプされるようになる。
て、トランジスタQ1,Q2,抵抗R1,R2,定電流源I1は増幅器
を兼ねたレベルシフト回路（２）を構成する。すなわ
ち、トランジスタQ2のベース電圧がdVQ2B変化すれば出
力端電圧が−R2/R1dVQ2Bだけ変化する。トランジスタ
Q5,Q6,Q7,Q8,Q9,Q10,Q11,抵抗R3,定電流源I3は出力端
（３）の電圧V2と基準電圧VR1との差を検出する誤差増
幅器（４）を構成している。Ｖ（ｔ）＝V2−VR1なる差
電圧がある時、PNPトランジスタの電流増幅率が十分大
きいとすると、トランジスタQ5,Q6のコレクタ電流IQ5C,
IQ6Cはそれぞれ、 となる。IQ5C,IQ6CはトランジスタQ7,Q8で対数に圧縮さ
れトランジスタQ9,Q10のベースに加わるため、IQ5C,I
Q6CとトランジスタQ9,Q10のコレクタ電流IQ9C,IQ10Cと
の間には、 が成立する。またトランジスタQ11のコレクタ電流IQ11C
とIQ9C,IQ10Cとの間には、 IQ11C＝IQ9C＋IQ10C …… が成立する。式，式，式より トランジスタQ11とQ12とはカレントミラー回路を構成
しており、トランジスタQ11のエミッタ面積はトランジ
スタQ12のエミッタ面積の２倍に設定されているため、
トランジスタQ11とQ12のコレクタ電流IQ11C,IQ12Cの間
には、 IQ11C＝２・IQ12C …… が成立する。またトランジスタQ14とQ13もカレントミラ
ー回路を構成しているとともに、エミッタ面積が等しい
ので、 IQ13C＝IQ14C ……（イ） が成り立つ。また、Q12のコレクタはQ14のコレクタとベ
ースに接続されており、Q13とQ14のベース電流を無視す
ると、Q12のコレクタ電流IQ12CはQ14のコレクタ電流I
Q14Cに等しくなる。即ち、 IQ12C＝IQ14C ……（ロ） が成り立つ。上記（イ）と（ロ）から、 IQ14C＝IQ13C＝IQ12C …… が成立する。また、容量C1に流れ込む充電電流をIC1と
すると、 IC1＝IQ10C−IQ13C …… となり、式，式，式，式より となる。この充電電流IC1が時間dtの間容量に充電され
ることにより変化する容量C1の両端電圧をdVC1とする
と、 容量C1の両端電圧の変化量とトランジスタQ2のベース
電圧の変化量は等しいので出力端の電圧の変化量をdV
（ｔ）とすると、 となる。この微分方程式を解くと、 となり、時定数τ１でクランプされるようになる。
次にIQ11C,IQ12Cの微小電流を得る方法について述べ
る。
る。
トランジスタQ19,Q20,Q21,Q22,抵抗R7,R8,R9,R10,R11
は基準となる電流を決める基準電流回路（８）を構成す
る。PNP,NPNトランジスタの電流増幅率が十分大きいと
仮定すると、トランジスタQ22のエミッタ電流，コレク
タ電流，トランジスタQ20のエミッタ電流，コレクタ電
流は等しく電流I4が流れていると考えることができる。
またトランジスタQ15のエミッタ面積はトランジスタQ20
のエミッタ面積のｎ倍、抵抗R5は抵抗R8の1/n倍とする
と、トランジスタQ15のコレクタ電流IQ15Cは、 IQ15C＝nI4 …… となる。ゲート時、トランジスタQ17のベースはトラン
ジスタQ16のベースより上がっているため、トランジス
タQ18のコレクタ電流IQ18CはトランジスタQ17を通って
電源より流れ込んでいる。
は基準となる電流を決める基準電流回路（８）を構成す
る。PNP,NPNトランジスタの電流増幅率が十分大きいと
仮定すると、トランジスタQ22のエミッタ電流，コレク
タ電流，トランジスタQ20のエミッタ電流，コレクタ電
流は等しく電流I4が流れていると考えることができる。
またトランジスタQ15のエミッタ面積はトランジスタQ20
のエミッタ面積のｎ倍、抵抗R5は抵抗R8の1/n倍とする
と、トランジスタQ15のコレクタ電流IQ15Cは、 IQ15C＝nI4 …… となる。ゲート時、トランジスタQ17のベースはトラン
ジスタQ16のベースより上がっているため、トランジス
タQ18のコレクタ電流IQ18CはトランジスタQ17を通って
電源より流れ込んでいる。
このため、トランジスタQ22,Q11,Q12のベース電圧が
等しい条件より Ｋはボルツマン定数 Ｔは絶対温度 ｑは電子の電荷 Isは飽和電流である。
等しい条件より Ｋはボルツマン定数 Ｔは絶対温度 ｑは電子の電荷 Isは飽和電流である。
ここでI4はI4＝AIQ12Cとおいて（即ち、I4をIQ12Cの
Ａ倍に設定して）、整理すると、 となる。仮に、Ａ＝300,n＝2,R4＝R10＝4.6kとすると、
IQ12C＝0.11μＡの電流が得られる。この時I4は0.11μ
Ａ×300＝33μＡである。
Ａ倍に設定して）、整理すると、 となる。仮に、Ａ＝300,n＝2,R4＝R10＝4.6kとすると、
IQ12C＝0.11μＡの電流が得られる。この時I4は0.11μ
Ａ×300＝33μＡである。
前記基準電流回路（８）及びトランジスタQ11,Q15は
誤差増幅器（４）に微小電流を供給する手段（９）を構
成し、前記基準電流回路（８）とトランジスタQ12,Q13,
Q14は出力端（３）の電圧V2と基準電圧VR1が等しいとき
の誤差増幅器の出力電圧に等しい電流を供給する回路手
段（６）を構成している。
誤差増幅器（４）に微小電流を供給する手段（９）を構
成し、前記基準電流回路（８）とトランジスタQ12,Q13,
Q14は出力端（３）の電圧V2と基準電圧VR1が等しいとき
の誤差増幅器の出力電圧に等しい電流を供給する回路手
段（６）を構成している。
次にゲートパルスによる切換動作について述べる。
ゲートパルス電圧V3が基準電圧VR3よりも高くなる場
合トランジスタQ18のコレクタ電流IQ18Cはトランジスタ
Q17を通って電源から流れ込む。逆にV3がVR3より低くな
る場合、トランジスタQ18のコレクタ電流IQ18Cはトラン
ジスタQ16と抵抗R14を通って電源より流れ込む。このた
め、トランジスタQ12,Q11のエミッタ電位を下げトラン
ジスタQ12,Q11を遮断するように働く。すなわち、容量C
1の充放電電流は流れなくなり容量Ｃの両端電圧は保持
される。而してトランジスタQ16,Q17,Q18は切換え手段
（７）を構成する。
合トランジスタQ18のコレクタ電流IQ18Cはトランジスタ
Q17を通って電源から流れ込む。逆にV3がVR3より低くな
る場合、トランジスタQ18のコレクタ電流IQ18Cはトラン
ジスタQ16と抵抗R14を通って電源より流れ込む。このた
め、トランジスタQ12,Q11のエミッタ電位を下げトラン
ジスタQ12,Q11を遮断するように働く。すなわち、容量C
1の充放電電流は流れなくなり容量Ｃの両端電圧は保持
される。而してトランジスタQ16,Q17,Q18は切換え手段
（７）を構成する。
以上のようにクランプ回路は動作し出力端子電圧V2は
基準電圧VR1にクランプされる。
基準電圧VR1にクランプされる。
仮にこのクランプ回路をゲートパルス４回分の時定
数、すなわちτ１＝４×10-6×４（sec）に設計する場
合、R2/R1＝2,I3＝33μA,IQ12C＝0.11μＡとすると式
よりR3C1＝1.07×10-7となる。R3＝10KΩとすると、C1
＝10.7pFとなるためこれらの値はモノリシックICに十分
内蔵可能な値である。
数、すなわちτ１＝４×10-6×４（sec）に設計する場
合、R2/R1＝2,I3＝33μA,IQ12C＝0.11μＡとすると式
よりR3C1＝1.07×10-7となる。R3＝10KΩとすると、C1
＝10.7pFとなるためこれらの値はモノリシックICに十分
内蔵可能な値である。
発明の効果 以上説明したように本発明によれば、クランプ回路の
容量を小さくすることができ、それによってこの容量を
モノリシックICに内蔵させることができるため外付けの
容量が不要となり、その効果は非常に大である。
容量を小さくすることができ、それによってこの容量を
モノリシックICに内蔵させることができるため外付けの
容量が不要となり、その効果は非常に大である。
第１図は本発明のクランプ回路の第１実施例の回路図で
あり、第２図は第２実施例の回路図である。第３図は従
来例の回路図である。 （２）……レベルシフト回路，（３）……出力端， （４）……誤差増幅器，（６）……回路手段， （７）……切換え手段,C1……容量， Q11……トランジスタ（第１図）， VR1……基準電圧。
あり、第２図は第２実施例の回路図である。第３図は従
来例の回路図である。 （２）……レベルシフト回路，（３）……出力端， （４）……誤差増幅器，（６）……回路手段， （７）……切換え手段,C1……容量， Q11……トランジスタ（第１図）， VR1……基準電圧。
Claims (2)
- 【請求項１】出力端の電圧と基準電圧との差の検出をお
こない、その差を電流で出力する誤差増幅器と、該誤差
増幅器より出力された電流をコレクタ電流又はエミッタ
電流とするトランジスタと、前記出力端の電圧と基準電
圧とが等しい時の該トランジスタのベース電流に等しい
電流を供給する回路手段と、該回路手段と前記誤差増幅
器を一定時間動作させ他の時間は動作させない切替え手
段と、前記回路手段の出力電流と前記トランジスタのベ
ース電流の差電流で充放電する容量と、該容量の両端電
圧に応じて入力端から出力端へのレベルシフト量が変化
するレベルシフト回路より構成され、出力端の電圧が基
準電圧にクランプされることを特徴とするクランプ回
路。 - 【請求項２】出力端の電圧と基準電圧との差の検出をお
こなう比較部とその比較部の出力に応じた電流を出力す
る電流出力部とから成る誤差増幅器と、前記誤差増幅器
の電流出力部に微小電流を駆動電流として供給する定電
流回路と、前記出力端の電圧と基準電圧とが等しい時刻
誤差増幅器の出力電流に等しい電流を供給する回路手段
と、該回路手段と前記誤差増幅器を一定時間動作させ他
の時間は動作させない切替え手段と、前記回路手段の出
力電流と前記誤差増幅器の出力電流の差電流で充放電す
る容量と、該容量の両端電圧に応じて入力端から出力端
へのレベルシフト量が変化するレベルシフト回路より構
成され、出力端の電圧が基準電圧にクランプされること
を特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254106A JP2550416B2 (ja) | 1989-09-29 | 1989-09-29 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254106A JP2550416B2 (ja) | 1989-09-29 | 1989-09-29 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117180A JPH03117180A (ja) | 1991-05-17 |
| JP2550416B2 true JP2550416B2 (ja) | 1996-11-06 |
Family
ID=17260307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254106A Expired - Fee Related JP2550416B2 (ja) | 1989-09-29 | 1989-09-29 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550416B2 (ja) |
-
1989
- 1989-09-29 JP JP1254106A patent/JP2550416B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03117180A (ja) | 1991-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550416B2 (ja) | クランプ回路 | |
| JP4427198B2 (ja) | 半導体集積回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| KR910009559B1 (ko) | 샘플 홀드 회로 | |
| US5148055A (en) | Holding circuit for providing a large time constant by using a base current to charge the capacitor | |
| JP2698266B2 (ja) | ホールド回路 | |
| JP3676595B2 (ja) | 電流検出回路 | |
| JPH0514767A (ja) | クランプ回路 | |
| JPH0575418A (ja) | 過電流検出回路 | |
| JP2974304B1 (ja) | タイマ回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JP3197807B2 (ja) | 電源電圧検出回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPH0315844B2 (ja) | ||
| JP2563380B2 (ja) | 比較回路 | |
| JPH02137421A (ja) | パルスストレッチャー回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JP2982192B2 (ja) | クランプ回路 | |
| JPH0595276A (ja) | 論理和回路 | |
| JPH03201712A (ja) | クランプ回路 | |
| JPH0484512A (ja) | クランプ回路 | |
| JPS62294974A (ja) | パルス周期検出回路 | |
| JPS638673B2 (ja) | ||
| JPH0462611B2 (ja) | ||
| JPS63178310A (ja) | 低入出力電圧差電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |