JPH03220913A - 電子コンパレータデバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はヒステリシスを有する電子コンパレータ（比較
器）デバイスに関するものであって、それが信号入力、
出力及びしきい入力を持った差動セルを含むタイプに関
するものである。

（従来の技術） よく知られているように、コンパレータ・デバイスは波
形を有する信号ならどんなものでも、与えられた参照水
準に到達する瞬間を測定する為に、多くの制御及び操作
回路中に広く用いられている。

従来のコンパレータのタイプは、例えば演算増幅器より
なり、それの非変換入力に、比較されるべき波形が印加
され、一方、参照電圧値またはしきい電圧値Ｖｓは、そ
れの変換入力上に保持されている。

コンパレータの出力は問題の信号の振幅がしきい水準よ
り下にあるか上にあるかに従って異なった値をとる。通
常は、その出力は２つの異なった水準のみをとるであろ
うから、このようにして２進機能を備えている。

コンパレータへの入力信号が１０により供給されるコン
デンサーの充放電の結果である場合には、該電圧信号は
そのコンデンサーの値に従って２つの限定された波形を
持ち得る。このような波形はそのコンデンサーの充電段
階に対応する第１の正の勾配を有する傾斜（これはその
放電段階に対応する連続した負の勾配の傾斜と一体とな
る）よりなるノコギリ歯状破線を含む。

これらカーブの図形も又付属図面の第１図に示されてい
る。

従来に従ったコンパレータは一般に、予め決められた固
定されたしきい水準を持っており、そしてそのコンパレ
ータの出力を種々な時に、入力信号波形の勾配に従って
変化させる。

それは又、そのしきい電圧の値をいわゆる「クランプ（
拘束）」電圧水準、即ち充電されているコンデンサー上
で、その入力信号の傾斜がそこから上昇するという電圧
値、より僅かに高く保つ事を考慮に入れる事もできるで
あろう。

しかしながら、そのようにする事によって、そのコンパ
レータは雑音に対して非常に敏感になり、そしてそのし
きい電圧に於ける小さな変動、及び入力と出力との間の
いわゆる「オフセットｊ電圧に対する充分な精度余裕が
なくなってしまうだろう。

（発明が解決しようとする課題） 本発明の基準になる技術的問題は、その出力変化の入力
信号波形の勾配に対する依存性を減少させ、それによっ
て従来技術に従ったデバイスに対する制限を取り除くよ
うな構造的及び機能的特性を有するコンパレータ・デバ
イスを提供する事である。

［発明の構成］ （課題を解決するための手段） 本発明がよって立つＨ決の為のアイディアは、高精度の
ヒステリシスによって、出力値に従って変わるしきい値
を持ったコンパレータを提供する事よりなる。

上記の解決の為のアイディアに従えば、その技術問題は
コンパレータ・デバイスが該出力に接続された１つの入
力を有する第２の差動セルと、そのコンパレータの最初
の出力の変化と同時に段階的にそのしきい電圧を減少さ
せる為に、該しきい入力に接続された各々の出力を備え
た制御回路部分に接続された他方の入力とからなる事を
特徴とするようなコンパレータ・デバイスにより解決さ
れる。

本発明に従ったコンパレータの特徴及び利点は、それに
限定されるものではないが、付属の図面を参照して、説
明として与えられたそれ５の実施例の下記の詳細な説明
から明白になるであろう。

（実施例） 本発明のその図面の図形を参照して、−船釣に又図式的
に１で示されているのは本発明に従った、高精度のヒス
テリシスによって変化し得るしきい電圧Ｖｓを有する電
圧的コンパレータ・デバイスである。

デバイス１は各々のエミッタが一緒に電流電源１０を径
由してアースに接続された１対のｎｐｎ−型トランジス
タＴ２及びＴ３より構成された第１の差動セル２を含ん
ている。

トランジスタＴ２のベースＢ２はコンパレータ１の為の
信号入力を構成している端子１Ｎに接続されており、そ
してその端子上に電圧信号Ｖｉｎが現れるか、その信号
は第２図中の破線３により描かれた図形有し、そして電
流がそれを通って流れるようになるそのコンデンサーＣ
の充電及びそれに続く放電の結果として生ずるものであ
る。

トランジスタＴ３のベースＢ３は、その代わりに、その
コンパレータ１の為のしきい入力Ｓを構成するか、その
入力上に電圧値Ｖｓが現れ、それが第２図中の破線８に
より描かれた図形になる。

トランジスタＴ２及びＴ３の各々のコレクタＣ２及びＣ
３は、電流ミラー構成となるように一緒に接続された１
対のトランジスタＴ４及びＴ５を径由して正の電流電源
＋Ｖｃへ接続されている。トランジスタＴ４及び丁５は
両方ともｐｎｐ−型で、各々のベースか一緒に接続され
ている。前者のトランジスタはダイオード構成となって
トランジスタＴ２と結合されており、一方トランジスタ
Ｔ５は、そのコレクタｃ５がコレクタＣ３と、ｐｎｐ−
型トランジスタＴ６のベースＢ６との両方に接続されて
おり、そのＴ６のエミッタＥ６は電極Ｖｃに接続されて
いる。

このトランジスタＴ６は、コンパレータ１の為の出力を
構成している出力端子ＯＵＴへ、そして電源ｆｏを経て
アースへ接続されたコレクタＣ６を有している。

又、１対のトランジスタＴ１、Ｔ１５を備えており、そ
れらが−緒にダーリントン（Ｄａｒｌ　ｉｎｇｔｏｎ）
構成となるように接続され、そのエミッタＥ　１．５は
ベース旧へ接続され、そして各々のコレクタＣ１、Ｃ１
０は電源電極Ｖｃへ接続されている。これらのトランジ
スタは両方ともｎｐｎ−型であり、そして参照電圧値Ｖ
ｒｅ「はトランジスタＴ１５のベース旧５上に保持され
ている。

トランジスタＴＩのエミッタＥｌは入力端子ＩＮへ接続
され、そして２１０の値を持った電流電源を通して、ア
ースへ接続されている。

更に、コンパレータ１中には第２の差動セル９か備えら
れているが、そのセルはｎｐｎ−型の１対のトランジス
タＴ９とＴＩＯとからなり、その各々のエミッタは２１
ｏの値を持つバイアス電流の電源を通して一緒にアース
に接続されている。

トランジスタＴ９は、セル９の為の入力として出力端子
ＯＵＴへ直接接続されたベースＢ９と、その電源電極Ｖ
Ｃへ接続されたコレクタＣ９とを有する。他方のトラン
ジスタＴＩＯは、そのベースＢＩＯか第２入力として、
電流電源１０を経由してアースへ接続されると共に、ｎ
ｐｎ−型トランジスタＴＩ４のエミッタＥ１４へと両方
に接続され、そのＴＩ４はデバイス１中で、ダイオード
構成となるように接続され、そのコレクタＣ１４はトラ
ンジスタＴ１５のエミッタＥ１５へ直接接続されている
。

各々のエミッタを電極Ｖｃへ接続され、そしてベースを
一緒に接続されたｐｎｐ型トランジスタＴ７及びＴ８よ
りなる第２の電流ミラー５が電流電源１ｏをトランジス
タＴＩＯのコレクタＣＩＯへ接続している。

特に、トランジスタＴ７はダイオード構成となっており
、そのコレクタＣ７は該電源］０に接続され、方トラン
ジスタＴ８のコレクタＣ８はコレクタＣＩＯへ接続され
ている。

しきい入力Ｓも又、セル９中のトランジスタＴ１０の該
コレクタＣＩＯへ接続されている。

有利なことには、コンパレータ１はしきい入力Ｓ上に現
れる電圧値Ｖｓを制御するのに有効な回路部分１０を備
えている。

特に、その回路部分はｎｐｎ−型の１対のトランジスタ
Ｔ１１　５Ｔ１３とを含み、それらトランジスタは各々
のベースＢ１１　、　Ｂ１３が両方ともトランジスタＴ
１５のエミッタＥ１５へ接続されており、そして各々の
コレクタＣ１ｌ　５Ｃ１３は電極Ｖｃへ接続されている
。

更に、トランジスタＴ１１のエミッタＥ１１は更に別の
ｎｐｎ−型のトランジスタＴ１２のコレクタＣ１２へ接
続されており、そして又部分１０の為の出力としてコレ
クタＣＩＯへも接続されている。

前述のトランジスタＴ１２は、部分ＩＯに於てダイオー
ド構成となるように接続され、そのエミッタＥ１２はト
ランジスタＴ１３のエミッタ２１３へ接続され、そして
２１ｏを持った電流電源として作動できるトランジスタ
Ｔ１Ｂを通してアースへ接続される。

さて、本発明のコンパレータの作動を、同し時間基準を
有する信号の波形を示している第２〜４図を参照して説
明する。

時間通りに、入力端子ＩＮ上に現れる電圧の値Ｖｔｎは
次の関係式により与えられるいわゆるクランプ値以上に
いつも保たれるであろう。

Ｖｉｎ＝Ｖｒｅｒ−２Ｖｂｅ　　　　　　　　（１）こ
こにＶｒｅｆはトランジスタＴ１５のベースＢ１５上に
現れる参照電圧の値であり、２ＶｂｅはトランジスタＴ
ＩとＴ１５上に現れるベース・エミッタ間の電圧降下の
和（足した算した値）である。

トランジスタＴＩＯのベースＢ１３上に現れる電圧は、
いつも導通状態のトランジスタＴ１４とＴ１５のベース
・エミッタ間電圧の為に、端子１．Ｎ上に現れる該電圧
値Ｖｉｎに一致するであろう。

このような条件の下ではその出力端子ＯＵＴはそこに電
圧値Ｖｏｕｔ　（この値は第３図中の８で示され、そし
て次式の値に等しい）が存在する為に、ロジック高にあ
るだろう。

Ｖｏｕｔ＝Ｖｃ−Ｖｃｅ　ｓａｔ　　　　　　　（２）
ここにＶｃｅは飽和状態のトランジスタＴ６のコレクタ
・エミッタ間の電圧降下である。

これは導通状態にあるセル９のトランジスタＴ９の為で
あるが、一方トランジスタＴＩＯはオフ（導通のない）
状態にあり、従ってトランジスタＴ７とＴ８からなるミ
ラー５からの鏡像化された電流ｉｏのみがトランジスタ
Ｔ１２を通って流れる事ができる。

トランジスタＴ１３も又、導通状態であり、そして電流
１ｏは流れ去って空になったそこを通って流れ、それと
共に２１０の電流値を印加するトランジスタ電源ＴｌＢ
により並列のトランジスタＴ１２を通っても流れる。

端子Ｓ上に現れるしきい電圧Ｖｓの値は第２図中の破線
６により示される。

トランジスタＴ１３のベースＢ１３上に、だからベース
Ｂ１３上に現れる電圧は、トランジスタＴ１５のベース
・エミッタ間の電圧降下より小さな参照電圧ｖｒｅ「に
より与えられる。しかしその電圧値は又、トランジスタ
Ｔ１２のコレクタＣ１２上、エミッタＥ１１及びトラン
ジスタＴ３のベースＢ３上にも現れ、これはしきい入力
Ｓと等価であって、トランジスタＴ１１をオフの状態に
保ち、そしてトランジスタＴ３を導通の状態に保つ。な
ぜならば、そのベースＢ３上の電圧Ｖｓは入力端子ＩＮ
上の電圧より高いからである。

トランジスタＴ２はオフの状態であり、トランジスタＴ
３を通って流れる電流はトランジスタＴ６を飽和にする
一方、出力ＯＵＴ上の電圧を安定に、そしてロジック高
に保つ。

時間ｔ１に於いては、第２図中に示された入力端子ＩＮ
上に現れる電圧Ｖｉｎ信号３の正の勾配の傾斜はＶｒｅ
「−Ｖｂｅの値に達しているだろう。

トランジスタＴ２はその時、スイッチが入り、そしてト
ランジスタＴ３が同時にスイッチを切られるであろう。

従って、トランジスタＴ４とＴ５とから構成されたミラ
ー４からの鏡像化された電流がトランジスタＴ６の駆動
を止め、その出力ＯＵＴをロジック低に変化させる。こ
のようにして、そのしきい電圧の値Ｖｓはコンパレータ
出力ＯＵＴの最初の変化時に段階的に減少していく。

トランジスタＴ９のベースは出力ＯＵＴに接続されてい
るので、このトランジスタはオフ（切り）の状態に変化
し、このようにして他方のトランジスタＴ１０がオン（
入り）の状態になり、モして２１゜の電流を導通する事
ができるようにする。

トランジスタＴＩＯを通って流れる電流はトランジスタ
Ｔ８を通って鏡像化された電流の２倍であり、それがト
ランジスタＴ１１のスイッチをいれ、即ち電流１ｏを流
すようにする。

ベースＢ３上の電圧Ｖｓはその時、次式により与えられ
る値にまで減少するであろう。

Ｖｒｅｒ−Ｖｂｅ（Ｔ１５）−Ｖｂｅ（Ｔ１１）　　　
（３）ここにＶｂｅの括弧内の文字は全く同一の電流１
ｏが流れるトランジスタＴ１５とＴ１１の各々のベース
・エミッタ間の電圧降下を表す。

この電圧は全ての場合に、その時に於ける端子ＩＮ上の
開始電圧値より高い。なぜならば、その時のトランジス
タＴｌを通って流れる電流はｔｌの時にＴ１１を通って
流れる電流の２倍であったからである。

連続して来る時間に於いて、ｔｌで示される時間に、入
力ＩＮ上の電圧Ｖｉｎは例えばコンデンサーＣが放電さ
れる為に、信号３の下降傾斜により示される図形に変化
するであろう。

出力ＯＵＴ上の電圧値Ｖｏｕｔは、入力ＩＮ上の電圧が
時間ｔ３に於いて上記関係式（３）により示される値に
達するまでロジック低の状態に留まるであろつＯ その値に到達した時、トランジスタＴ２はスイッチが切
られ、そしてトランジスタＴ３はスイッチが入れられる
だろうが、それが回路を高い出力０１ＪＴの値を持った
元の状態に回復させる。

入力ＩＮ上の電圧は、それが上記関係式（１）により与
えられた元のクランプ値に達するまで減少し続けるであ
ろう。

前述の説明から、本発明に従ってコンパレータ・デバイ
スはそれぞれか実質的に出力電圧Ｖｏｕｔに従ったしき
い入力を供給されるという主要利点を有する事が理解さ
れるであろう。この事は入力信号の勾配が変化するにつ
れて、その出力が変化する時間の範囲を相当に減少させ
る事ができる。更に、そのコンパレータのヒステリシス
は高精度のものであり、又回路成分のいわゆるスプレッ
ド（広がり）をなくする為に、１０ｍＶの桁で要求通り
に小さく作り得るであろう。

その出力Ｖａｕｔが変化する時間は、従来技術に従った
固定されたしきいのコンパレータを用いれば、傾斜３の
勾配に従って変化し、そして相当な可変性を示すてあろ
う事も又、第４図から比較上理解されるであろう。

［発明の効果］ 以上説明したように、本発明によれば、その出力変化の
入力信号波形の勾配に対する依存性を減少させ、それに
よって従来技術に従ったデバイスに対する制限を取り除
くような構造的及び機能的特性を有するコンパレータ・
デバイスを提供する事ができる。

【図面の簡単な説明】

第１図はこの発明のコンパレータの線図である。 第２図及び第３図は第１図に示されたコンパレータの入
力及び出力上に現れる信号の波形に対する各々の模式図
形を示しており、そして第４図は従来技術のコンパレー
タに於ける信号波形に対する図形を示している。

Claims (1)

1. 【特許請求の範囲】 １、ヒステリシスを持った電子コンパレータ・デバイス
   （１）であって、信号入力（ＩＮ）、出力（ＯＵＴ）、
   及びしきい入力（Ｓ）とを持った差動セル（２）を含む
   タイプのものにおいて、そのデバイスが第２の差動セル
   （９）を含み、そのセルが該出力（ＯＵＴ）に接続され
   た１つの入力（Ｂ９）と他方の入力（Ｂ１０）とを持っ
   ており、この（Ｂ１０）は制御回路部分（１０）に接続
   されており、この部分はコンパレータの出力（ＯＵＴ）
   の最初の変化と同時にそのしきい電圧（Ｖ＿Ｓ）を引き
   下げる為に、該しきい入力（Ｓ）に接続された各々の出
   力（Ｅ１１）を備えている事を特徴とするもの。 ２、特許請求の範囲の第１項に従うデバイスであって、
   該回路部分（１０）は、ダイオード構成であり、該第２
   セル（９）の他方の入力（Ｂ１０）へ接続されたエミッ
   タ（Ｅ１４）を持った第１トランジスタ（Ｔ１４）と、
   該第１トランジスタ（ＴＩ４）のコレクタ（Ｃ１４）へ
   接続された各々のベース（Ｂ１１、Ｂ１３）および正の
   電源電極（Ｖ＿Ｃ）へ接続された各々のコレクタ（Ｃ１
   １、Ｃ１３）を有する第２（Ｔ１１）及び第３（Ｔ１３
   ）トランジスタと、ダイオード構成になっており、該部
   分（１０）の出力を構成するその第２トランジスタ（Ｔ
   １１）のエミッタ（Ｅ１１）へ接続されたコレクタ（Ｃ
   １２）および該第３トランジスタ（Ｔ１３）のエミッタ
   （Ｅ１３）へそして電流電源を経てアースへの両方へ接
   続されたエミッタ（Ｅ１２）とを有する第４トランジス
   タ（Ｔ１２）とを含む事を特徴とするもの。 ３、特許請求の範囲の第１項に従うデバイスであって、
   それがダーリントン（Ｄａｒｌｉｎｇｔｏｎ）構成とな
   るように互いに接続された１対のトランジスタ（Ｔ１、
   Ｔ１５）を含み、そのトランジスタの各々のコレクタ（
   Ｃ１、Ｃ１５）が正の電源電極（Ｖ＿Ｃ）へ接続され、
   その第１トランジスタ（Ｔ１）のエミッタ（Ｅ１）がそ
   のコンパレータの該信号入力（ＩＮ）へ接続され、そし
   て該トランジスタ対中の第２のトランジスタ（Ｔ１５）
   のベース（Ｂ１５）が参照電圧値（Ｖｒｅｆ）に保たれ
   ている事を特徴とするもの。 ４、特許請求の範囲の第２項に従うデバイスであって、
   それが予め決められた値を有する電流電源（Ｉ＿Ｏ）と
   該回路部分（１０）の出力（Ｅ１１）との間に接続され
   た電流ミラー（５）を含む事を特徴とするもの。