JPS62201370A

JPS62201370A - ピ−クホ−ルド回路

Info

Publication number: JPS62201370A
Application number: JP4374586A
Authority: JP
Inventors: Toshihiro Kashiwagi; 柏木　俊洋
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1986-02-28
Filing date: 1986-02-28
Publication date: 1987-09-05
Also published as: JPH0546904B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、入力信号のピーク電圧を検出するピークホー
ルド回路に係わり、特に、入力信号のピーク電圧を保持
するコンデンυ゛に充電されたＴＬｖＩを外部から入力
されたリセット信号で放電さけるようにしたピークホー
ルド回路に関する。

［従来の技術］周期波形を有するイル号のピーク電圧を検出するピーク
ホールド回路は種々の構成が考えられるが、検波器とコ
ンデンサを用いたピークホールド回路は一般に第２図の
ように構成されている。すなわち、入力端子１は検波器
としてのダイオード２を順方向に介してコンデンサ３の
充電側端子に接続されあり、このコンデンサ３の反対側
端子は接地されている。また、コンデンサ３の充電側端
子は出力端子４に接続されるととちにリセット用トラン
ジスタ５のコレクタに接続されている。トランジスタ５
のエミッタは−ＶＥの定電圧端子に接続され、ベースは
リセット信号入力端子６に接続されている。なお、一般
に出力端子４には入力インピーダンスが高い測定器又は
次段回路が接続される。

このような構成において、入力端子１から入力された信
号はダイオード２で半波検波され、コンデンサ３に入力
される。したがって、コンデンサ３は充電開始される。

そして、入力信号波形とコンデンサ３の容重で定まる所
定時間後にコンデンサ３の充電側端子の電圧が入力信号
波形のピーク電圧まで達すると、クイオード２が逆バイ
アス状態になるので、コンデンサ３の充電側端子の電圧
はそれ以上上昇せずに、入力信号のピーク電圧（直を保
持する。したがって、出力端子４の電位は入力信号のピ
ーク電圧になる。

そして、このピークホールド回路をリセットする場合は
、リセット信号入力端子６にＨレベルのりセット信号を
印加する。すると、トランジスタ５のベース電（立が上
昇して、トランジスタ５は導通する。その結果、コンデ
ンサ３に充電されている電荷はトランジスタ５を介して
放電され、出力端子４の電位は低下する。

［発明が解決しようとする問題点］しかしながら、上記のように構成されたピークホールド
回路においても次のような問題があった。

すなわち、入力信号波形によっては、出力端子４から出
力されるピーク電圧が高くなり、非導通時のトランジス
タ５のコレクタ電圧Ｖｃがベース電圧Ｖ日より高い状態
になり、コレクタ漏れ電流Ｉ　ＣＬ、が発生することが
ある。その結果、トランジスタ５が遮断状態であるにも
かかわらず、上記コレクタ漏れ電流Ｉ　ＣＬにより、コ
ンデンサ３の電荷が徐々に放電され、出力端子４から出
力されろピーク電圧値が一定せず、徐々に低下すること
になり、正確なピーク電圧が検出されない問題があつた
。

本発明はこのような事情に基づいてなされたものであり
、その目的とするところは、出力端子のピーク電圧とリ
セット用トランジスタのベース電圧とをほぼ同電位とす
ることにより、非導通時におけるリセット用トランジス
タに流れるコレクタ漏れ電流を抑制でき、出力されるピ
ーク電圧の電圧低下を防止でき、正確なピーク電圧値が
１１られるピークホールド回路を提供することにある。

Ｌ問題点を解決するための手段］本発明のピークホールド回路においては、入力信号を検
波する検波器の出力信号にて充電されるコンデンナとこ
のコンデンサの充電側端子の端子電圧をピーク電圧とし
て出力する出力端子との間にバッファ回路を介挿すると
共に、コンデンサに充電された電荷を放電させるリヒッ
Ｉ−回路を、コレクタがコンデンサの充電側端子に接続
され、ベースがバッファ回路の出力端子に接続された第
１のトランジスタと、エミッタが第１のトランジスタの
エミッタに接続されるとともにコレクタが所・　定電位
に維持され、ベースにリセット信号が入力される第２の
トランジスタと、第１および第２のトランジスタの各エ
ミッタ・ベース間にそれぞれ各トランジスタの接合方向
と逆方向極性に接続された第１および第２のダイオード
とで構成したものである。

［作用］このように偶成されたピークホールド回路であれば、バ
ッファ回路から出力されるピーク電圧は第１のトランジ
スタのベースへ入力され、第１のトランジスタのコレク
タ・ベース間電圧Ｖｃｓはほぼ霞になるので、第１のト
ランジスタを流れるコレクタ漏れ電流Ｉ　ＣＬが減少す
る。また、第２のトランジスタが非導通時には第１およ
び第２のダイオードにて第１のトランジスタのベース・
エミッタ間が逆バイアス状態に保持されるので、第１の
トランジスタは導通しない。次１こリセット信号が入力
されると、第２の１〜ランジスタが導通し、第１のトラ
ンジスタのエミッタが第２のトランジスタのコレクタと
ほぼ同電位になるので、前述の逆バイアス状態は解除さ
れ、第１のトランジスタも導通する。その結果、コンデ
ンサの電荷は第１および第２のトランジスタを介して放
電される。

Ｅ実施例Ｊ以下本発明の一実施例を図面を用いて説明する。

第１図は実廠例のピークホールド回路を示す回路図であ
る。入力端子１１は検波器としてのダイオード１２を順
方向に介してコンデンサ１３の充電側端子に接続されて
いる。このコンデンサ１３の反対側端子は接地されてい
る。また、コンデンサ１３の充電１１１１端子は負帰還
増幅器で構成されたバッファ回路１４の（＋）側入力端
子に一接続されている。このバッファ回路１４の出力端
子はピーク電圧を出力する出力端子１５に接続されると
ともにこのバッファ回路１４の（−）側入力端子に接続
されている。すなわち、このバッファ回路１４を構成す
る貞婦）！増幅器の増幅率は１であり、（＋）側入力端
子へ入力されるコンデンサ１３の充電側端子の端子電圧
がそのまま出力端子１５へ出力される。

コンデンサ１３の充電側端子はリセット回路１６内のｎ
ｐｎｌの第１のトランジスタ１７のコレクタに接続され
、この第１のトランジスタ１７のベースはバッファ回路
１４の出力端子、すなわらピーク電圧を出力する出力端
子１５に接続されている。第１のトランジスタ１７のエ
ミッタは抵ＦＣ１８を介して第２のトランジスタ１つの
エミッタに接続されている。この第２のトランジスタ１
９はｐｎｐ型のトランジスタで形成されており、コレク
タは所定電圧（−Ｖｃ）を出力する定電圧端子２０に接
続されている。また、ベースはリセット信号入力端子２
１に接続されている。

リセット信号入力端子２１に入力されるリセット信号は
信号レベルが（−Ｖｃ）のときはリセット状態を示し、
（＋Ｖｃ　）のときはリセット解除状態、すなわちピー
ク電圧のホールド状態を示す。

さらに、？Ａ１のトランジスタ１７のエミッタ・ベース
間には図示極性の第１のダイオード２２が接続され、第
２のトランジスタ１９のエミッタ・ベース間には図示極
性の第２のダイオード２３が接続されている。

このように構成されたピークホールド回路において、リ
セット信号入力端子２１にリセット信号が入力していな
い状態では信号レベルは（＋ＶＣ）であるので、第２の
トランジスタ１９は導通していない。したがって、第２
のダイオード２３．抵抗１８．第１のダイオード２２を
介して出力端子１５側へ微少電流が流れる。このために
、Ｍｌの１〜ランジスタ１７のベース・エミッタ間は約
０．７Ｖの逆バイアス電圧が印加された状態であるので
、この第１のトランジスタ１７は導通しない。

そして、この状態で入力端子１１から一定の周期波形を
有した信号が入力すると、この入力信号はダイオード１
２で半波検波され、コンデンサ１３に入力される。した
がって、このコンデンナ１３は充電開始される。そして
、入力信号波形とコンデンサ１３の容量で定まる所定時
間後にコンデンサ１３の充電側端子の電圧が入力信号波
形のピーク電圧値まで達すると、ダイオード１２が逆バ
イアス状態になるので、コンデンサ１３の充電（１１１
３端子の電圧はそれ以上上昇せずに、入力信号のピーク
電圧値を保持する。したがって、バッファ回路１４を介
した出力端子１５の電位は入力信号のピーク電圧になる
。°なお、この出力端子１５には前述したようにリセッ
ト信号入力端子２１がらの微少電流が流入しているが、
この′Ｆｉ流による電圧変動は小さいので、バッファ回
路１４がら出力されるピーク電圧に与える影響は無視で
きる。

そして、前ｊホしたようにバッファ回路１４の入出力端
子間の電位差はないので、この状態においては、第１の
トランジスタ１７のベース電圧Ｖ８とコレクタ電圧Ｖｃ
とは等しくなっている。したがって、第１のトランジス
タ１７にコレクタ漏れ電流ＩＣＬが流れることはない。

よって、出力端子１５の出力電圧は−Ｈコンデンサ１３
の充電側端子の端子電圧が入力波形で定まるピーク電圧
まで上昇すると低下することはない。

次に、リセット信号入力端子２１へ信号レベルが（−Ｖ
ｃ）のリセット信号が入力されると、第２の１〜ランジ
スタ１９は導通する。第２のトランジスタ１９が導通す
ると、第１のトランジスタ１７のエミッタ電圧ＶＥがほ
ば定電圧端子２０の電圧（−Ｖｃ）まで低下する。第１
のトランジスタ１７のエミッタ・ベース間には図示穫性
の第１のダイオード２２が介挿されているので、ベース
・エミッタ間電圧Ｖａｔが大きくなり、第１のトランジ
スタ１７は導通する。その結果、コンデンサ１３に充電
されている電荷は第１のトランジスタ１７、抵抗１８．
第２のトランジスタ１９を介して定電圧端子２０へ放電
される。コンデンサ１３の電荷が放電されると、コンデ
ンサ１３の充電側端子の端子電圧が低下し、バッフ１回
路１４を介した出力端子１５のピーク電圧も低下する。

このように、リセット信号入力端子２１にリセット信号
が入力していない状態では、第１および第２のトランジ
スタ１７．１９は′ａ断状態にあり、かつ第１のトラン
ジスタ１７のコレクタ・ベース間１圧ＶｃＢはほぼ零で
あるので、たとえ入力信号のピーク電圧が高くなったと
しても、第１のトランジスタ１７にコレクタ漏れＴｉ　
Ｆｔ　Ｉ　ＣＬが流れることを抑制できる。したがって
、正確なピーク電圧を長時間保持することが可能である
。

［発明の効果〕以上説明したように本発明によれば、出力端子のピーク
電圧とリセット用トランジスタ（第１のトランジスタ）
のベース電圧とをほぼ同電位とすることにより、非導通
時におけるリセット用トランジスタに流れるコレクタ漏
れ電流を抑制でき、出力されるピーク電圧の電圧低下を
防止でき、常に正確なピーク電圧値をＩＩることができ
る。

【図面の簡単な説明】

第１＠は本発明の一実施例に係わるピークホールド回路
を示す回路図、第２図は従来のピークホールド回路を示
す回路図である。１１・・・入力端子、１２・・・ダイオード（横波器）
、１３・・・コンデンサ、１４・・・バッファ回路、１
５・・・出力回路、１６・・・リセット回路、１７・・
・第１のトランジスタ、１８・・・抵抗、１９・・・第
２のトランジスタ、２０・・・定電圧端子、２１・・・
リセット信号入力端子、２２・・・第１のダイオード、
２３・・・第２のダイオード。出願人代理人　弁理士　鈴江武彦第１図第２図

Claims

【特許請求の範囲】入力信号を検波する検波器（１２）と、該検波器の出力
信号にて充電されるコンデンサ（１３）と、該コンデン
サの充電側端子における端子電圧を前記入力信号のピー
ク電圧として出力する出力端子（１５）と、外部から入
力されたリセット信号に応動して前記コンデンサに充電
された電荷を放電させるリセット回路（１６）とを備え
たピークホールド回路において、前記コンデンサと前記出力端子との間にバッファ回路（
１４）を介挿すると共に、前記リセット回路は、コレクタが前記コンデンサの充電
側端子に接続され、ベースが前記バッファ回路の出力端
子に接続された第１のトランジスタ（１７）と、エミッ
タが前記第１のトランジスタのエミッタに接続されると
ともにコレクタが所定電位に維持され、ベースに前記リ
セット信号が入力される第２のトランジスタ（１９）と
、該第１および第２のトランジスタの各エミッタ・ベー
ス間にそれぞれ前記各トランジスタの接合方向と逆方向
極性に接続された第１および第２のダイオード（２２、
２３）とで構成されてなることを特徴とするピークホー
ルド回路。