JPS62294974A - パルス周期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［発明の目的］ （産業上の利用分野） この発明はパルス信号の周期が規定値以上になったこと
を検出するパルス周期検出回路に関する。

（従来の技術） パルス信号の周期が規定値以上になったことを検出する
パルス周期検出回路は、従来、例えば第３図の回路図に
示されるように構成されている。

この検出回路において、周期を検出する゛ためのパルス
信号ＰｉｎがＮＰＮ型トランジスタ５１のベースに供給
されると、このトランジスタ５１がオンし、予め容量５
２に蓄えられていた電荷がこのトランジスタ５１を介し
てアースＧ　Ｎ　Ｄに放電される。他方、上記パルス信
号Ｐ１ｎが供給されないときにはトランジスタ５１はオ
フ状態になっており、容量５２は定電流源５３の一定電
流により充電される。ここで、上記容量５２の端子電位
ＶａはＮＰＮ型トランジスタ５４．５５及び定電流源５
６などからなるコンパレータ旺の一方入力電位として供
給されている。また、このコンパレータ■には他方入力
電位として、電８電圧ＶＣＣとアースＧＮＤとの間に直
列接続された一対の抵抗５８．５９により分割された基
ｉｆ位ｖｂが供給されている。

ここでいま、コンパレータ旺を構成するトランジスタ５
４．５５において、一方のトランジスタ５４のベース電
位Ｖａが他方のトランジスタ５５のベース電位ｖｂより
も高くなるような条件のときのパルス信号Ｐｉｎの最低
周期Ｔを求める。

まず、トランジスタ５５のベース電位■ｂ１すなわち基
準電位は抵抗５８．５９の値をＲ５８，Ｒ５９とすると
次の式で与えられる。

Ｖｔ）＝Ｖｃ　ｃ　・Ｒ５９／　（Ｒ５８＋Ｒ５９）　
　＋＋　１また、容１５２の放電がトランジスタ５１に
より行われるときの電位Ｖａの最低値はトランジスタ５
１のコレクタ、エミッタ間飽和電圧ｖｃｅｓａｔ　５１
である。

従って、次式が成立する。

Ｉ５３・Ｔ−０５２・（ｖｃｃ−Ｒ５９／（Ｒ５８＋　
Ｒ５９）　−Ｖ　ｃｅｓａｔ　５１）・・・ま ただし、Ｉ５３は定電流、ｌ１５３の出力電流値であり
、Ｃ５２は容量５２の値である。

そして、上記第２式をＴについてまとめると次式が得ら
れる。

Ｔ＝（１／ｌ５３）・Ｃ５２・（Ｖｏｏ・Ｒ５９／（Ｒ
５８＋Ｒ５９）　−Ｖｃｅｓａｔ　５１）−３すなわち
、第３図の従来回路において、パルス信号Ｐｉｎの周期
Ｔが上記第３式で与えられる値以下の場合には、電位ｖ
ｂがＶａよりも高くなってトランジスタ５５がオンする
ため、負荷用のＰＮＰ型トランジスタ６０はオフ状態の
ままであり、ＰＮＰ型トランジスタ６１もオフ状態のま
まである。

これに対し、周期Ｔが上記第３式で与えられる値以上に
なったときにはＶａが高くなり、これによりトランジス
タ５４．６０がそれぞれオン状態になり、さらにＰＮＰ
型トランジスタ６１もオン状態になる。

そして、上記トランジスタ６１がオン状態になり、電源
電位ＶＣＣがこのトランジスタ６１のコレクタ側に出力
されたとき、パルス信号Ｐｉｎの周期Ｔが前記第３式で
与えられる規定周期よりも大きくなったことが検出され
る。

ところで、この回路において検出周期Ｔを決定する上記
第３式には定電流源５３の値１５３、トランジスタ５１
のコレクタ、エミッタ間飽和電圧ｖ　ｃｅｓａｔ　５１
、電源電圧ＶＣＣなどが含まれている。このため、従来
回路では、定電流源の値のばらつき、トランジスタ特性
のばらつき、トランジスタ特性の温度特性、などの影響
を受け、パルス信号の検出周期に大きなばらつきが発生
するという欠点がある。しかも、検出周期には電源電圧
依存性がある。

（発明が解決しようとする問題点） このように従来回路では、コンパレータの基準電位とし
て電源電圧を一対の抵抗により分割して得るようにして
いるので、パルス信号の検出周期に大きなばらつきが発
生するととともに、検出周期に電源電圧依存性が存在す
るという欠点がある。

この発明は上記のような事情を考慮してなされたもので
あり、その目的はパルス信号の検出周期のばらつきを大
幅に押さえることができ、かつ電源電圧依存性のないパ
ルス周期検出回路を促供することにある。

［発明の構成］ （問題点を解決するための手段） この発明のパルス周期検出回路は、第１の定電流手段と
、上記第１の定電流手段の出力電流により充電される容
量と、パルス信号に基づいてスイッチングされ、上記容
量の放電制御を行なう第１のトランジスタと、上記容量
の充、故ｆｉ　Ｗ位を基準電位と比較する電位比較手段
と、上記第１の定電流手段の出力電流に対して所定の比
を持つ電流を出力する第２の定電流手段、所定のベース
バイアス電流が供給される第２のトランジスタ及びこの
第２のトランジスタと上記第２の定電流手段との間に接
続された抵抗からなり、第２の定電流手段と抵抗との接
続点電位を上記基準電位として発生する基準電位発生手
段とから構成されている。

（作用） この発明のパルス周期検出回路では、電位比較手段で容
量の充、放電電位と比較するための基準電位を、上記容
量を充電するための第１の定電流手段の出力電流に対し
て所定の比を持つ電流を出力する第２の定電流手段と、
所定のベースバイアス電流が供給され飽和動作する第２
のトランジスタ及びこの第２のトランジスタと上記第２
の定電流手段との間に接続された抵抗からなる基準電位
発生手段で発生させることにより、容量の充、放電側に
発生するばらつき要因を基準電位発生手段側で相殺する
ようにしている。

（実施例） 以下、図面をこの発明の一実施例を説明する。

第１図はこの発明に係るパルス周期検出回路の構成を示
す回路図である。図において、１０は検出すべきパルス
信号Ｐｊｎが与えられる入力端子である。この入力端子
１０の信号Ｐｉｎは入力抵抗１２を介してＮＰＮ型トラ
ンジスタ１１のベースに供給される。このトランジスタ
１１のコレクタは正極性の電源電圧ＶＣＣに接続され、
エミッタは抵抗１３を介してアースＧＮＤに接続されて
いる。上記トランジスタ１１のエミッタにはＮＰＮ型ト
ランジスタ１４のベースが接続されている。このトラン
ジスタ１４のコレクタには一定電流を出力する定電流源
１５の一端が接続され、エミッタにはダイオード１６の
アノードが接続されている。上記定電流＃！１５の他端
はＶＣＣに接続され、ダイオード１６のカソードはＧＮ
Ｄに接続されている。また、上記トランジスタ１４のコ
レクタには容量１７の一端が接続され、この容量１７の
他端はＧＮＤに接続されている。

ＮＰＮ型トランジスタ１８及び１９は互いにエミッタが
接続されて差動増幅対を構成しており、このエミッタ接
続点とＧＮＤとの間にはこの差動増幅対を動作させるた
めの定電流源２０が接続されている。さらに、上記トラ
ンジスタ１８のコレクタには負荷用のＰＮＰ型トランジ
スタ２１のコレクタが接続されている。このトランジス
タ２１はコレクタ。

ベース間が短絡されており、エミッタはＶＣＣに接続さ
れている。また、トランジスタ１９のコレクタはＶＣＣ
に直接、接続されている。上記トランジスタ１８．１９
．２１と定電流源２０はコンパレータ２２を構成してお
り、このコンパレータ堕の一方入力端となるトランジス
タ１８のベースは上記容量１７の一端に接続されている
。

また、ＶＣＣには上記定電流源１５と等しい値を持つ、
すなわち電流比が定電流源１５と一対−に設定された定
電流を出力する定電流源２３の一端が接続されており、
この定電流源２３の他端には抵抗２４の一端が接続され
ている。さらに、上記抵抗２４の他端にはＮＰＮ型トラ
ンジスタ２５のコレクタが接続されている。このトラン
ジスタ２５のエミッタにはダイオード２６のアノードが
接続され、ベースには定電流源２１の一端が接続されて
いる。上記ダイオード２６のカソードはＧＮＤに接続さ
れている。

また、上記定電流源２７の出力電流はトランジスタ２５
が飽和動作するに十分な値に設定されている。

そして、上記コンパレータ２２の他方入力端となるトラ
ンジスタ１９のベースは上記抵抗２４の一端に接続され
ている。これら定電流源２３．２７、抵抗２４、トラン
ジスタ２５及びダイオード２６は、上記コンパレータ堕
で電位比較を行なう際の基準電位を発生する基準電位発
生回路２８を構成している。

また、ＶＣＣには二つのコレクタを有するマルチコレク
タ構造のＰＮＰ型トランジスタ２９のエミッタが接続さ
れている。このトランジスタ２９のベースは上記トラン
ジスタ２１のベースに接続されている。そして、このト
ランジスタ２９の一方のコレクタとＧＮＤとの間には抵
抗３０が接続され、他方のコレクタとＧＮＤとの間には
抵抗３１が接続されている。さらに上記トランジスタ２
９の一方のコレクタにはＮＰＮ型トランジスタ３２のべ
一°スが接続され、このトランジスタ３２のエミッタは
ＧＮＤに、コレクタは前記抵抗１２を介して上記端子１
０にそれぞれ接続されている。上記トランジスタ２９の
他方のコレクタにはＮＰＮ型トランジスタ３３のベース
が接続され、このトランジスタ３３のエミッタはＧＮＤ
に、コレクタは演算増幅器３４の反転入力端子にそれぞ
れ接続されている。

上記演算増幅器３４の非反転入力端子には電圧源３５の
正極性側が接続され、この電圧源３５の負極性側はＧＮ
Ｄに接続されている。さらに上記演算増幅器３４の出力
端子と反転入力端子との間には帰還抵抗３６が接続され
ており、演算増幅器３４の出力端子は検出信号ＯＵＴの
出力端子３７に接続されてぃる。

次に上記のような構成の回路の動作を第２図の波形図を
用いて説明する。まず、パルス信号Ｐｉｎが端子１０に
与えられている期間、トランジスタ１１がオン状態とな
り、トランジスタ１４もオン状態になる。このとき、容
［１１７はトランジスタ１４を介してアースＧＮＤに放
電される。従って、容量１７の端子電位ＶＡは下降する
。他方、パルス信号Ｐｉｎが与えられないときにはトラ
ンジスタ１１．１４が共にオフ状態になり、容量１７は
定電流源１５の一定電流により充電される。このため、
容＠１７の端子電位ＶＡは一定の勾配で順次上昇する。

ここで、パルス信号Ｐｉｎの周期が規定憤以下であると
きには、電位ＶＡが抵抗２４の一端の電位である基準電
位ＶＢに達する前に容量１７が放電されるので、ＶＡ＜
ＶＢの関係が成立する。この場合には、コンパレータ坦
を構成するトランジスタ１９がオン、トランジスタ１８
がオフ状態となり、トランジスタ２１もオフ状態になる
。トランジスタ２１がオフ状態ときにはトランジスタ２
９もオフ状態になるので、トランジスタ３２．３３もオ
フ状態となる。

トランジスタ３２がオフ状態のときは端子１０に与えら
れる信号Ｐｉｎがそのままトランジスタ１１のベースに
供給される。他方、トランジスタ３３がオフ状態のとき
、演算増幅器３４は非反転入力端子に供給されている電
圧源３５の電圧を出力する。従って、このとき出力端子
３７の信号○ＵＴの電位は電圧源３５の電位となる。

他方、パルス信号Ｐｉｎの周期が規定値以上になると、
容量１７が定電流１１５により充電される期間が艮くな
り、電位ＶＡが基準電位ＶＢを越える。

この場合にはコンパレータ跋を構成するトランジスタ１
８がオン、トランジスタ１９がオフ状態となる。

これにより、トランジスタ２１がオン状態になり、トラ
ンジスタ２９もオン状態になるので、トランジスタ３２
．３３もオン状態となる。トランジスタ３２がオン状態
になると、このトランジスタ３２を介して端子１０がほ
ぼＧＮＤの電位に設定されるので、この後、トランジス
タ１１がオン状態にされることはない。他方、トランジ
スタ３３がオン状態になると、演算増幅器３４の非反転
入力端子がＧＮＤに落とされるため、演算増幅器３４の
出力電位は電源電位まで上昇する。従って、このとき出
力端子３７の信号○ＵＴの電位はＶＣＣとなり、これ以
降この状態が保持される。すなわち、この実施例回路で
は、パルス信号Ｐｉｎの周期が規定値以上になると出力
信号ＯＵＴの電位がＶ。０に上昇するので、パルス信号
Ｐｉｎの周期を検出することができる。

次に、上記実施例回路において、容量１７の端子電位Ｖ
Ａが基準電位ＶＢよりも高くなるような条件のときのパ
ルス信号Ｐｉｎの最低周期Ｔを求める。

まず、基準電位ＶＢは抵抗２４における降下電圧と、ト
ランジスタ２５のコレクタ、エミッタ間飽和電圧ｖｃｅ
ｓａｔ　２５とダイオード２６の順方向電圧ｖ、２６と
の和で与えられる。すなわち、次式が成立する。

ＶＢ＝　１２３−　Ｒ２４＋Ｖｃｅ５ａｔ　２５＋ＶＦ
　２６　−４（ただし、Ｉ２３は定電流源２３の電流値
であり、Ｒ２４は抵抗２４の値である） また、容量１７の放電がトランジスタ１４により行われ
るときの電位ＶＡの最低値は次式で与えられる。

Ｖ　Ａ　＝　Ｖｃｅ５ａｔ　１４＋　ｖＦ１６　　　　
　　　−５従って、次式が成立する。

Ｉ　１５−　Ｔ　−０１７−（Ｉ　２３−　Ｒ２４＋　
Ｖｃｅ５ａｔ　２５＋　ＶＦ　２６−　ｖｃｅｓａｔ　
１４−　ＶＦ　１６）　−６ただし、１１５は定電流１
Ｉｉ１５の出力電流値、Ｃ１７は容量１７の値である。

そして、上記第６式を王についてまとめると次式が得ら
れる。

Ｔ＝　　（Ｃ１７／　　Ｉ　　１５）　　（Ｉ２３−　
　Ｒ２４＋Ｖｃｅ５ａｔ　　２５＋　ＶＦ　２６−　Ｖ
ｃｅ５ａｔ　１４−　ＶＦ　１６）　　　　”’　７こ
こで、トランジスタ１４と２５を同じ寸法で構成し、か
つダイオード１６と２６を同じ寸法で構成すると、Ｖｃ
ｅ５ａｔ　ニア５＝　Ｖｃｅ５ａｔ　１４、かつＶＦ　
２６＝Ｖ「１６の関係が成立する。また、定電流源１５
．２３の値が等しく設定されているので、＋１５＝１２
３の関係が成立する。そしてこらの関係を上記第７式に
代入してまとめると次の第８式が得られる。

Ｔ−Ｃ１７・Ｒ２４・・・８ すなわち、この実流四回路の検出周期Ｔは、容量１７と
抵抗２４の値のみによって決定される。このため、従来
回路のように、定電流源の値のばらつき、トランジスタ
特性のばらつき、トランジスタ特性の温度特性、などの
影響をいっさい受けないので、パルス信号の検出周期に
発生するばらつきを大幅に押さえることができる。しか
も、上記第８式には電源電圧Ｖｃｃが含まれないので、
検出周期の電源電圧依存性をなくすことができる。

なお、この発明は上記実施例に限定されるものではなく
、種々の変形が可能であることはいうまでもない。例え
ば、上記実施例では定電流源１５と２３の電流比を一対
一に設定し、両値を等しくする場合について説明したが
、これは所定の比に設定されていればよく、この電流比
をｎに設定した場合には、上記第８式の右辺にこの値ｎ
をかければよい。

［発明の効果コ 以上説明したように、この発明によれば、パルス信号の
検出周期のばらつきを大幅に押さえることができ、かつ
電源電圧依存性のないパルス周期検出回路を提供するこ
とができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は上記実施例の動作を説明するための波形図、第３図
は従来回路の回路図である。 １４・・・ＮＰＮ型トランジスタ（第１のトランジスタ
）、１５・・・定電流源（第１の定電流源）、１７・・
・容量、２２・・・コンパレータ（電位比較手段）、２
３・・・定電流源（第２の定電流１）、２４・・・抵抗
、２５・・・ＮＰＮ型トランジスタ（第２のトランジス
タ）、２８・・・基準電位発生回路（基準電位発生手段
）。

Claims (1)

【特許請求の範囲】
1. 第１の定電流手段と、上記第１の定電流手段の出力電流
   により充電される容量と、パルス信号に基づいてスイッ
   チングされ、上記容量の放電制御を行なう第１のトラン
   ジスタと、上記容量の充、放電電位を基準電位と比較す
   る電位比較手段と、上記第１の定電流手段の出力電流に
   対して所定の比を持つ電流を出力する第２の定電流手段
   、所定のベースバイアス電流が供給される第２のトラン
   ジスタ及びこの第２のトランジスタと上記第２の定電流
   手段との間に接続された抵抗からなり、第２の定電流手
   段と抵抗との接続点電位を上記基準電位として発生する
   基準電位発生手段とを具備したことを特徴とするパルス
   周期検出回路。