JPH0413695Y2 - - Google Patents
Info
- Publication number
- JPH0413695Y2 JPH0413695Y2 JP4218882U JP4218882U JPH0413695Y2 JP H0413695 Y2 JPH0413695 Y2 JP H0413695Y2 JP 4218882 U JP4218882 U JP 4218882U JP 4218882 U JP4218882 U JP 4218882U JP H0413695 Y2 JPH0413695 Y2 JP H0413695Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- transistors
- resistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】
本考案は入力電圧に応じた電圧を選択的に保持
する電圧選択回路に関し、とくに、音量やバラン
スを制御する直流制御信号を発生させる場合に使
用して好適なものである。
する電圧選択回路に関し、とくに、音量やバラン
スを制御する直流制御信号を発生させる場合に使
用して好適なものである。
従来、音量やバランスを制御する場合には、可
変抵抗器を操作して直流制御信号を可変させるこ
とが多い。しかし、このような構成であると、可
変抵抗器が機構部を有するため、コストアツプを
招来したり、スペースフアクタを劣化させたりす
ることとなる。そこで、このような機構部を有す
る部品のかわりにゴム接点方式のスイツチ等を用
いることが要望される。しかし、このようなスイ
ツチでは自己保持が困難であるため、そのままで
は採用することができない。
変抵抗器を操作して直流制御信号を可変させるこ
とが多い。しかし、このような構成であると、可
変抵抗器が機構部を有するため、コストアツプを
招来したり、スペースフアクタを劣化させたりす
ることとなる。そこで、このような機構部を有す
る部品のかわりにゴム接点方式のスイツチ等を用
いることが要望される。しかし、このようなスイ
ツチでは自己保持が困難であるため、そのままで
は採用することができない。
本考案はこのような事情を考慮してなされたも
のであり、入力電圧に応じた電圧を選択的に保持
する電圧選択回路を提供することを目的としてい
る。このような電圧選択回路をゴム接点方式のス
イツチ等とあわせて採用すれば、可変抵抗器等を
用いずにすむ。
のであり、入力電圧に応じた電圧を選択的に保持
する電圧選択回路を提供することを目的としてい
る。このような電圧選択回路をゴム接点方式のス
イツチ等とあわせて採用すれば、可変抵抗器等を
用いずにすむ。
以下、本考案電圧選択回路の一実施例について
第１図を参照しながら説明しよう。
第１図を参照しながら説明しよう。
第１図において、１は電源端子を示し、この電
源端子１に抵抗器２〜６の直列回路を介してダイ
オード接続のnpn型トランジスタ７のコレクタ
（ベース）が接続される。このトランジスタ７の
エミツタは抵抗器８を介して接地端子９に接続さ
れる。これら抵抗器２〜６の各接続点には異なる
スレツシヨールド電圧VS1，VS2，VS3，VS4が得
られる。
源端子１に抵抗器２〜６の直列回路を介してダイ
オード接続のnpn型トランジスタ７のコレクタ
（ベース）が接続される。このトランジスタ７の
エミツタは抵抗器８を介して接地端子９に接続さ
れる。これら抵抗器２〜６の各接続点には異なる
スレツシヨールド電圧VS1，VS2，VS3，VS4が得
られる。
また、これら抵抗器２〜６の各接続点はそれぞ
れnpn型トランジスタ１０〜１３の各ベースに接
続される。これらトランジスタ１０〜１３の各コ
レクタは電源端子１に共通接続される。そして、
各エミツタはそれぞれnpn型トランジスタ１４〜
１７の各コレクタに接続される。これらトランジ
スタ１４〜１７は定電流回路をなすものである。
すなわち、トランジスタ１４〜１７の各ベースが
ともに上述のトランジスタ７のベース（コレク
タ）に接続され、各エミツタが抵抗器１８〜２１
を介してそれぞれ接地される。ここで、抵抗器１
８〜２１の抵抗値を同一とし、トランジスタ１４
〜１７の各コレクタ・エミツタ・パスには同一の
定電流Ｉが流れるようにする。
れnpn型トランジスタ１０〜１３の各ベースに接
続される。これらトランジスタ１０〜１３の各コ
レクタは電源端子１に共通接続される。そして、
各エミツタはそれぞれnpn型トランジスタ１４〜
１７の各コレクタに接続される。これらトランジ
スタ１４〜１７は定電流回路をなすものである。
すなわち、トランジスタ１４〜１７の各ベースが
ともに上述のトランジスタ７のベース（コレク
タ）に接続され、各エミツタが抵抗器１８〜２１
を介してそれぞれ接地される。ここで、抵抗器１
８〜２１の抵抗値を同一とし、トランジスタ１４
〜１７の各コレクタ・エミツタ・パスには同一の
定電流Ｉが流れるようにする。
トランジスタ１０〜１３にはマルチエミツタの
npn型トランジスタ２２が差動接続される。すな
わち、トランジスタ２２の４つのエミツタがそれ
ぞれトランジスタ１０〜１３のエミツタと共通接
続される。このトランジスタ２２のベースは入出
力端子２３に直接に接続され、そのコレクタが
pnp型トランジスタ２４のエミツタ・コレクタ・
パスを介して電源端子１に接続される。
npn型トランジスタ２２が差動接続される。すな
わち、トランジスタ２２の４つのエミツタがそれ
ぞれトランジスタ１０〜１３のエミツタと共通接
続される。このトランジスタ２２のベースは入出
力端子２３に直接に接続され、そのコレクタが
pnp型トランジスタ２４のエミツタ・コレクタ・
パスを介して電源端子１に接続される。
トランジスタ２４は他のpnp型トランジスタ２
５，２６とともにカレントミラー回路をなし、こ
のトランジスタ２４がその入力がわ、トランジス
タ２５，２６がその出力がわとなる。すなわち、
トランジスタ２５，２６のエミツタ・コレクタ・
パスが直列接続され、トランジスタ２５のベース
が自らのコレクタおよび入力がわのトランジスタ
２４のベースにともに接続される。そしてトラン
ジスタ２６のベースがトランジスタ２４のコレク
タに接続されるのである。
５，２６とともにカレントミラー回路をなし、こ
のトランジスタ２４がその入力がわ、トランジス
タ２５，２６がその出力がわとなる。すなわち、
トランジスタ２５，２６のエミツタ・コレクタ・
パスが直列接続され、トランジスタ２５のベース
が自らのコレクタおよび入力がわのトランジスタ
２４のベースにともに接続される。そしてトラン
ジスタ２６のベースがトランジスタ２４のコレク
タに接続されるのである。
トランジスタ２６のコレクタはマルチエミツタ
のトランジスタ２２のベースに帰還接続される。
さらに、このトランジスタ２６のコレクタは抵抗
器２７を介して補助電源端子２８に接続されると
ともに、npn型トランジスタ２９のコレクタ・エ
ミツタ・パスおよび抵抗器３０の直列回路を介し
て接地端子９に接続される。そして、トランジス
タ２９のベースが上述のトランジスタ１４〜１７
と同様にトランジスタ７のベース（コレクタ）に
接続される。ただし、抵抗器３０の抵抗値を抵抗
器１８〜２１の抵抗値の半分とし、これによりト
ランジスタ２９のコレクタ・エミツタ・パスを流
れる電流が2Iとなるようにする。なお、補助電源
端子２８には電源端子１の電源電圧VCCの半分の
電圧1/2VCCが供給されるものとし、抵抗器２７
の抵抗値をＲとする。これら補助電源端子２８お
よび抵抗器２７はほぼ接地レベルから電源電圧
VCCのレベルにわたる広い範囲で出力電圧を可変
させるためのものである。このことは、のちに詳
述する。
のトランジスタ２２のベースに帰還接続される。
さらに、このトランジスタ２６のコレクタは抵抗
器２７を介して補助電源端子２８に接続されると
ともに、npn型トランジスタ２９のコレクタ・エ
ミツタ・パスおよび抵抗器３０の直列回路を介し
て接地端子９に接続される。そして、トランジス
タ２９のベースが上述のトランジスタ１４〜１７
と同様にトランジスタ７のベース（コレクタ）に
接続される。ただし、抵抗器３０の抵抗値を抵抗
器１８〜２１の抵抗値の半分とし、これによりト
ランジスタ２９のコレクタ・エミツタ・パスを流
れる電流が2Iとなるようにする。なお、補助電源
端子２８には電源端子１の電源電圧VCCの半分の
電圧1/2VCCが供給されるものとし、抵抗器２７
の抵抗値をＲとする。これら補助電源端子２８お
よび抵抗器２７はほぼ接地レベルから電源電圧
VCCのレベルにわたる広い範囲で出力電圧を可変
させるためのものである。このことは、のちに詳
述する。
つぎにこの実施例の動作について第２図および
第３図をも参照しながら説明する。なお、第３図
の電流源３１はトランジスタ２４，２５，２６か
らなるカレントミラー回路の出力がわを示し、定
電流源３２はトランジスタ２９に対応するもので
ある。
第３図をも参照しながら説明する。なお、第３図
の電流源３１はトランジスタ２４，２５，２６か
らなるカレントミラー回路の出力がわを示し、定
電流源３２はトランジスタ２９に対応するもので
ある。
まず、入出力端子２３にVio＜VS1の入力信号
Vioが入力されたとする。この場合、トランジス
タ１０〜１３がオンとなり、トランジスタ２２は
オフとなる。この結果、トランジスタ２２のコレ
クタ電流はゼロとなる。そうすると、電流源３１
の電流Ixもゼロとなり（第２図のｎがゼロとな
る）、この結果、補助出力端子２８から定電流源
３２に流れ込む電流Iyは2Iとなり、この結果、入
出力端子２３の出力電圧は1/2VCC−2IRとなる。
Vioが入力されたとする。この場合、トランジス
タ１０〜１３がオンとなり、トランジスタ２２は
オフとなる。この結果、トランジスタ２２のコレ
クタ電流はゼロとなる。そうすると、電流源３１
の電流Ixもゼロとなり（第２図のｎがゼロとな
る）、この結果、補助出力端子２８から定電流源
３２に流れ込む電流Iyは2Iとなり、この結果、入
出力端子２３の出力電圧は1/2VCC−2IRとなる。
つぎに、VS1＜Vio＜VS2の入力信号Vioが入力さ
れたとする。そうすると、トランジスタ１０〜１
２は依然オンとままとなる反面トランジスタ１３
がオフする。そして、これに応じてトランジスタ
２４，２２，１７および抵抗器２１を介して定電
流Ｉが流れることになる。そうすると、電流源３
１に流れる電流IxはＩとなり（第２図のｎが１と
なる）、補助出力端子２８から定電流源３２に流
れ込む電流IyはＩとなり、入出力端子２３の出力
電圧は1/2VCC−IRとなる。
れたとする。そうすると、トランジスタ１０〜１
２は依然オンとままとなる反面トランジスタ１３
がオフする。そして、これに応じてトランジスタ
２４，２２，１７および抵抗器２１を介して定電
流Ｉが流れることになる。そうすると、電流源３
１に流れる電流IxはＩとなり（第２図のｎが１と
なる）、補助出力端子２８から定電流源３２に流
れ込む電流IyはＩとなり、入出力端子２３の出力
電圧は1/2VCC−IRとなる。
同様に、入力信号VioがVS2＜Vio＜VS3，VS3＜
Vio＜VS4およびVS4＜Vioになると、電流Iyは、そ
れぞれゼロ、−Ｉ，−２１となり、出力電圧はそれ
ぞれ1/2VCC，1/2VCC＋IR，1/2VCC＋2IRとなる。
Vio＜VS4およびVS4＜Vioになると、電流Iyは、そ
れぞれゼロ、−Ｉ，−２１となり、出力電圧はそれ
ぞれ1/2VCC，1/2VCC＋IR，1/2VCC＋2IRとなる。
ところで、本例では、出力電圧1/2VCC−2IR，
１／２VCC−IR，1/2VCC，1/2VCC＋IRおよび1/2VCC
＋2IRがそれぞれスレツシヨールド電圧VS1〜VS4
に対して第３図にしめすようにしている。すなわ
ち、そのように電流値Ｉ、抵抗値Ｒ等を設定す
る。したがつて、入力信号Vioがスレツシヨール
ドレベルVS1より大とすると、出力電圧が1/2VCC
−IRとなり、入力信号Vioを取り除いたのちも、
入出力端子２３がわがスレツシヨールド電圧VS1
より大となり続ける。したがつて、1/2VCC−IR
が維持される。同様に入力信号Vioがそれぞれス
レツシヨールド電圧VS2，VS3，VS4より一旦大に
なると、出力電圧として1/2VCC，1/2VCC＋IR，
１／２VCC＋2IRが維持される。このことは入力信号
Vioが離散的に記憶されることを意味する。
１／２VCC−IR，1/2VCC，1/2VCC＋IRおよび1/2VCC
＋2IRがそれぞれスレツシヨールド電圧VS1〜VS4
に対して第３図にしめすようにしている。すなわ
ち、そのように電流値Ｉ、抵抗値Ｒ等を設定す
る。したがつて、入力信号Vioがスレツシヨール
ドレベルVS1より大とすると、出力電圧が1/2VCC
−IRとなり、入力信号Vioを取り除いたのちも、
入出力端子２３がわがスレツシヨールド電圧VS1
より大となり続ける。したがつて、1/2VCC−IR
が維持される。同様に入力信号Vioがそれぞれス
レツシヨールド電圧VS2，VS3，VS4より一旦大に
なると、出力電圧として1/2VCC，1/2VCC＋IR，
１／２VCC＋2IRが維持される。このことは入力信号
Vioが離散的に記憶されることを意味する。
出力電圧が高レベルとなつているときに、入力
信号Vioとして低レベルのものを供給したときに
は、出入力端子２３、換言すればトランジスタ２
２のベースがその入力信号Vioのレベルまで強制
的に下げられるので、それまでの電圧保持が解除
される。そして新たな入力信号Vioに応じた出力
電圧が保持されることになる。
信号Vioとして低レベルのものを供給したときに
は、出入力端子２３、換言すればトランジスタ２
２のベースがその入力信号Vioのレベルまで強制
的に下げられるので、それまでの電圧保持が解除
される。そして新たな入力信号Vioに応じた出力
電圧が保持されることになる。
なお、本例では出力電圧をほぼ接地レベルから
電源電圧VCCまでの広範囲にわたつて可変させる
ことができる。すなわち、中間の出力電圧の値を
１／２VCCとしているため、2IRをほぼ1/2VCCとすれ
ば、最も大なる出力電圧の値1/2VCC＋2IRをほぼ
VCCにでき、逆に最も小なる出力電圧の値1/2VCC
−2IRをほぼゼロにできるのである。
電源電圧VCCまでの広範囲にわたつて可変させる
ことができる。すなわち、中間の出力電圧の値を
１／２VCCとしているため、2IRをほぼ1/2VCCとすれ
ば、最も大なる出力電圧の値1/2VCC＋2IRをほぼ
VCCにでき、逆に最も小なる出力電圧の値1/2VCC
−2IRをほぼゼロにできるのである。
つぎに、本例の使用態様について説明しよう。
第４図は本例電圧選択回路４０を４個のゴム接
点方式の押ボタンスイツチ４１〜４４と併用した
場合を示す。この第４図例では、電源電圧VCCを
抵抗器４５〜４８で分圧し、各分圧電圧V1，V2，
V3，V4をスイツチ４４〜４１を介して電圧選択
回路４０に供給している。ここで、V1，V2，
V3，V4を VS1＜V1＜VS2＜V2＜VS3＜V3＜VS4＜V4 となるようにしている。したがつて、スイツチ４
４を押圧操作して一旦電圧選択回路４０がわに電
圧V1を供給すれば、以降入出力端子２３には1/2
VCC−IRが維持される。同様にスイツチ４３，４
２，４１を操作すれば1/2VCC，1/2VCC＋IR，1/2
VCC＋2IRを記憶させることができる。このよう
にして得た出力電圧はたとえば音量調整用の制御
信号として用いうる。
点方式の押ボタンスイツチ４１〜４４と併用した
場合を示す。この第４図例では、電源電圧VCCを
抵抗器４５〜４８で分圧し、各分圧電圧V1，V2，
V3，V4をスイツチ４４〜４１を介して電圧選択
回路４０に供給している。ここで、V1，V2，
V3，V4を VS1＜V1＜VS2＜V2＜VS3＜V3＜VS4＜V4 となるようにしている。したがつて、スイツチ４
４を押圧操作して一旦電圧選択回路４０がわに電
圧V1を供給すれば、以降入出力端子２３には1/2
VCC−IRが維持される。同様にスイツチ４３，４
２，４１を操作すれば1/2VCC，1/2VCC＋IR，1/2
VCC＋2IRを記憶させることができる。このよう
にして得た出力電圧はたとえば音量調整用の制御
信号として用いうる。
第５図は２個のゴム接点方式の押ボタンスイツ
チ５１，５２を用いて第４図例と同様の効果を得
ようとする場合を示す。この第５図例では抵抗器
５３およびコンデンサ５４からなる充電回路にス
イツチ５１を介挿し、他の抵抗器５５およびコン
デンサ５３からなる放電回路にスイツチ５２を介
挿している。たとえばスイツチ５１を押圧し続け
るとコンデンサ５４のホツトがわの電位は第６図
に示すように順次スレツシヨールドレベルVS1〜
VS4を超えるようになる。したがつて、スイツチ
５１の押圧操作の時間に応じて出力電圧を可変さ
せることができる。この場合にスイツチ５１をオ
フにしても出力電圧が保持されることはもちろん
である。なお、出力電圧を小さくしていきたいと
きには他のスイツチ５２を押圧操作すればよい。
このことは容易に理解できるであろう。
チ５１，５２を用いて第４図例と同様の効果を得
ようとする場合を示す。この第５図例では抵抗器
５３およびコンデンサ５４からなる充電回路にス
イツチ５１を介挿し、他の抵抗器５５およびコン
デンサ５３からなる放電回路にスイツチ５２を介
挿している。たとえばスイツチ５１を押圧し続け
るとコンデンサ５４のホツトがわの電位は第６図
に示すように順次スレツシヨールドレベルVS1〜
VS4を超えるようになる。したがつて、スイツチ
５１の押圧操作の時間に応じて出力電圧を可変さ
せることができる。この場合にスイツチ５１をオ
フにしても出力電圧が保持されることはもちろん
である。なお、出力電圧を小さくしていきたいと
きには他のスイツチ５２を押圧操作すればよい。
このことは容易に理解できるであろう。
第７図も第５図例と同様に２つのゴム接点方式
の押ボタンスイツチ６１，６２を用いる場合を示
す。本例では押ボタンスイツチ６１，６２を操作
するたびに正、負のパルスがコンデンサ６３に供
給されて、入出力端子２３の出力電圧を１ステツ
プずつ上昇または下降させることができる。
の押ボタンスイツチ６１，６２を用いる場合を示
す。本例では押ボタンスイツチ６１，６２を操作
するたびに正、負のパルスがコンデンサ６３に供
給されて、入出力端子２３の出力電圧を１ステツ
プずつ上昇または下降させることができる。
以上述べたように、本考案電圧選択回路によれ
ば、入力信号レベルが複数の異なるスレツシヨー
ルドレベルのいずれまで上まわるかを複数の差動
増幅器によつて比較し、上まわつたスレツシヨー
ルドレベルを超える電圧を入力信号がわに帰還し
ている。したがつて、入力信号に応じた電圧を選
択的に保持することができる。しかも、差動増幅
器やカレントミラー回路等で簡易に構成しうる利
点がある。また、IC化も容易である。
ば、入力信号レベルが複数の異なるスレツシヨー
ルドレベルのいずれまで上まわるかを複数の差動
増幅器によつて比較し、上まわつたスレツシヨー
ルドレベルを超える電圧を入力信号がわに帰還し
ている。したがつて、入力信号に応じた電圧を選
択的に保持することができる。しかも、差動増幅
器やカレントミラー回路等で簡易に構成しうる利
点がある。また、IC化も容易である。
本考案電圧選択回路をゴム接点方式のスイツチ
と併用すれば可変抵抗器を削減でき、コストやス
ペースフアクタの上で実効がある。
と併用すれば可変抵抗器を削減でき、コストやス
ペースフアクタの上で実効がある。
本考案は上述実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更が可能
である。
く、その要旨を逸脱しない範囲で種々変更が可能
である。
第１図は本考案電圧選択回路の一実施例を示す
回路図、第２図および第３図は第１図例の説明
図、第４図、第５図および第７図は第１図例の異
なる使用例をそれぞれ示す回路図、第６図は第５
図使用例を説明するタイムチヤートである。 １０〜１３，２２は差動増幅器をなすトランジ
スタ、２３は入出力端子、２４〜２６はカレント
ミラー回路をなすトランジスタ、２７は入出力端
子２３に帰還する電圧を形成する抵抗器である。
回路図、第２図および第３図は第１図例の説明
図、第４図、第５図および第７図は第１図例の異
なる使用例をそれぞれ示す回路図、第６図は第５
図使用例を説明するタイムチヤートである。 １０〜１３，２２は差動増幅器をなすトランジ
スタ、２３は入出力端子、２４〜２６はカレント
ミラー回路をなすトランジスタ、２７は入出力端
子２３に帰還する電圧を形成する抵抗器である。
Claims (1)
- 複数の差動増幅器の各一方のトランジスタのベ
ースにそれぞれ異なる電圧の電圧源を接続し、各
他方のトランジスタのベースを共通接続するとと
もにこれら各他方のトランジスタのコレクタを共
通接続するようになし、これら共通接続されたコ
レクタの出力電流をカレントミラー回路を介して
抵抗に供給し、この抵抗の両端に得られる電圧を
上記共通接続されたベースに帰還するとともに、
上記共通接続されたベースに瞬時的に所定電圧の
入力電圧を供給し、上記入力電圧の大きさに依存
して、上記他方のトランジスタが導通する上記差
動増幅器の数が変化するようになし、上記入力電
圧が開放されたときに上記抵抗の両端に上記入力
電圧に依存した所定の電圧が保持されるようにし
た電圧選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218882U JPS58147017U (ja) | 1982-03-25 | 1982-03-25 | 電圧選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218882U JPS58147017U (ja) | 1982-03-25 | 1982-03-25 | 電圧選択回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147017U JPS58147017U (ja) | 1983-10-03 |
| JPH0413695Y2 true JPH0413695Y2 (ja) | 1992-03-30 |
Family
ID=30053327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4218882U Granted JPS58147017U (ja) | 1982-03-25 | 1982-03-25 | 電圧選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147017U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0642252Y2 (ja) * | 1985-06-12 | 1994-11-02 | 日本電気株式会社 | 定電圧回路 |
-
1982
- 1982-03-25 JP JP4218882U patent/JPS58147017U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147017U (ja) | 1983-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0623997A1 (en) | Hysteresis comparator working with a low voltage supply | |
| US6710584B2 (en) | Series regulator | |
| KR920009548B1 (ko) | 전류원 장치 | |
| JPH0413695Y2 (ja) | ||
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JPS6142887B2 (ja) | ||
| JP2514964B2 (ja) | サンプル・ホ−ルド回路 | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2777002B2 (ja) | モータ駆動装置 | |
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| JPH0321082Y2 (ja) | ||
| EP0384710A1 (en) | Amplifier circuit operable at low power source voltage | |
| JPS6155200B2 (ja) | ||
| JPH0614497Y2 (ja) | マルチ定電流源回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JP2563380B2 (ja) | 比較回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH0139014Y2 (ja) | ||
| JPS6117412B2 (ja) | ||
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPS6030212A (ja) | 電圧制御発振回路 |