JPH0139014Y2 - - Google Patents

Info

Publication number
JPH0139014Y2
JPH0139014Y2 JP1640783U JP1640783U JPH0139014Y2 JP H0139014 Y2 JPH0139014 Y2 JP H0139014Y2 JP 1640783 U JP1640783 U JP 1640783U JP 1640783 U JP1640783 U JP 1640783U JP H0139014 Y2 JPH0139014 Y2 JP H0139014Y2
Authority
JP
Japan
Prior art keywords
transistors
transistor
pair
base
differential pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1640783U
Other languages
English (en)
Other versions
JPS59121971U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1640783U priority Critical patent/JPS59121971U/ja
Publication of JPS59121971U publication Critical patent/JPS59121971U/ja
Application granted granted Critical
Publication of JPH0139014Y2 publication Critical patent/JPH0139014Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 産業上の利用分野 この考案は例えば映像信号のペデスタルレベル
を所定値にクランプして直流再生をなす場合に用
いて好適なクランプ回路に関する。
背景技術とその問題点 映像信号のクランプ回路として従来第1図に示
すようなフイードバツククランプ回路と呼ばれる
ものが知られている。
1は映像信号SV(第2図A)の入力端子であつ
て、これに通じた映像信号SVはトランジスタ2
及び3からなる差動アンプに供給される。4は電
流値Iの定電流源であり、5は負荷抵抗、6は電
源端子である。出力映像信号はトランジスタ3の
コレクタと抵抗5との接続点より導出される出力
端子7に取り出されるものであるが、次のように
して例えばそのペデスタルレベルが所定のレベル
にクランプされて取り出される。
すなわち、エミツタが直結された差動対のトラ
ンジスタ11及び12が設けられる。これらトラ
ンジスタ11及び12のエミツタ接続点は電流I
の定電流源13を介して接地される。
これらトランジスタ11及び12のコレクタ側
にはカレントミラー回路10が接続される。つま
り、トランジスタ11のコレクタと電源端子6と
の間にトランジスタ14のコレクタ−エミツタと
抵抗15との直列接続が接続され、一方、トラン
ジスタ12のコレクタと電源端子6との間にダイ
オード16と抵抗17との直列接続が接続され、
トランジスタ12のコレクタとダイオード16と
の接続点がトランジスタ14のベースに接続され
る。従つて、トランジスタ11及び12が導通状
態のときは、これらトランジスタ11及び12に
は等しいコレクタ電流が流れるようにされる。
そして、トランジスタ14と抵抗15の直列回
路に並列にクランプ電圧保持用のコンデンサ18
が接続される。
1対のトランジスタの一方のトランジスタ11
のベースにはクランプ基準電圧VCが供給され、
他方のトランジスタ12のベースにはトランジス
タ3のコレクタに得られる出力映像信号が供給さ
れる。
また、これら1対のトランジスタ11,12の
エミツタ接続点と電源端子6との間にはスイツチ
ング用のトランジスタ19のコレクタ−エミツタ
間が接続され、このトランジスタ19のベースに
は、クランプ期間、この例では映像信号のペデス
タルレベルである例えば水平ブランキング期間の
うちのバツクポーチの期間PBでローレベルとな
るスイツチング信号SW(第2図B)が供給され
る。したがつて、このトランジスタ19はクラン
プ期間PBでオフ、他の期間ではオンとされる。
そして、トランジスタ19がオフであるクランプ
期間PBでのみ1対のトランジスタ11及び12
が導通するようにされる。
そして、コンデンサ18とトランジスタ11の
コレクタとの接続点に得られる電圧がエミツタホ
ロワ構成のトランジスタ20及び21を介してト
ランジスタ3のスペースに供給される。なお、ト
ランジスタ3のベースは定電流源22を介して接
地される。
前述したように、クランプ期間PBにおいては、
1対のトランジスタ11及び12が導通する。そ
して、このとき、トランジスタ3のコレクタより
得られる映像信号SVのペデスタル部分がトラン
ジスタ12のベースに供給されるわけである。例
えばこの映像信号SVのペデスタルレベルがクラ
ンプ基準電圧VCより高いときは、トランジスタ
12を通じて流れる電流が上昇しようとするが、
その上昇分の電流はコンデンサ18の放電電流で
あるから、このコンデンサ18の充電電圧が下が
る。従つて、トランジスタ11のコレクタとコン
デンサ18との接続点の電位は上昇し、このため
トランジスタ3のベース電位も上昇し、このトラ
ンジスタ3のコレクタ電位、つまりトランジスタ
12のベース電位を下げるようにフイードバツク
がかかり、トランジスタ12を流れる電流は減少
方向となる。逆にペデスタルレベルが電圧VC
り低いと、コンデンサ18はさらに充電されるこ
とにより、トランジスタ3のベース電位が下が
り、そのコレクタ電位を上昇するようにフイード
バツクがかかり、トランジスタ12を流れる電流
は増加方向となる。
こうして、トランジスタ11及び12には等し
いコレクタ電流が流れるようにトランジスタ12
のベース電圧が制御される。すなわち、トランジ
スタ12のベース電圧がトランジスタ11のベー
ス電圧VCに等しくなるようにフイードバツクが
かかる。
このトランジスタ12のベース電圧はトランジ
スタ3のコレクタ電圧、したがつてペデスタルレ
ベルそのものであるから、入力映像信号SVのペ
デスタルレベルが電圧VCにクランプされること
になる。このときコンデンサ18にはそのときの
電圧が保持されるものである。
期間PB以外の期間になるとトランジスタ19
がオンされるため、トランジスタ11及び12は
オフとされる。このためフイードバツクが働かな
いが、このときはコンデンサ18の充電電圧によ
つてトランジスタ12のベースに印加される映像
信号のペデスタルレベル電圧がクランプ期間PB
での電圧VCに保持されるものである。
こうして、映像信号SVのペデスタルクランプ
がなされるわけであるが、この第1図の従来回路
の場合、1対のトランジスタ11,12とエミツ
タが共通に接続されたトランジスタ19によりク
ランプ期間PB以外の期間で1対のトランジスタ
11,12を非導通にするようにしているため、
次のような欠点がある。すなわち、クランプ期間
PB以外ではトランジスタ11のベースに入力映
像信号SVが供給される状態となるから、期間PB
以外の期間で1対のトランジスタ11,12を非
導通にしてフイードバツクが働かないようにする
ためには、トランジスタ19のベースは入力映像
信号の最大電位よりも高い電位でバイアスしなけ
ればならない。一方、クランプ期間PBにおいて
は、逆にトランジスタ19のベースは入力映像信
号より低い電圧でバイアスしなければならない。
したがつて、トランジスタ19のベース電圧は広
範囲にわたつて変化することになる。このことは
他の回路やクランプ時に信号に悪影響を及ぼすお
それを生じるとともに回路をIC化する場合に好
ましくない。
さらに、第1図の回路の場合、クランプ期間
PBでは1対のトランジスタ11,12に電流が
流れ、クランプ期間PB以外ではトランジスタ1
9に電流が流れる。したがつて、1対のトランジ
スタ11,12にはベース電流が流れたり、流れ
なかつたりすることになるが、これは、クランプ
の基準電圧VCを変化させてしまい、安定なクラ
ンプが行えないという欠点もある。
考案の目的 この考案は上記のようなフイードバツク方式の
クランプ回路において、従来回路の前述のような
欠点を一掃したものを提案しようとするものであ
る。
考案の概要 この考案は、第1図の構成のスイツチング用ト
ランジスタ19を設ける代わりに、差動対のトラ
ンジスタ11,12のコレクタ側に2組のトラン
ジスタ対を設け、これらのトランジスタ対を切り
換えることによりフイードバツクを働かせるか否
かの切り換えをなし、これにより第1図の従来回
路の欠点を改善したものである。
実施例 以下、第3図を参照しながらこの考案の一実施
例を説明しよう。
この例において、第1図例と対応する部分には
同一符号を付してその説明は省略する。
この例においては、フイードバツク動作のオ
ン・オフを切り換えるために第1図例のようにス
イツチング用トランジスタ19を設ける代わり
に、第3図に示すように、差動対のトランジスタ
11,12のコレクタ側に対のトランジスタ3
1,32及び33,34の2組を設ける。すなわ
ち、一方の対のトランジスタ31及び32のエミ
ツタはそれぞれトランジスタ11及び12のコレ
クタに接続され、また、コレクタはそれぞれカレ
ントミラー回路を構成するトランジスタ14のコ
レクタ及びダイオード16とこのトランジスタ1
4のベースとの接続点に接続される。また、これ
らトランジスタ31及び32のベースが共通に接
続され、これらベースに所定の基準電圧VRが供
給される。
また、他方の対のトランジスタ33及び34の
エミツタはそれぞれトランジスタ11及び12の
コレクタに接続され、コレクタは電源端子6にそ
れぞれ接続され、またベースは共通に接続され、
これらベースにはクランプ期間PBでは基準電圧
VRよりわずかに低い電圧が印加され、クランプ
期間以外では基準電圧VRよりわずかに高い電圧
が印加されるようになされる。すなわち、この例
では電源端子6とアース間に抵抗35,36,3
7の直列接続が接続される。そして、抵抗35と
36との接続点がトランジスタ33,34のベー
スに接続され、また、抵抗36と37との接続点
がスイツチング用トランジスタ38のコレクター
エミツタを通じて接地され、このトランジスタ3
8のベースにクランプ期間PBでのみこのトラン
ジスタ38をオンにするスイツチング信号SSが供
給される。したがつて、トランジスタ33及び3
4のベース電位は、クランプ期間PBではトラン
ジスタ38がオンであるため、電源電圧が抵抗3
5と36とで分圧された電圧V1となり、クラン
プ期間PB以外ではトランジスタ38がオフとな
るため、電源電圧が抵抗35と抵抗36及び37
の直列抵抗とで分圧された電圧V2となり、V1
V2となる。そして、V1<VR<V2となるように定
められる。例えば、電圧VRが3Vのとき、電圧V1
は2V、電圧V2は4Vとされる。
他の構成は第1図の例と全く同様である。な
お、この例においては、電流源4,13及び22
はトランジスタで構成されるものである。
以上のことから、クランプ期間PBにおいては、
トランジスタ33及び34のベース電位はV1
あり、トランジスタ31及び32のベース電位
VRより低いから、トランジスタ31及び32の
対がオンとなる。すると、第1図と同様にしてフ
イードバツクがかかり、トランジスタ12のベー
ス電圧がトランジスタ11のベース電圧に等しく
なるようにされ、ペデスタルレベルが電位VC
クランプされる。
そして、クランプ期間PB以外になると、トラ
ンジスタ33及び34のベース電位はV2となり、
トランジスタ31及び32のベース電位VRより
高くなるから、今度はトランジスタ33及び34
の対がオンとなり、トランジスタ31及び32の
対がオフになる。このとき、第1図例と同様にフ
イードバツクは働かないが、コンデンサ18の充
電電圧により出力端子7に得られる映像信号ペデ
スタルのクランプレベルは保持される。ただし、
この場合、第1図例と異なり、トランジスタ11
及び12には、トランジスタ33及び34がオン
であるからこれらを通じて等しい電流が流れ続け
るものである。
以上のようにしたこの考案回路の場合、クラン
プ期間PBとそれ以外とで切り換えるときは対の
トランジスタ31,32とトランジスタ33,3
4とを切り換えるだけでよく、入力信号の振幅を
考慮しなくてよいから、切り換えるためのトラン
ジスタ33,34のベース電圧の振幅が従来回路
に比べて小さくてすむ。このため、他の回路やク
ランプ時に信号に与える影響も小さくなる。
また、トランジスタ11及び12にはクランプ
期間PB以外でも電流が流れるから、ベース電流
は常に一定に流れ続け、クランプの基準電位が従
来のように変動することが殆んどない。また、こ
のようにトランジスタ11及び12に電流が常に
流れ続けるため、電源ラインや電流源ラインに影
響を与えることもないから、電流源を直接オン・
オフしてクランプ期間PBとそれ以外とで切換え
る方式に比べても優れている。また、IC化に好
適である。
なお、以上の説明では映像信号のペデスタルレ
ベルをクランプする場合を例にとつたが、この考
案はこれに限られるものではない。
考案の効果 この考案によれば、フイードバツク方式のクラ
ンプ回路において、クランプ期間と、それ以外の
期間とで回路動作を切り換えるための切換信号の
電圧振幅が小さいので、他の回路や、クランプ動
作時に入力信号に与える影響が小さく、また、
IC化に好適である。
また、クランプレベルをフイードバツクにより
設定するためのトランジスタ対には、クランプ期
間PB及びそれ以外の期間でも電流は常に流れる
ので、電源ラインや電流源ラインに影響を与える
ことがなく、また、クランプの基準電位に対する
影響もない。
【図面の簡単な説明】
第1図は従来のクランプ回路の一例の接続図、
第2図はその説明のための波形図、第3図はこの
考案回路の一例の接続図である。 1は入力端子、7は出力端子、10はカレント
ミラー回路、11,12は1対のトランジスタ、
31,32及び33,34はスイツチング用のト
ランジスタ対、38はスイツチング用のトランジ
スタである。

Claims (1)

    【実用新案登録請求の範囲】
  1. エミツタが直結され、その接続点が定電流源を
    介して接地される差動対のトランジスタの一方の
    トランジスタ11のベースにはクランプの基準電
    圧VCが供給され、他方のトランジスタ12のベ
    ースには入力信号が増幅用トランジスタ2,3を
    介して供給され、上記差動対のトランジスタ1
    1,12のコレクタ側にはベースが共通に接続さ
    れ、該ベースに基準電圧VRが供給される第1の
    トランジスタ対31,32と、この第1のトラン
    ジスタ対と差動的に接続され、かつベースが共通
    に接続され、上記基準電圧VRよりも僅かに低い
    電圧若しくは高い電圧が供給される第2のトラン
    ジスタ対33,34が設けられるとともに、上記
    差動対のトランジスタ11,12に等しいコレク
    タの電流を上記第1のトランジスタ対31,32
    を介して流すようにする回路が設けられ、この回
    路には充放電用のコンデンサ18が接続され、こ
    のコンデンサの充電電圧が上記増幅用トランジス
    タ2,3に供給されてこの増幅用トランジスタよ
    り得られる上記入力信号の出力レベル、すなわち
    上記差動対のトランジスタの他方のトランジスタ
    12のベース電位が制御されるものであつて、上
    記第1及び第2のトランジスタ対31,32,3
    3,34のベース電位の比較によりクランプ期間
    においては上記第1のトランジスタ対31,32
    がオンとされ、上記回路の動作により上記コンデ
    ンサ18は上記差動対のトランジスタ11,12
    のベース電位の差に応じて充放電され、これによ
    り結果的に上記差動対のトランジスタ11,12
    のベース電位が等しくなるようにされ、上記クラ
    ンプ期間以外においては上記第2のトランジスタ
    対33,34がオンとされ、上記差動対のトラン
    ジスタ11,12には、この第2のトランジスタ
    対33,34を介して電流が流れ続けるとともに
    上記コンデンサ18の充電電圧により上記差動対
    のトランジスタの他方のトランジスタ12のベー
    ス電位の基準値が保持されるようになされたクラ
    ンプ回路。
JP1640783U 1983-02-07 1983-02-07 クランプ回路 Granted JPS59121971U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1640783U JPS59121971U (ja) 1983-02-07 1983-02-07 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1640783U JPS59121971U (ja) 1983-02-07 1983-02-07 クランプ回路

Publications (2)

Publication Number Publication Date
JPS59121971U JPS59121971U (ja) 1984-08-16
JPH0139014Y2 true JPH0139014Y2 (ja) 1989-11-21

Family

ID=30147694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1640783U Granted JPS59121971U (ja) 1983-02-07 1983-02-07 クランプ回路

Country Status (1)

Country Link
JP (1) JPS59121971U (ja)

Also Published As

Publication number Publication date
JPS59121971U (ja) 1984-08-16

Similar Documents

Publication Publication Date Title
JPS61230411A (ja) 電気回路
JPS62287705A (ja) Btl増幅回路
JPS61109376A (ja) クランプ回路
US4178558A (en) DC Level clamping circuit
JP2542722B2 (ja) 非対称信号生成回路
JPS606576B2 (ja) 信号変換回路
JPH0139014Y2 (ja)
JP4132157B2 (ja) 入力電流補償装置を含む増幅回路
JPH0620167B2 (ja) スプリアス信号低減化回路
JPS5947396B2 (ja) ホ−ルド回路
JP2739953B2 (ja) ビデオ信号クランプ装置
JP2572758B2 (ja) 直流再生回路
JP2933443B2 (ja) 正負波形分離回路
JP2586551B2 (ja) 鋸波の振幅制御回路
JP2553676B2 (ja) クランプ回路
JPH0321082Y2 (ja)
JPH053929B2 (ja)
JPH0419881Y2 (ja)
JPH0833419B2 (ja) ピークホールド回路
JPH0252884B2 (ja)
JPH0372786A (ja) クランプ回路
JPS6155805B2 (ja)
JPS6228884B2 (ja)
JPH0646519B2 (ja) サンプル・ホ−ルド回路
JPS6313568B2 (ja)