JP4132157B2 - 入力電流補償装置を含む増幅回路 - Google Patents
入力電流補償装置を含む増幅回路 Download PDFInfo
- Publication number
- JP4132157B2 JP4132157B2 JP30467797A JP30467797A JP4132157B2 JP 4132157 B2 JP4132157 B2 JP 4132157B2 JP 30467797 A JP30467797 A JP 30467797A JP 30467797 A JP30467797 A JP 30467797A JP 4132157 B2 JP4132157 B2 JP 4132157B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- amplifier
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
Description
【発明の属する技術分野】
本発明は増幅回路に関し、更に特定的にはその入力電流を補償する装置を含む増幅回路に関する。
本発明は更に特定的には、ビデオ信号の直流成分の復元の枠組みの中で説明される。
【0002】
しかしながら以下において明らかであるように、本発明はまた例えば電圧の安定化といった他の適用に関する。
【0003】
【従来の技術】
当業者によって既知であるように、画像センサの出力側に配置される処理回路は、画像センサによって供給されるビデオ信号の直流成分を送信しない。従ってビデオ信号の直流成分を復元する回路が必要である。
図1の回路図は、従来の技術によるビデオ信号の直流成分を復元する回路の原理を示す。
【0004】
図1の回路は、一般的にクランプコンデンサと称されるコンデンサCと、スイッチKと、増幅器A1とを含む。
スイッチKは、その値が典型的に100S以下であるオン抵抗Ronと、略無限値であるオフ抵抗とを有する。
ビデオ信号VEは、その第2の極板が増幅器A1の入力に接続されているコンデンサCの第1の極板に供給される。スイッチKの第1の端子はコンデンサCの第2の極板と増幅器A1の入力を接続する共通点に接続され、スイッチKの第2の端子は回路のアースに接続される。当業者によって既知であるように、増幅器A1の出力電圧VS1はゼロボルトであることが望ましい。
【0005】
スイッチKが閉じられると、コンデンサCの第2の極板は、時定数τ=C xRonを有する回路のアースに接地される。当業者によって既知であるように、スイッチKは同期信号によって発生された制御パルスの作用によって閉じられる。
スイッチは、同期信号の立下りの後、帰線消去間隔の間の時間Τに亘って閉じられる。時間τは、時間Τよりもはるかに小さいよう、約3乃至4μ秒に調節される。スイッチKが閉じられる瞬間に増幅器A1上に存在する電位の値がいずれの値であろうと、増幅器A1の入力電圧は夫々のラインにおいてアースにクランプされる。
【0006】
2つの水平同期パルスの間に、コンデンサCはバッテリとして作用し、その入力電流Iaを増幅器A1に供給する。コンデンサCの端子の間に現れる電圧の変化ΔVC は、TL が2つの水平同期パルスを隔てる時間であり、ΔQ=Ia xTL が成り立つとすると、以下の関係式:
ΔVC =ΔQ/C
によって表わされる。
【0007】
従って、以下の関係式:
ΔVC =TL x Ia/C
が成り立つ。
ΔVC の値を最小化させるため、増幅器A1は高い入力インピーダンスを有するよう選択される。このため電流Iaは小さくなり、ΔVC は無視されうる。
【0008】
このように、既知の従来の技術によれば、増幅器A1の入力段は、1つ又は2つのジャンクション電界効果トランジスタ(JFET)又は1つ又は2つのMOFSET型の電界効果トランジスタを使用することによって発せられ、JFET及びMOFSETトランジスタは略無限の入力インピーダンスを有する。
【0009】
【発明が解決しようとする課題】
JFET及びMOFSETトランジスタの使用は、しかしながら多くの欠点を有する。
これは、JFETトランジスタが高価であることの他に、典型的には約30mAである高い消費を有し、その供給のために比較的高い値(典型的には+12ボルト乃至−12ボルト)の電圧の形式を必要とするためである。
【0010】
MOFSETトランジスタに関しては、それらが発生する雑音電圧密度は非常に高く、(Hz)1/2 当たり約20乃至25nVであり、それによりこれらのトランジスタの専門的な適用に対する使用は妨げられる。
【0011】
【課題を解決するための手段】
本発明はこのような欠点を有さない。
これは、本発明は、入力及び出力を有する増幅器と、第1の極板及び第2の極板を有するコンデンサからなり、コンデンサの第2の極板は増幅器の入力に接続され、コンデンサの第1の極板は増幅回路の入力電圧に接続されている増幅回路に関するためである。増幅回路は、増幅器の入力電流Iaがいかなる値でも、略ゼロのコンデンサを流れる平均電流ieを形成する手段を含む。
【0012】
略ゼロのコンデンサを流れる平均電流ieを形成する手段は、少なくとも1つの電流発生器Igと、平均電流ie測定する装置からなり、それによりie=Ia−Igとなる。
【0013】
【発明の実施の形態】
全ての図面において、全く同じ参照番号は同じ構成要素を表わす。図1は既に説明されており、従って更に説明する必要はない。
図2は、ビデオ信号の直流成分を復元する回路に適用される、本発明による増幅回路を簡単に示す図である。
【0014】
本発明による増幅回路は、クランプコンデンサCと、スイッチKと、電流発生器1と、入力電流Iaを有する増幅器A2と、コンデンサCを流れる電流ieの平均値を測定する手段2とを含む。本発明の望ましい実施例によれば、増幅器A2の出力電圧VS2はゼロボルトである。
ビデオ信号VEは、その第2の極板が増幅器A2の入力と、スイッチKの第1の端子と、電流発生器1の第1の端子とに接続されているコンデンサCの第1の極板に接続される。スイッチKの第2の端子は、その第2の端子が回路のアースに接続されている装置2の第1の端子に接続される。電流発生器の第2の端子は、回路のアースに接続される。
【0015】
ieがスイッチKが開いている時間の間にコンデンサCを充電又は放電する電流であるとすると、電流発生器1によって供給される電流Igは、ie=Ia−Igを満たす。
本発明の望ましい実施例によれば、電流ieの値はゼロに近いように選択される。従って、電流Igの値は、電流Iaの値に非常に近い必要がある。
【0016】
本発明によれば、スイッチKが開いているとき、コンデンサCは非常に小さな電流ieによって充電される。従って、閉じられたスイッチKを流れる電流はまた小さい電流である。有利なことに、増幅器A2の入力電圧の変化は無視されうる。
電圧発生器1が出力せねばならない電流Igの値は、電流ieの平均値の測定から計算される。電流ieの計算は図3に詳細に示される。
【0017】
図3は、本発明による望ましい実施例である、図2の簡単化された図を詳細に示す図である。
電流ieの平均値を測定する装置は、その正及び負の入力が夫々e(+)及びe(−)によって示されている差動増幅器3と、抵抗器Rgと、コンデンサCgと、トランジスタT3及びT4と、抵抗器R5とからなる。
【0018】
トランジスタT3及びT4は夫々npn型及びpnp型のトランジスタであり、それらのベースは互いに接続され、差動増幅器3の出力に接続される。トランジスタT3のエミッタは、トランジスタT4のエミッタと、その第2の端子が回路のアースに接続されている抵抗器R5の第1の端子とに接続される。抵抗器R5の第1の端子はまた、一方ではその第2の端子が差動増幅器3の入力e(−)に接続されている抵抗器Rgの第1の端子に接続され、他方では、その第2の端子が入力e(−)に接続されているコンデンサCgに接続される。
【0019】
差動増幅器3はゼロのオフセット電圧を有することが望ましい。従って、入力e(−)上に存在する平均電位はゼロとなる。
差動増幅器3は、その入力e(−)がスイッチKの第2の端子に接続され、その入力e(+)が回路のアースに接続されている。
図3は、電流Iaが増幅器A2への電流入力である特別な場合に対応する。
【0020】
概して、補償されるべき電流Iaは、増幅器A2への電流入力であるか、又は増幅器A2による電流出力である。
入力又は出力電流Iaを補償することが可能であるように、電流発生器は、電流ミラー型の2つの電流ソースからなる。
第1の電流ソースは、トランジスタT1と、抵抗器R1及びR2と、ダイオードD1とからなる。
【0021】
第2の電流ソースは、トランジスタT2と、抵抗器R3及びR4と、ダイオードD2とからなる。
トランジスタT1及びT2のコレクタは互いに接続され、コンデンサCの第2の極板と、増幅器A2の入力とに接続される。
トランジスタT1のエミッタは、抵抗器R1を通じて増幅器A2の電源の正の電圧+VAに接続される。
【0022】
同様に、トランジスタT2のエミッタは、抵抗器R3を通じて増幅器A2の電源の負の電圧−VAに接続される。
トランジスタT3のコレクタは、そのベースがダイオードD1の陰極に接続されたトランジスタT1のベースに接続される。ダイオードD1の陽極はその第2の端子が電圧+VAに接続されている抵抗器R2の第1の端子に接続されている。
【0023】
トランジスタT4のコレクタは、そのベースがダイオードD2の陽極に接続されたトランジスタT2のベースに接続される。ダイオードD2の陰極はその第2の端子が電圧−VAに接続されている抵抗器R4の第1の端子に接続されている。
差動増幅器3と、トランジスタT3及びT4と、抵抗器Rgと、コンデンサCgと、抵抗器R5とからなる組合せは、スイッチKが閉じられているときに、スイッチKを流れる平均電流の値を計算し、この値をトランジスタT3又はT4のコレクタ電流の値と比較し、この値は電流Igの値に近く、電流ミラー段の電流利得は単一であると仮定される。
【0024】
従って、
(Ia−Ig)Rg=(Ig−ie)R5
が成り立ち、ここではIa−Ig=ieであるため、
Ig=Ia−ie
となる。
【0025】
ゆえに、
ie=Ia/((Rg/R5)+2)
となる。
抵抗器Rgは、差動増幅器3と共に略完全な積分器を形成するよう非常に高い値であるように選択されることが望ましい。
【0026】
比率Rg/Rを、例えば100である高い値で与えることにより、2つの水平同期パルスを隔離する時間TL の間にコンデンサCを充電又は放電する電流ieは、電流Iaよりも非常に小さな(選択された例では典型的には100倍小さな)値を有する。
有利なことには、本発明による増幅回路は、その平均値が増幅器A2の入力電流Iaよりも非常に小さい入力電流ieを有する。
【0027】
増幅器A2の入力に現れる寄生電圧ΔV=ie x TL /Cは、従って非常に小さい。
例えば、40nFのコンデンサCで、20μAの電流Iaで、約100のRg/R5比率では、寄生電圧ΔVの値は約0.3mVである。
増幅器A2は、例えばバイポーラ技術によって作られた電流フィードバック増幅器であることが望ましい。
【0028】
有利なことに、例えば150MHzの値を有する閉ループの帯域幅は、増幅器の利得の値から独立であり、電流消費は低く、約5乃至15mAであり、供給電圧+VA及び−VAは、夫々+5V及び−5Vの低い値を有する。
差動増幅器3の負の入力e(−)をアースに接続するコンデンサCDは、周波数が増加したときに入力e(−)の明らかなインピーダンスの増加を抑えるよう選択された値を有する。従って、増幅器3の入力e(−)をダイナミックモードの際の実質上のアースと等しくするためには、コンデンサCDは、例えばコンデンサCの値の10倍以上の値を有さねばならない。
【0029】
本発明の望ましい実施例によれば、出力電圧VS2はゼロボルトである。しかしながら、本発明は電圧VS2がゼロではない他の実施例にも関する。その場合差動増幅器3の入力e(+)は回路のアースには接続されていないが、電圧VS2が安定化されねばならない値を有する電圧ソースに接続される。
図4は、電圧安定回路に適用される、本発明による増幅器の詳細図を示す図である。
【0030】
上述の増幅器A2といった電流フィードバック増幅器からの電圧VS2は、入力電Ia及び増幅器のオフセット電圧に対して同時に作用する補償回路を使用してゼロボルトへ安定化される。
図4の回路を構成する要素は、部分的には図3の要素と全く同じであり、部分的には図3に現れない新たな要素である。
【0031】
図3の要素と全く同じ要素は、増幅器3及びA2と、コンデンサCg及びCDと、抵抗器Rg,R1,R2,R3,R4及びR5と、トランジスタT1,T2,T3及びT4とである。これらの要素は図3と同様に接続されている。
新しい要素はコンデンサCL と、抵抗器Ri及びRLとである。
抵抗器Riは増幅器A2の出力を差動増幅器3の入力e(−)に接続する。
【0032】
当業者によって既知であるように、コンデンサCL 及び抵抗器RLは、例えば不必要に及び/又は異常に高い有用な信号に関する直流成分を除去するよう、増幅器A2の入力側に配置される回路を形成する。このため、ビデオ信号VEは、その第2の極板が増幅器A2の入力に接続されているコンデンサCL の第1の極板に供給され、抵抗器RLはその第1の端子がコンデンサCL の第2の極板に接続され、その第2の端子が回路のアースに接続されている。
【0033】
図4に示される回路の明らかな入力電流は、ここでもまたieとして示され、コンデンサCL を流れる。図3に示される適用と同様に、電流ieは抵抗器Rgを通って流れ、電流ieの計算は、以下の関係式:
ie=Ia/((Rg/R5)+2)
となる。
【0034】
従って、上述のIa,Rg及びR5の値に対しては、電流ieは非常に小さな電流となる。
本発明によれば、抵抗器RLの値は、従来技術において同一の抵抗器が有する値よりもはるかに大きい。例えば、RLの値は100kΩでありうる。抵抗器Rg、Ri及びR5の値は夫々、1MΩ、100kΩ及び10kΩでありうる。
【0035】
増幅器A2のオフセット電圧の作用による出力電圧VS2の安定化は、抵抗器Riによって実行される。
本発明によれば、図4に示される回路のオフセット電圧は、以下の関係式:
Voff =R5 x Ia/[Rg/Ri]
によって表される。
【0036】
有利なことに、Voff の値は従って非常に小さい。
従来技術で既知の回路によるオフセット電圧に対する本発明によるオフセット電圧の比率Rapは、以下の関係式:
Rap=Ri x R5/Rg x RL
によって表される。
【0037】
上述の数値に対しては、Rap=1%となる。
抵抗器RLの抵抗の増加のため、従来技術の値と全く同じCL の値に対して、本発明による素子RL及びCL によって確立される接続の低カットオフ周波数は有利なことに、従来の技術による周波数よりも低い。
図4に説明されるループされたシステムが安定化されていることを確実にするために、以下の不等式:
【0038】
【数1】
【0039】
が成り立つことが重要である。
図4に説明される本発明の望ましい実施例によれば、電圧VS2はゼロボルトに安定化される。本発明はまた、電圧VS2がゼロボルト以外に安定化される実施例に関する。差動増幅器3の入力e(+)は回路のアースには接続されず、弾圧VS2が安定化されねばならない値を有する電圧ソースに接続される。
【0040】
図5は、図3及び図4に示される回路に共通な改善点を表わす。
この改善点によれば、抵抗器Rgの第1の端子と、コンデンサCgの第1の端子とはトランジスタT3及びT4のエミッタには接続されていない。
抵抗器Rgの第1の端子、従ってコンデンサCgの第1の端子は、一方では、その第2の端子が回路のアースに接続されている抵抗器R6の第2の端子に接続され、他方では、2つのダイオードD3及びD4の陽極及び陰極に接続されており、夫々の陽極及び陰極は互いに接続され、それ自体がトランジスタT3及びT4のベースに接続されている差動増幅器3の出力に接続されている。
【0041】
抵抗器R6は抵抗器R5(図5に図示せず)と略等しい値を有する。ダイオードD3及びD4は2つのトランジスタT3及びT4(図5に図示せず)の伝導閾値を補償することを可能にする。
全ての素子R1,R2,R3,R4,R5,D1,D2,T1,T2,T3,T4,A2は単一のモノリシック集積回路部品の上に結合されるよう製造されうる。
【0042】
図3及び図4に示される本発明の実施例によれば、単一のモノリシック集積回路部品は3つの接触、即ち増幅器A2の入力と、トランジスタT3及びT4の共通のベースと、トランジスタT3及びT4の共通のエミッタとを有さねばならない。
有利なことに、図5に示される改善点によれば、単一のモノリシック集積回路部品はここでは2つの接触、即ち、増幅器A2の入力とトランジスタT3及びT4の共通のベースとのみを有さねばならない。
【0043】
【発明の効果】
本発明の1つの利点は、JFET又はMOSFETトランジスタを使用する必要が無いことである。
【図面の簡単な説明】
【図1】従来の技術によるビデオ信号の直流成分を復元する回路を系統的に示す図である。
【図2】ビデオ信号の直流成分を復元する回路に適用される、本発明による増幅回路を系統的に示す図である。
【図3】図2の回路を詳細に示す図である。
【図4】電圧安定回路に適用される、本発明による増幅器の詳細図を示す図である。
【図5】図3及び図4に図示される回路に共通な部分の改善点を示す図である。
【符号の説明】
1 電流発生器
2 装置
3 差動増幅器
Claims (9)
- 入力及び出力を有する増幅器と、第1の極板及び第2の極板を有するコンデンサとを含み、該コンデンサの前記第2の極板は前記増幅器の入力に接続され、前記第1の極板は当該増幅回路の入力電圧に接続され、平均電流ieは前記コンデンサを通って流れ、前記増幅器は入力電流として電流Iaを有する増幅回路であって、
電流Iaがいかなる値であっても、前記コンデンサを通って流れる前記平均電流ieを略ゼロに等しくさせる電流Igを、前記コンデンサの前記第2の極板において供給する手段であって、前記電流Igを供給する少なくとも1つの電流発生器と、ie=Ia−Igが成り立つよう前記平均電流ieに対応する電圧を測定する測定装置とを有する手段と、
第1の時間期間の間は前記測定装置が前記平均電流ieに対応する電圧を測定することを可能にし、第2の時間期間の間は前記電流発生器が以前に測定された平均電流ieの関数としての前記電流Igを発生することを可能にするスイッチと
を有することを特徴とする増幅回路。 - 第1の電流発生器は、pnp型のトランジスタT1と、第1の端子及び第2の端子を有する抵抗器R1と、第1の端子及び第2の端子を有する抵抗器R2と、ダイオードD1とを含み、前記トランジスタT1のエミッタはその第2の端子が前記増幅器の正の供給電圧+VAに接続されている前記抵抗器R1の第1の端子に接続されており、前記トランジスタT1のベースはその陽極が前記抵抗器R2の第1の端子に接続されている前記ダイオードD1の陰極に接続され、前記抵抗器R2の第2の端子は前記電圧+VAに接続されており、前記トランジスタT1のコレクタは前記増幅器の入力に接続されており、
第2の電流発生器は、npn型のトランジスタT2と、第1の端子及び第2の端子を有する抵抗器R3と、第1の端子及び第2の端子を有する抵抗器R4と、ダイオードD2とを含み、前記トランジスタT2のエミッタはその第2の端子が前記増幅器の負の供給電圧−VAに接続されている前記抵抗器R3の第1の端子に接続されており、前記トランジスタT2のベースはその陰極が前記抵抗器R4の第1の端子に接続されている前記ダイオードD2の陽極に接続され、前記抵抗器R4の第2の端子は前記電圧−VAに接続されていることを特徴とする請求項1記載の増幅回路。 - 前記測定装置は、正の入力e(+)及び負の入力e(−)を有する差動増幅器と、第1の端子及び第2の端子を有する抵抗器Rgと、第1の端子及び第2の端子を有するコンデンサCgと、npn型のトランジスタT3と、pnp型のトランジスタT4と、第1の端子及び第2の端子を有する抵抗器R5とを含み、前記正の入力e(+)は当該回路のアースに接続されており、前記負の入力e(−)はコンデンサCgの第1の端子及び前記抵抗器Rgの第1の端子に接続されており、前記コンデンサCgの第2の端子及び前記抵抗器Rgの第2の端子は共にその第2の端子が当該回路のアースに接続されている前記抵抗器R5の第1の端子に接続されており、前記差動増幅器の出力はそのエミッタが前記抵抗器R5の第1の端子に接続されている前記トランジスタT3及びT4のベースに接続されており、前記トランジスタT3のコレクタは前記トランジスタT1のベースに接続されており、前記トランジスタT4のコレクタは前記トランジスタT2のベースに接続されていることを特徴とする請求項2記載の増幅回路。
- 前記測定装置は、正の入力e(+)及び負の入力e(−)を有する差動増幅器と、第1の端子及び第2の端子を有する抵抗器Rgと、第1の端子及び第2の端子を有するコンデンサCgと、背中合わせに設けられ第1の端子及び第2の端子を有する双極子を構成する2つのダイオード(D3,D4)の組合せと、npn型のトランジスタT3と、pnp型のトランジスタT4と、第1の端子及び第2の端子を有する抵抗器R5とを含み、前記正の入力e(+)は当該回路のアースに接続されており、前記負の入力e(−)は前記コンデンサCgの第1の端子及び前記抵抗器Rgの第1の端子に接続されており、前記コンデンサCgの第2の端子及び前記抵抗器Rgの第2の端子は共にその第2の端子が前記トランジスタT3及びT4のベースに接続されている前記双極子の第1の端子に接続されており、前記差動増幅器の出力はそのエミッタが前記抵抗器R5の第1の端子に接続されている前記トランジスタT3及びT4のベースに接続されており、前記トランジスタT3のコレクタは前記トランジスタT1のベースに接続されており、前記トランジスタT4のコレクタは前記トランジスタT2のベースに接続されていることを特徴とする請求項2記載の増幅回路。
- 前記スイッチは、第1の端子及び第2の端子を有し、
前記スイッチの第1の端子は前記増幅器の入力に接続され、
前記スイッチの第2の端子は前記差動増幅器の負の入力e(−)に接続されることを特徴とする請求項3又は4記載の増幅回路。 - 前記増幅器の出力と、前記差動増幅器の負の入力e(−)との間に配置された抵抗器Riを含むことを特徴とする請求項3又4記載の増幅回路。
- 前記差動増幅器の負の入力e(−)と当該回路のアースとの間に配置されたコンデンサ(CD)を含むことを特徴とする請求項3乃至6のうちいずれか1項記載の増幅回路。
- 請求項5乃至7のうちいずれか1項記載の増幅回路を含むことを特徴とする、ビデオ信号の直流成分を復元するための回路。
- 請求項6又は7記載の増幅回路を含むことを特徴とする、電圧安定化回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9613888A FR2755805B1 (fr) | 1996-11-14 | 1996-11-14 | Circuit d'amplification comprenant un dispositif de compensation de courant d'entree |
FR9613888 | 1996-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10294624A JPH10294624A (ja) | 1998-11-04 |
JP4132157B2 true JP4132157B2 (ja) | 2008-08-13 |
Family
ID=9497617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30467797A Expired - Fee Related JP4132157B2 (ja) | 1996-11-14 | 1997-11-06 | 入力電流補償装置を含む増幅回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5999045A (ja) |
EP (1) | EP0843408B1 (ja) |
JP (1) | JP4132157B2 (ja) |
DE (1) | DE69729162T2 (ja) |
FR (1) | FR2755805B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6492871B2 (en) * | 2000-12-29 | 2002-12-10 | Silicon Integrated Systems Corp. | Current feedback operational amplifier |
JP2005151468A (ja) * | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | アンプ |
GB2411062B (en) | 2004-02-11 | 2007-11-28 | Nujira Ltd | Resonance suppression for power amplifier output network |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB932173A (en) * | 1960-05-23 | 1963-07-24 | Gen Precision Inc | Sub-miniature gyro |
US3551596A (en) * | 1968-05-17 | 1970-12-29 | Bell Telephone Labor Inc | Error compensation network for video signals |
US3609230A (en) * | 1968-06-24 | 1971-09-28 | Nasa | Broadband video process with very high input impedance |
US3811053A (en) * | 1972-12-15 | 1974-05-14 | Bell Telephone Labor Inc | Video clamping circuit with variable clamping level during blanking |
US4242640A (en) * | 1978-01-03 | 1980-12-30 | Sperry Corporation | Current discharge fast time constant amplifier |
NL7901722A (nl) * | 1979-03-05 | 1980-09-09 | Philips Nv | Klemschakeling voor een videosignaal. |
JPS58178670A (ja) * | 1982-04-12 | 1983-10-19 | Alps Electric Co Ltd | ビデオ・クランプ回路 |
US4644198A (en) * | 1984-10-31 | 1987-02-17 | Rca Corporation | Signal clamp |
-
1996
- 1996-11-14 FR FR9613888A patent/FR2755805B1/fr not_active Expired - Fee Related
-
1997
- 1997-10-27 EP EP97402541A patent/EP0843408B1/en not_active Expired - Lifetime
- 1997-10-27 DE DE69729162T patent/DE69729162T2/de not_active Expired - Lifetime
- 1997-11-06 JP JP30467797A patent/JP4132157B2/ja not_active Expired - Fee Related
- 1997-11-12 US US08/968,015 patent/US5999045A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69729162T2 (de) | 2005-05-04 |
FR2755805A1 (fr) | 1998-05-15 |
DE69729162D1 (de) | 2004-06-24 |
JPH10294624A (ja) | 1998-11-04 |
EP0843408A1 (en) | 1998-05-20 |
FR2755805B1 (fr) | 1998-12-11 |
EP0843408B1 (en) | 2004-05-19 |
US5999045A (en) | 1999-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4132157B2 (ja) | 入力電流補償装置を含む増幅回路 | |
JPS61212168A (ja) | 画像表示装置 | |
JP2542722B2 (ja) | 非対称信号生成回路 | |
JPS606576B2 (ja) | 信号変換回路 | |
US4314326A (en) | Rectifying circuit with zero correction | |
KR0155615B1 (ko) | 영상출력장치의 동기신호분리회로 | |
KR0185382B1 (ko) | 증폭기 및 캐패시터를 포함하는 필터 회로 | |
KR900002645B1 (ko) | 크람푸 회로 | |
JPH0918745A (ja) | 映像信号クランプ回路 | |
JPH0139014Y2 (ja) | ||
JPS5947396B2 (ja) | ホ−ルド回路 | |
EP0487037B1 (en) | Holding circuit | |
JPH0514767A (ja) | クランプ回路 | |
JPH04162876A (ja) | 同期処理回路 | |
JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
JP3041917B2 (ja) | ピークホールド回路 | |
JPH02304371A (ja) | ピークホールド回路 | |
JPH056391B2 (ja) | ||
EP0217443A1 (en) | Picture signal processing circuit | |
JPS6333358B2 (ja) | ||
JPS6316775A (ja) | クランプ回路 | |
JPH0511704B2 (ja) | ||
JPS63279500A (ja) | サンプル・ホ−ルド回路 | |
JPH0372786A (ja) | クランプ回路 | |
JPS6269712A (ja) | 利得制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070914 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |