JPS63279500A - サンプル・ホ−ルド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、サンプル・ホールド回路に関し、特にサンプ
ル・モードとボールドモードの切換時に発生する切換雑
音を低減すると共に、サンプリング速度の向上を図った
サンプル・ホールド回路に関する。

［従　来　例１ 従来のサンプル・ボールド回路は第２図に示すものがあ
る。まず構成を説明すると、Ｑ、Ｑ２゜０３はＮＰＮ型
のトランジスタであり、差動対を形成するトランジスタ
Ｑ　、Ｑ２のコレクタ端子がトランジスタＱ３のベース
・エミッタ間に接続され、トランジスタＱ３のコレクタ
は電源端子ＶＣＣに、トランジスタＱ、Ｑ２の共通エミ
ッタは定電流源回路１を介してグ・ランド端子に接続さ
れている。

トランジスタＱ、Ｑ、、の夫々のベースはサンプル・ホ
ールド信号φ、φを印加するための制御信号入力端子２
．３に、トランジスタＱ３のベースはＰＮＰｔ−ランジ
スタＱ５のエミッタに人々接続している。ＰＮＰＩ−ラ
ンジスタＱ５のエミッタは定電流源回路４を介して電源
端子Ｖｃｃに、コレレクタはグランド端子に夫々接続さ
れ、ベースに入力信号ｖｓｉｇが供給されるようになっ
ている。

又、ＮＰＮトランジスタＱ３のベースには、図示する如
くＮＰＮトランジスタＱ４のエミッタが接続され、該ト
ランジスタＱ４のベースが常に一定電圧ＶＢでバイアス
されている。このため、ＮＰＮトランジスタＱ４のベー
ス電圧が所定電圧以下には下がらずにクランプされ（ト
ランジスタＱ２が飽和しないようになっている。

更に、トランジスタＱ３のエミッタはホールド・］ンデ
ン＋ＪＣを介してグランド端子に接続されると共に、出
ノＪバッファアンプの一部を構成するＮＰＮトランジス
タＱ６のベースに接続されている。即ち、ＮＰＮトラン
ジスタＱ６の１ミツタに定電流源５が接続され、該エミ
ッタに接続する出力端子６にホールド・コンデンサＣの
電圧より■ｂｅ６低い電圧を発生させるようになっでい
る。

次にかかる構成のサンプル・ホールド回路の作動を説明
する。

、１１す列信号入力端子２，３に供給される制す口偕舅
φ、φ１よりンプリングモード期間及びホールドモード
期間を設定するもので、第３図に承りように、相ｎに同
時に同一レベルとならない所定電圧振幅Ｖ１１の矩形波
信号であり、次表に示すように、制御信ＤφがＩＩ　Ｌ
　ＩＩレベルで且つ制御信号φが゛１］°ルベルとなる
時をサンプリングモード期間Ｔ８、制御信号φが゛Ｈ″
レベルで■つ制御信号φがＬ　”レベルとなる時をホー
ルドし−ド明間ＴＩ＋に設定する。

即ち、サンプリングモード１１間Ｔｓにおいては、トラ
ンジスタＱ２は゛°Ｌ″レベルの制御１９号φによりオ
フ、トランジスタＱ１は“１１゛レベルの制御信号φに
よりオンとなるのでトランジスタＱ３もオンとなり、し
たがって入力信号Ｖ　ｓｉｇが印加されると、ホールド
コンデンサＣの両側には、はぼ入力信号■５ｉ（ｌに等
しい電圧が保持される。

一方、ホールドモード期間”１１においては、逆にトラ
ンジスタＱ２がオン、トランジスタＱ１がオフとなるの
で、低電流源回路４よりの電流ｌ。

は１−ランジスタＱ２へ流れ込み、トランジスタＱ３を
オフに１〜る。このように、トランジスタＱ１と０３が
同時にオフとなることで、前記リンブリングモード期間
Ｔｓ中にホールド・コンデンサＣに発生した電圧は、充
電又は放電されることなく一定のホールド電圧Ｖ□、と
して保持され、このホールド電圧Ｖ　よりｖｂｏだり低
い出力電圧が＋１０ 出力端子６に出力される。

［発明が解決しようとする問題点］ しかしながら、このようなサンプル・ホールド回路にあ
っては、制御信号φ、φによってトランジスタＱ１．Ｑ
２がサンプルモードからホールドモードあるいはホール
ドモードからサンプルモードへ切換わる時にＮ　Ｉ）　
Ｎ　トランジスタＱ３のベース端子にスイッチングＷｔ
　Ｂが発生し、このＮ　＆がトランジスタＱ３のベース
・エミッタ間容量Ｃｂ。

等を介してボールド・コンデンサＣへ飛び込むので、保
持電圧Ｖ１１０の精度を低下させる問題があった。

又、所謂切換動作を行なうトランジスタＱ１゜Ｑ２に流
す定電流Ｉａは、低消費電流化等のために大電流とする
ことができず、このため、ホールド・コンデンサＣの電
荷を充／ｉ５［電させて入力信号ｖｓｉｇに相当する所
定の電荷を保持するまでに長時間を必要とでることとな
り、特に放電は■　の制限を受りるためサンプリング速
度が近い欠点があった。

Ｅ問題点を解決するための手段］ 本発明はこのような問題点に鑑みて成されたちのであり
、コンプリメンタリ接続された一対の駆動ｉ−ランジス
タと、該駆動トランジスタのエミッタに接続されるホー
ルド・コンデンサと、それぞれがエミッタホロワ形式を
用いて入力信号を該駆動トランジスタのベースに供給す
る一対の駆動回路と、該一対の駆動トランジスタの両ベ
ース間に並列接続され該駆動（−ランジスタの導通・非
導通の制御を（ｊなう差動ス・１と、該駆動トランジス
タのベース端子の電位をホールド期間において前記差動
対の飽和電圧以上の所定電圧に保持する電圧保持回路と
を具備したことを１５徴とＪる。

［実　施　例］ 以下、本発明によるリンプル・ホールド回路の一実施例
を第１図とともに説明りる。尚、同図において第２図と
同−又は相当する部分については同一符号をｒ（・１り
でいる。

よヂ、構成を第２図との相違点について説明する。

差動対を形成ザる一方のＮ、　ｒ）　Ｎ　ｌ−ランジス
タＱ１のコレクタがＰＮ　Ｐ　ｌ−ランジスタＱ７のベ
ースに接続し、ＰＮＰｌ・ランジスタＱ７のエミッタが
Ｎ　Ｐ　Ｎ　ｌ−ランジスタＱ３のエミッタに接続して
所謂コンプリメンタリ回路を形成し、更にＰＮＰトラン
ジスタのエミッタがボールド・コンデンυＣの一端に、
そのコレクタがグランド端子に接続している。又、ＰＮ
Ｐｔ−ランジスタＱ７のベースは定電流源回路７を介し
て電源端子ＶＣＣに１８続されるど共にＰＮＰトランジ
スタＱ８のエミッタに接続され、ＰＮＰｔ−シンジスタ
Ｑ８１．１コレククがグランド端子に接続されベースが
一定の［Ｔｌ　？ｌｊ電圧ｖＲにバイアスされている。

更に、ＰＮＰｔ−ランジスクＱ８のエミッタは別個の定
電流源回路８を介してグランド端子に接続されると共に
、ＮＰＮＩ−ランジスタＱ９のエミッタに接続され、Ｎ
　Ｐ　Ｎ　ｈランジメタＱ９のコレクタが電源端子ＶＣ
ＣにそのベースがＰ　Ｎ　ｌ〕ｌ−ランジスタＱ５のベ
ースと共に人力信号源に接続されて入力信号Ｖｓｉｇが
供給されるようになっている。

ここで、定電圧源の電圧Ｖ　とＶｌは次の関係に基づい
て決められている。まず、Ｎ　Ｐ　Ｎ　トランジスタＱ
　のベース・エミッタ間電圧をＶｂｏ４、トランジスタ
Ｑ１を導通さぜるための制御信号φの゛１−ドレベルの
電圧をｖｌｌ、入力信号■ｓｉｇの最低電圧をＶｓｉｇ
（Ｈ□Ｎ）とすると、電圧Ｖ８は、Ｖ　　、　　　　　
　＋Ｖ　　　　≧Ｖ　　≧Ｖ＋Ｖｓ＋（＋（ＭＩＮ）　
　　　ｂｅ４　　　　Ｂ　　　　！ｔ　　　　ｂｃ４・
・・（１） の条件に設定される、即ち、上記式（１）の条件を満足
することにより、ザンブリングモードの時にＮＰＮトラ
ンジスタＱ４を逆バイアスの状態にして、入力信号Ｖｓ
ｉｇを常にＮＰＮＩ−ランジスタＱ３へ供給することが
できるようになっている。

次に、ＰＮＰトランジスタＱ８のベース・エミッタ間電
圧を■、。８、入力信号Ｖｓｉｇの最人雷圧を”５ｉ（
７（ＨＡＸ）とすると、電圧■３は、■＋？≧Ｖｓｉｇ
（ＨＡＸ）　　’　ｂｃ５　　　　　　・・・（２）の
条件に設定される。即ち、上記式（２）の条例を満足す
ること１ごより、ホールドモード時に常にＰＮＰトラン
ジスタＱ７を非導通状態にすることができるようになっ
ている。また、定電流源４及び８の電流を１　、回路７
及び８の電流をＩＡとづるとＩ、くＩＡどなるように設
定する。

次にかかる構成のサンプル・ホールド回路の作動を説明
する。

制御信号φがＬ　ＩＩレベル、制御信号φが’　Ｈ”レ
ベルとなるサンプリングモード期間Ｔ、においでは、１
−ランジスタＱ１が導通、トランジスタＱ２が非導通と
なるので、ＰＮＰトランジスタ０８はバイアス電流を与
えている定電流源７からの電流Ｉ、がトランジスタＱ１
のコレクタに吸収されるため非導通となる。したがって
、入力１１、号■　、　はＰＮＰトランジスタＱ５を介
してＮ１）ＮＳ１リ トランジスタＱ３のベースに供給されると共に、ＮＰＮ
トランジスタＱ９を介してｌ）　Ｎ　Ｐ　トランジスタ
Ｑ７のベースに・し供給される。この時、ＮＰＮ　ｈラ
ンジスタＱ３１ま小−ルド・コンチングＣに電Ｒ７ｉを
充電し、ＰＮＰｔ−ランジスタＱ７は敢電さＵるように
作用して、入力信号Ｖｓｉｇに相当する電？・１をホー
ルド・コンデンｔｔ　Ｃに蓄積させる。

次に、制υＵ信号φが“（」′°レベル、１ｉｌＩ御信
号φが゛Ｌ′ルベルどなるホールド期間”ＩＩにおいて
は、トランジスタＱ　が導通、１−ランジスタＱ１が非
導通どなる。したがって、トランジスタＱ４がｉ・ラン
ジスタＱ２のコレクタ電流により導通状ｒ！！）どなる
ため、ＮＰＮＩ・ランジスタＱ３はベース電位がＶ　　
−Ｖ、。４に下がり非導通となる。また、定電流１１ｊ
１７によりトランジスタＱ８がど）通状態となりＰＮＰ
＋−ランジスタＱ７はベース電位が■１（寸■ｂｏ８に
上るために非導通どなり、ホールド・コンデンサＣの両
端電圧Ｖ１１．は保持される。

ここで、サンプル［−ドどホールドし一ドの切換え１１
５に、ＮＰＮ＋・ランジスタＱ１．Ｑ２のスイッチング
動作によってトランジスタＱ３．Ｑ４の夫々のベースに
スイッチングＭｆ５が発生してし、ＮＰＮ＋〜ランジス
タＱ３のベース・−［ミッタ間容聞Ｃｂｏ３とＰＮｒ’
トランジスタＱ７のベース弓−ミツタ間容品Ｃｂｏ７ど
によって相殺され、ホールド・コンデンサＣへの悪影冑
を極めて効果的に低減づることができる。

又、上記したように、１ノンプルモードにＪ３いて、ホ
ールド・コンデンサＣの放電はＰ　Ｎ　Ｐ　ｌ−ランジ
スタＱ７により行なわれるので、従来例のように定電流
源回路１の電流範囲でもって放電が行なわれる場合Ｊ：
りもリーンプル時間を短縮することがでさる。

以上説明したようにこの実施例によればモード切換時に
発生するスイッチング雑音をコンプリメンタリ接続され
たトランジスタＱ、Ｑ７のベース・エミッタ容品によっ
て相殺することにＪ：リホールド・コンデン＋ＪＣへの
Ｍ　Ｕの飛び込みを大幅に低減し、更にトランジスタＱ
、Ｑ７の駆動によってホールド・コンデンサＣに入力信
号Ｖ　。

Ｓｌ（］ に相当する電荷を蓄積させるのでサンプリング速１１を
向上させることができる。

［発明の効果］ 以十説明したように本発明の中ナンプル・ホールド回路
によれば、差動対の切換動作で発生するスイッチング雑
音をコンプリメンタリ接続したース・１の駆動トランジ
スタのベース・エミッタ間容量ににって相殺し、また、
コンプリメンタリ接続した］ヘランジスタによってホー
ルド・コンデンサを充放電させるので、スイッチング雑
音を大幅に低減し、■つリンブリング速度を向上さＵる
ことができる。

【図面の簡単な説明】

第１図は本発明によるサンプル・ホールド回路の一実施
例を示す回路図、第２図は従来の（ノンプル・ホールド
回路を示す回路図、第３図は第２図の回路動作を説明り
るための制御信号の波形図である。 Ｑｌ・Ｑ２・Ｑ３・Ｑ４・Ｑ６・Ｑ９°゛。 ＮＰＮトランジスタ Ｑ、Ｑ７．Ｑ８・・・ＰＮＰＩ・ランジスタ１．４．５
．７．８・・・定電流源 ６・・・出力端子 Ｃ・・・ホールド・コンデンサ 代　理　人　　弁理士（８１０７）佐々木　消　隆（ほ
か３名）′ 第２図 ・θ Ｌり１ 頒 第　　３　　図 手続補正口 １、１９牛の耘 昭和６２年特許願第１１３４３４号 ２、発明の名称 サンプル・ホールド回路 ３、補正をする者 事件との関係：特許出願人 名称　（５２０）富士写真フィルム株式会社４、代理人 〒１００ 住所　東京都千代田区霞が関３丁目２番５号霞が関ビル
２９階霞が関ビル内郵便局　私書箱η−９号　電話（５
Ｂり　−９６ｏｔ　（（慎栄光特許事務所 明細書第２頁１７行目及び同第５頁１６行目、「φ、φ
」を「φ、７」と補正する。

Claims (1)

1. 【特許請求の範囲】 　コンプリメンタリ接続された一対の駆動トランジスタ
   と、該駆動トランジスタのエミッタに接続されるホール
   ド・コンデンサと、 入力信号をそれぞれがエミッタホロワ形式を用いて該駆
   動トランジスタのベースに供給する一対の駆動回路と、 該一対の駆動トランジスタの両ベース間に並列接続され
   該駆動トランジスタの導通・非導通の制御を行なう差動
   対と、 該駆動トランジスタのベース端子の電位をホールド期間
   において前記差動対の飽和電圧以上の所定電圧に保持す
   る電圧保持回路とを具備したことを特徴とするサンプル
   ・ホールド回路。