JPS5947396B2 - ホ−ルド回路 - Google Patents
ホ−ルド回路Info
- Publication number
- JPS5947396B2 JPS5947396B2 JP51035252A JP3525276A JPS5947396B2 JP S5947396 B2 JPS5947396 B2 JP S5947396B2 JP 51035252 A JP51035252 A JP 51035252A JP 3525276 A JP3525276 A JP 3525276A JP S5947396 B2 JPS5947396 B2 JP S5947396B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は例えばテレビジョン受像機の直流分再生回路に
使用されるクランプ回路に使用して好適なホールド回路
に関し、特にホールドコンデンサの容量値を小さくでき
る様にしたものである。
使用されるクランプ回路に使用して好適なホールド回路
に関し、特にホールドコンデンサの容量値を小さくでき
る様にしたものである。
従来、ホールド回路の一つとして第１図に示す如きサン
プリングホールド回路が提案されていた。この第１図に
於いて１はＮＰＮ形トランジスタでこのトランジスタ１
のベースに入力端子１ａから入力信号が供給され、この
コレクタは抵抗器２を介して所定の正の電圧が供給され
る電源端子３に接続され、このトランジスタ１のエミッ
タは抵抗器４を介して接地される。又このトランジスタ
１のエミッタはＮＰＮ形トランジスタ５のコレクタに接
続され、このトランジスタ５のエミッタはＮＰＮ形トラ
ンジスタ６のベースに接続される。
プリングホールド回路が提案されていた。この第１図に
於いて１はＮＰＮ形トランジスタでこのトランジスタ１
のベースに入力端子１ａから入力信号が供給され、この
コレクタは抵抗器２を介して所定の正の電圧が供給され
る電源端子３に接続され、このトランジスタ１のエミッ
タは抵抗器４を介して接地される。又このトランジスタ
１のエミッタはＮＰＮ形トランジスタ５のコレクタに接
続され、このトランジスタ５のエミッタはＮＰＮ形トラ
ンジスタ６のベースに接続される。
そしてトランジスタ５のコレクタはトランジスタ７のエ
ミッタに接続され、トランジスタ５のエミッタはトラン
ジスタ７のコレクタに接続される。そしてトランジスタ
５及びトランジスタ７のベースはゲートパルス供給端子
７ａからゲートパルスを供給される。そしてトランジス
タ６のエミッタは抵抗器９を介して接地される。このト
ランジスタ６のエミッタより出力端子６ａが導出される
。ホールド回路をこの様に構成すると入力端子１ａに入
力信号が供給された時、トランジスタ１のエミッタには
人力信号に応じたエミッタ電流が流れ、このエミッタに
は入力信号に応じたエミッタ電圧が現われる。
ミッタに接続され、トランジスタ５のエミッタはトラン
ジスタ７のコレクタに接続される。そしてトランジスタ
５及びトランジスタ７のベースはゲートパルス供給端子
７ａからゲートパルスを供給される。そしてトランジス
タ６のエミッタは抵抗器９を介して接地される。このト
ランジスタ６のエミッタより出力端子６ａが導出される
。ホールド回路をこの様に構成すると入力端子１ａに入
力信号が供給された時、トランジスタ１のエミッタには
人力信号に応じたエミッタ電流が流れ、このエミッタに
は入力信号に応じたエミッタ電圧が現われる。
この時ゲートパルス供給端子７ａの所定の正の電位をも
つゲートパルスが加わつた時ホールドコンデンサ８に予
め蓄わえられていた電荷によるトランジスタ６のベース
電圧に比べ、トランジスタ１のエミッタ電圧が高い時ト
ランジスタ５が導通し、このホールドコンデンサ８を充
電して、トランジスタ６のベース電圧をトランジスタ１
のエミッタ電圧に等しくする。
つゲートパルスが加わつた時ホールドコンデンサ８に予
め蓄わえられていた電荷によるトランジスタ６のベース
電圧に比べ、トランジスタ１のエミッタ電圧が高い時ト
ランジスタ５が導通し、このホールドコンデンサ８を充
電して、トランジスタ６のベース電圧をトランジスタ１
のエミッタ電圧に等しくする。
又ホールドコンデンサ８に予め蓄わえられていた電荷に
よるトランジスタ６のベース電圧に比ベトランジスタ１
のエミッタ電圧が低い時トランジスタ７が導通し、ホー
ルドコンデンサ８は抵抗器４を介して放電し、トランジ
スタ６のベース電圧はトランジスタ１のエミッタ電圧に
等しくなる。そしてトランジスタ６のエミッタには、こ
のベース電圧によりエミッタ電流が流れ出力端子６ａに
はこのベース電圧によつて定まる出力電圧が現われる。
よるトランジスタ６のベース電圧に比ベトランジスタ１
のエミッタ電圧が低い時トランジスタ７が導通し、ホー
ルドコンデンサ８は抵抗器４を介して放電し、トランジ
スタ６のベース電圧はトランジスタ１のエミッタ電圧に
等しくなる。そしてトランジスタ６のエミッタには、こ
のベース電圧によりエミッタ電流が流れ出力端子６ａに
はこのベース電圧によつて定まる出力電圧が現われる。
この時ゲートパルス供給端子７ａにゲートパルスが供給
されなくなつた時、ホールドコンデンサ８に蓄わえられ
た電荷はトランジスタ６のベース電流として放電しでゆ
く、この為ホールドコンデンサ８のホールド電圧は除々
に降下していく。即ちホールド電圧にサグを生ずる。又
、第２図はテレビジヨン映像信号の直流分再生回路とし
て好適なクランプ回路に使用するホールド回路である。
されなくなつた時、ホールドコンデンサ８に蓄わえられ
た電荷はトランジスタ６のベース電流として放電しでゆ
く、この為ホールドコンデンサ８のホールド電圧は除々
に降下していく。即ちホールド電圧にサグを生ずる。又
、第２図はテレビジヨン映像信号の直流分再生回路とし
て好適なクランプ回路に使用するホールド回路である。
即ち第２図に於いて１０はＮＰＮ形トランジスタで、こ
のトランジスタ１０のベースには入力端子１０ａから入
力信号が供給され、このコレクタは抵抗器１１を介して
所定の正の電圧が供給される電源端子１２に接続され、
このトランジスタ１０のエミツタは抵抗器１３を介して
接地される。このトランジスタ１抵のエミツタはホール
ドコンデンサ１４を介してＮＰＮ形トランジスタ１５の
ベースに接続され、このトランジスタ１５のベースには
トランジスタ１６のコレクタが接続され、このトランジ
スタ１６のエミツタには所定の正の電圧が供給される直
流電源１７の正極端子に接続される。そしてこのトラン
ジスタ１６のコレクタにはトランジスタ１８のエミツタ
が接続され、トランジスタ１６の工ミツタにはトランジ
スタ１８のコレクタが接続される。そして之等トランジ
スタ１６及び１８のベースにはゲートパルス供給端子１
８ａが接続される。そしてこのトランジスタ１５のエミ
ツタは抵抗器１９を介して接地されると共にこのエミツ
タより出力端子１５ａが導出される。そしてこのトラン
ジスタ１５のコレクタは電源端子１２に接続される。こ
の様に構．成されたクランプ回路に於いては、第３図Ａ
に示す様なテレビジヨン映像信号が入力端子１０ａに加
わり、第３図Ｂに示す様なゲートパルスがテレビジヨン
映像信号の水平帰線期間のバツクポーチに重なる様なタ
イミングでゲートパルス供給端子１８ａに加わる様にな
す。この時、トランジスタ１０のエミツタに生ずる電圧
をＥ，Ｖとし、直流電源１７の正極端子の電圧を、Ｅ。
のトランジスタ１０のベースには入力端子１０ａから入
力信号が供給され、このコレクタは抵抗器１１を介して
所定の正の電圧が供給される電源端子１２に接続され、
このトランジスタ１０のエミツタは抵抗器１３を介して
接地される。このトランジスタ１抵のエミツタはホール
ドコンデンサ１４を介してＮＰＮ形トランジスタ１５の
ベースに接続され、このトランジスタ１５のベースには
トランジスタ１６のコレクタが接続され、このトランジ
スタ１６のエミツタには所定の正の電圧が供給される直
流電源１７の正極端子に接続される。そしてこのトラン
ジスタ１６のコレクタにはトランジスタ１８のエミツタ
が接続され、トランジスタ１６の工ミツタにはトランジ
スタ１８のコレクタが接続される。そして之等トランジ
スタ１６及び１８のベースにはゲートパルス供給端子１
８ａが接続される。そしてこのトランジスタ１５のエミ
ツタは抵抗器１９を介して接地されると共にこのエミツ
タより出力端子１５ａが導出される。そしてこのトラン
ジスタ１５のコレクタは電源端子１２に接続される。こ
の様に構．成されたクランプ回路に於いては、第３図Ａ
に示す様なテレビジヨン映像信号が入力端子１０ａに加
わり、第３図Ｂに示す様なゲートパルスがテレビジヨン
映像信号の水平帰線期間のバツクポーチに重なる様なタ
イミングでゲートパルス供給端子１８ａに加わる様にな
す。この時、トランジスタ１０のエミツタに生ずる電圧
をＥ，Ｖとし、直流電源１７の正極端子の電圧を、Ｅ。
Ｖとすると、ホールドコンデンサ１４の端子間には（Ｅ
ｌ−Ｅ２）Ｖの電圧がトランジスタ１５のベースを基準
にして生ずる。この時トランジスタ１５のベースの電圧
はＥ２Ｖである。次にゲートパルス供給端子１８ａにゲ
ートパルスが加わらなくなつてからトランジスタ１０の
エミツタの電圧が（Ｅ１＋ΔＥ１）Ｖとなつた時、トラ
ンジスタ１５のベースの電圧はホールドコンデンサ１４
に貯わえられた電荷により、｛Ｅ１＋ΔＥ１−（Ｅ１−
Ｅ２）｝Ｖ＝（Ｅ２＋ΔＥ１）Ｖとなる。この様にして
ゲートパルスによつてテレビジヨン映像信号中のペデス
タルレベルはＥ２Ｖにクランプされる。このことにより
入力端子１０ａに第３図Ａに示す様な入力信号が加わつ
た時、出力端子１５ａには第３図Ｃに示す様な出力信号
が生じる。
ｌ−Ｅ２）Ｖの電圧がトランジスタ１５のベースを基準
にして生ずる。この時トランジスタ１５のベースの電圧
はＥ２Ｖである。次にゲートパルス供給端子１８ａにゲ
ートパルスが加わらなくなつてからトランジスタ１０の
エミツタの電圧が（Ｅ１＋ΔＥ１）Ｖとなつた時、トラ
ンジスタ１５のベースの電圧はホールドコンデンサ１４
に貯わえられた電荷により、｛Ｅ１＋ΔＥ１−（Ｅ１−
Ｅ２）｝Ｖ＝（Ｅ２＋ΔＥ１）Ｖとなる。この様にして
ゲートパルスによつてテレビジヨン映像信号中のペデス
タルレベルはＥ２Ｖにクランプされる。このことにより
入力端子１０ａに第３図Ａに示す様な入力信号が加わつ
た時、出力端子１５ａには第３図Ｃに示す様な出力信号
が生じる。
ところがこの様なクランプ回路に於いては、ゲートパル
ス供給端子１８ａにゲートパルスが供給されない時、ト
ランジスタ１５のベースにベース電流が流れホールドコ
ンデンサ１４が放電をしてしまいホールドコンデンサ１
４の端子間電圧が下がり、クランプ電圧が低下する。
ス供給端子１８ａにゲートパルスが供給されない時、ト
ランジスタ１５のベースにベース電流が流れホールドコ
ンデンサ１４が放電をしてしまいホールドコンデンサ１
４の端子間電圧が下がり、クランプ電圧が低下する。
本発明は斯る点に鑑み、上述の欠点を除去せんとするも
のである。
のである。
以下、第４図を参照しながら本発明ホールド回路の一実
施例につき説明しよう。
施例につき説明しよう。
この第４図は本発明を使用したサンプリングホールド回
路の一実施例であり、第１図に示すサンプリングホール
ド回路に対応するものには同一の符号を付し、その詳細
な説明は省略する。ここで、第４図に於いてはトランジ
スタ６のコレクタをＮＰＮ形トランジスタ２０のエミツ
タに接続し、このトランジスタ２０のコレクタを電源端
子３に接続する。
路の一実施例であり、第１図に示すサンプリングホール
ド回路に対応するものには同一の符号を付し、その詳細
な説明は省略する。ここで、第４図に於いてはトランジ
スタ６のコレクタをＮＰＮ形トランジスタ２０のエミツ
タに接続し、このトランジスタ２０のコレクタを電源端
子３に接続する。
そしてこのトランジスタ２０のベースをダイオードを構
成するＰＮＰ形トランジスタ２１のベース及びコレクタ
の接続点に接続し、このトランジスタ２１のエミツタを
電源端子３に接続する。又トランジスタ２０のベースを
ＰＮＰ形トランジスタ２２のベースに接続し、このトラ
ンジスタ２２のエミツタを電源端子３に接続すると共に
このトランジスタ２２のコレクタをトランジスタ６のベ
ースに接続する。ここでトランジスタ２１及び２２はカ
レントミラー回路を構成し、このカレントミラー回路と
トランジスタ２０とで電流補償回路を構成する。この様
にサンプリングホールド回路を構成すると、ゲートパル
ス供給端子７ａにゲートパルスがあつた時ホールドコン
デンサ８には前述の様にホールド電圧が生じ、ゲートパ
ルス供給端子７ａにゲートパルスが供給されない時はホ
ールドコンデンサ８に貯わえられた電荷はトランジスタ
６のベース電流として放電してゆく、この電流の大きさ
Ｉ，、トランジスタ６，２０，２１及び２２のエミツタ
接地における電流増幅率を夫々等しくＨ，−ｅとする。
成するＰＮＰ形トランジスタ２１のベース及びコレクタ
の接続点に接続し、このトランジスタ２１のエミツタを
電源端子３に接続する。又トランジスタ２０のベースを
ＰＮＰ形トランジスタ２２のベースに接続し、このトラ
ンジスタ２２のエミツタを電源端子３に接続すると共に
このトランジスタ２２のコレクタをトランジスタ６のベ
ースに接続する。ここでトランジスタ２１及び２２はカ
レントミラー回路を構成し、このカレントミラー回路と
トランジスタ２０とで電流補償回路を構成する。この様
にサンプリングホールド回路を構成すると、ゲートパル
ス供給端子７ａにゲートパルスがあつた時ホールドコン
デンサ８には前述の様にホールド電圧が生じ、ゲートパ
ルス供給端子７ａにゲートパルスが供給されない時はホ
ールドコンデンサ８に貯わえられた電荷はトランジスタ
６のベース電流として放電してゆく、この電流の大きさ
Ｉ，、トランジスタ６，２０，２１及び２２のエミツタ
接地における電流増幅率を夫々等しくＨ，−ｅとする。
するとトランジスタ６にはＨｎ− Ｉ，のコレクタ電流
が流れるが、このトランジスタ６のコレクタ電流はトラ
ンジスタ２０のエミツタ電流に等しい。ここでトランジ
スタ２０のベース電流をＩｂ″ とするとこのトランジ
スタ２０のコレクタ電流はＨｆ８・Ｉｂ″であるから、
従つて、 となる。
が流れるが、このトランジスタ６のコレクタ電流はトラ
ンジスタ２０のエミツタ電流に等しい。ここでトランジ
スタ２０のベース電流をＩｂ″ とするとこのトランジ
スタ２０のコレクタ電流はＨｆ８・Ｉｂ″であるから、
従つて、 となる。
又トランジスタ２１及び２２の夫々のベースの電圧ノは
等しいから流れるコレクタ電流は等しい。
等しいから流れるコレクタ電流は等しい。
このコレクタ電流の大きさをＩ。とすると、トランジス
タ２１及び２２の接続関係からトランジスタ２１のコレ
クタ電流と、トランジスタ２１のベース電流と、トラン
ジスタ２２のベース電流との和はトランジスタ，２０の
ベース電流に等しい。従つて、 より ところで通常ｈァ。
タ２１及び２２の接続関係からトランジスタ２１のコレ
クタ電流と、トランジスタ２１のベース電流と、トラン
ジスタ２２のベース電流との和はトランジスタ，２０の
ベース電流に等しい。従つて、 より ところで通常ｈァ。
》１であるので、ＩＯ￥Ｉ，となりホールドコンデンサ
８に貯わえられた電荷はトランジスタ６のベース電流と
して放電するが、トランジスタ２２のコレクタ電流とし
て充電される。従つて、ホールドコンデンサ８のホール
ド電圧の降下は極めて少なく、ホールド電圧にサグを生
じることはない。この為ホールドコンデンサ８としては
容量の小さいものが使用できサンプリングホールド動作
の応答速度を早くすることが出来る。
８に貯わえられた電荷はトランジスタ６のベース電流と
して放電するが、トランジスタ２２のコレクタ電流とし
て充電される。従つて、ホールドコンデンサ８のホール
ド電圧の降下は極めて少なく、ホールド電圧にサグを生
じることはない。この為ホールドコンデンサ８としては
容量の小さいものが使用できサンプリングホールド動作
の応答速度を早くすることが出来る。
又第５図は本発明をクランプ回路に使用した一実施例を
示し、この第５図に於いて第２図及び第４図に対応する
部分には同一符号を付し、その詳細な説明は省略する。
示し、この第５図に於いて第２図及び第４図に対応する
部分には同一符号を付し、その詳細な説明は省略する。
ここで第５図に於いて、トランジスタ１５のコレクタを
ＮＰＮ型トランジスタ２０のエミツタに接続し、トラン
ジスタ２０のコレクタを電源端子３に接続する。
ＮＰＮ型トランジスタ２０のエミツタに接続し、トラン
ジスタ２０のコレクタを電源端子３に接続する。
そしてこのトランジスタ２０のベースをダイオードを構
成するＰＮＰ型トランジスタ２１のベース及びコレクタ
の接続点に接続し、このトランジスタ２１のエミツタを
電源端子３に接続する。又トランジスタ２０のベースを
ＰＮＰ型トランジスタ２２のベースに接続し、このトラ
ンジスタ２２のエミツタを電源端子３に接続すると共に
、このトランジスタ２２のコレクタをトランジスタ６の
ベースに接続する。こ土でトランジスタ２１及び２２は
カレントミラー回路を構成し、このカレントミラー回路
とトランジスタ２０とで電流補償回路を構成する。
成するＰＮＰ型トランジスタ２１のベース及びコレクタ
の接続点に接続し、このトランジスタ２１のエミツタを
電源端子３に接続する。又トランジスタ２０のベースを
ＰＮＰ型トランジスタ２２のベースに接続し、このトラ
ンジスタ２２のエミツタを電源端子３に接続すると共に
、このトランジスタ２２のコレクタをトランジスタ６の
ベースに接続する。こ土でトランジスタ２１及び２２は
カレントミラー回路を構成し、このカレントミラー回路
とトランジスタ２０とで電流補償回路を構成する。
この様にクランプ回路を構成するとホールドコンデンサ
１４に貯えられた電荷はトランジスタ１５のベース電流
として放電し、トランジスタ２２のコレクタ電流として
充電される。従つてホールドコンデンサ１４のクランプ
電圧の降下は極めて少なく、ホールド電圧にサグを生じ
ることはない。
１４に貯えられた電荷はトランジスタ１５のベース電流
として放電し、トランジスタ２２のコレクタ電流として
充電される。従つてホールドコンデンサ１４のクランプ
電圧の降下は極めて少なく、ホールド電圧にサグを生じ
ることはない。
この為ホールドコンデンサ１４としては容量の小さいも
のが使用できクランプ動作の応答速度を早くすることが
出来る。
のが使用できクランプ動作の応答速度を早くすることが
出来る。
又第６図に本発明を使用したクランプ回路の他の実施例
を示す。
を示す。
第６図に於いてＮＰＮ型トランジスタ２３のコレクタに
ＮＰＮ型トランジスタ２４のエミツタを接続し、このト
ランジスタ２４のコレクタを電源端子２５に接続する。
そしてこのトランジスタ２４のベースにダイオードを構
成するＰＮＰ型トランジスタ２６のコレクタとベースを
接続し、このトランジスタ２６のエミツタを電源端子２
５に接続して、そしてトランジスタ２３のベースに入力
端子２３ａを接続する。そしてトランジスタ２３のエミ
ツタを抵抗器２７を介しでＮＰＮ型トランジスタ２８の
ベースに接続する。そしてこのトランジスタ２８のエミ
ツタを抵抗器２９を介して接地する。そしてこのトラン
ジスタ２８のエミツタをＮＰＮ型トランジスタ３０のベ
ースに接続し、このベースを出力端子３０ａに接続し、
このトランジスタ３０のコレクタにダイオードを構成す
るＰＮＰ型トランジスタ３１のコレクタとベースを接続
し、エミツタを電源端子２５に接続する。又トランジス
タ３１のベースをトランジスタ３２のベースに接続し、
このトランジスタ”３１のエミツタを電源端子２５に接
続する。そしてこのトランジスタ３２のコレクタにＰＮ
Ｐ型トランジスタ３３のコレクタを接続し、このトラン
ジスタ３３のベースをトランジスタ２４のベースに接続
する。そしてトランジスタ３２のコレクタをホールドコ
ンデンサ３４を介して接地すると共にＮＰＮ型トランジ
スタ３５のベースに接続する。そしてこのトランジスタ
３５のコレクタをトランジスタ２８のベースに接続する
と共に、エミツタを抵抗器３６を介して接地する。そし
て前述のトランジスタ３０のエミツタをＮＰＮ型トラン
ジスタ３７のエミツタに接続すると共にＮＰＮ型トラン
ジスタ３８のコレクタを接続する。そしてこのトランジ
スタ３８のエミツタを定電流源３９を介して接地する。
そしてこのトランジスタ３８のベースにゲートパルス供
給端子３８ａを接続する。又トランジスタ３７のベース
に所定の正の電圧をもつ直流電源４０の正極を接続し、
この直流電源４０の負極を接地する。
ＮＰＮ型トランジスタ２４のエミツタを接続し、このト
ランジスタ２４のコレクタを電源端子２５に接続する。
そしてこのトランジスタ２４のベースにダイオードを構
成するＰＮＰ型トランジスタ２６のコレクタとベースを
接続し、このトランジスタ２６のエミツタを電源端子２
５に接続して、そしてトランジスタ２３のベースに入力
端子２３ａを接続する。そしてトランジスタ２３のエミ
ツタを抵抗器２７を介しでＮＰＮ型トランジスタ２８の
ベースに接続する。そしてこのトランジスタ２８のエミ
ツタを抵抗器２９を介して接地する。そしてこのトラン
ジスタ２８のエミツタをＮＰＮ型トランジスタ３０のベ
ースに接続し、このベースを出力端子３０ａに接続し、
このトランジスタ３０のコレクタにダイオードを構成す
るＰＮＰ型トランジスタ３１のコレクタとベースを接続
し、エミツタを電源端子２５に接続する。又トランジス
タ３１のベースをトランジスタ３２のベースに接続し、
このトランジスタ”３１のエミツタを電源端子２５に接
続する。そしてこのトランジスタ３２のコレクタにＰＮ
Ｐ型トランジスタ３３のコレクタを接続し、このトラン
ジスタ３３のベースをトランジスタ２４のベースに接続
する。そしてトランジスタ３２のコレクタをホールドコ
ンデンサ３４を介して接地すると共にＮＰＮ型トランジ
スタ３５のベースに接続する。そしてこのトランジスタ
３５のコレクタをトランジスタ２８のベースに接続する
と共に、エミツタを抵抗器３６を介して接地する。そし
て前述のトランジスタ３０のエミツタをＮＰＮ型トラン
ジスタ３７のエミツタに接続すると共にＮＰＮ型トラン
ジスタ３８のコレクタを接続する。そしてこのトランジ
スタ３８のエミツタを定電流源３９を介して接地する。
そしてこのトランジスタ３８のベースにゲートパルス供
給端子３８ａを接続する。又トランジスタ３７のベース
に所定の正の電圧をもつ直流電源４０の正極を接続し、
この直流電源４０の負極を接地する。
そしてこのトランジスタ３７のコレクタにダイオードを
構成するＰＮＰ型トランジスタ４１のベースとコレクタ
を接続し、このトランジスタ４１のエミツタを電源端子
２５に接続する。そしてＰＮＰ型トランジスタ４２のベ
ースをトランジスタ４１のベースに接続し、このトラン
ジスタ４２のエミツタを電源端子２５に接続する。又Ｐ
ＮＰ型トランジスタ４２のコレクタにダイオードを構成
するＮＰＮ型トランジスタ４３のコレクタ及びベースを
接続し、このトランジスタ４３のエミツタを接地する。
構成するＰＮＰ型トランジスタ４１のベースとコレクタ
を接続し、このトランジスタ４１のエミツタを電源端子
２５に接続する。そしてＰＮＰ型トランジスタ４２のベ
ースをトランジスタ４１のベースに接続し、このトラン
ジスタ４２のエミツタを電源端子２５に接続する。又Ｐ
ＮＰ型トランジスタ４２のコレクタにダイオードを構成
するＮＰＮ型トランジスタ４３のコレクタ及びベースを
接続し、このトランジスタ４３のエミツタを接地する。
そしてこのトランジスタ４３のベースにＮＰＮ型トラン
ジスタ４４のベースを接続．し、このトランジスタ４４
のコレクタをトランジスタ３５のベースに接続し、トラ
ンジスタ４４のエミツタを接地する。ここでトランジス
タ３１及び３２、トランジスタ４１及び４２、トランジ
スタ４３及び４４は夫々前述したカレントミラー回路４
５，４６，４７を構成し、トランジスタ２４，２６及び
３３は前述の電流補償回路４８を構成する。
ジスタ４４のベースを接続．し、このトランジスタ４４
のコレクタをトランジスタ３５のベースに接続し、トラ
ンジスタ４４のエミツタを接地する。ここでトランジス
タ３１及び３２、トランジスタ４１及び４２、トランジ
スタ４３及び４４は夫々前述したカレントミラー回路４
５，４６，４７を構成し、トランジスタ２４，２６及び
３３は前述の電流補償回路４８を構成する。
クランプ回路を上述の様に構成すると入力端子２３ａに
第３図Ａに示す様なテレビジヨン信号を供．給し、この
テレビジヨン信号の水平帰線期間にトランジスタ３８を
導通させる様なゲートパルスをゲートパルス供給端子３
８ａに供給する。
第３図Ａに示す様なテレビジヨン信号を供．給し、この
テレビジヨン信号の水平帰線期間にトランジスタ３８を
導通させる様なゲートパルスをゲートパルス供給端子３
８ａに供給する。
このようなゲートパルスによりトランジスタ３８が導通
した時、入力端子２３ａに供給されたペデスタルレベル
はトランジスタ２３及び２８を介してトランジスタ３０
のベースに供給される。
した時、入力端子２３ａに供給されたペデスタルレベル
はトランジスタ２３及び２８を介してトランジスタ３０
のベースに供給される。
この時トランジスタ３０に流れるエミツタ電流とトラン
ジスタ３７に流れるエミツタ電流との和は一定で、この
値をここでＩ。とすると、トランジスタ３０のベース電
圧と直流電源４０の基準電圧との差に相応してホールド
コンデンサ３４に充電もしくは放電をなす。即ち、トラ
ンジスタ３０のベース電圧をＥ。、直流電源４０の基準
電圧をＥ。とし、トランジスタ３０のコレクタ電流１１
とするとトランジスタ３７に流れるコレクタ電流はＩ。
−１１となり、カレントミラー回路４５と４７によりト
ランジスタ４４のコレクタにホールドコンデンサ３４か
らトランジスタ３７のコレクタ電流Ｉ。−１１に等しい
電流が流れ、又カレントミラー回路４５を介してホール
ドコンデンサ３４にトランジスタ３０のコレクタ電流１
１に等しい電流が流れる。従つて１１＞ＩＯ−１１の時
ホールドコンデンサ３４は充電され、１１＜ＩＯ−１１
の時ホールドコンデンサ３４は放電される。このホール
ドコンデンサ３４の端子間電圧は直流電源４０の基準電
圧Ｅ。に等しくなる。この為トランジスタ３５は定電流
源となりトランジスタ２７のベースの直流レベルは直流
電源４０の基準電圧Ｅ４に等しくなる。この為入力端子
２３ａに供給されるテレビジヨン信号のペデスタルレベ
ルは直流電源４０の基準電圧Ｅ４にクランプされ、この
ようなクランプ回路に於いてゲートパルスがゲートパル
ス供給端子３８ａに供給されない時ホールドコンデンサ
３４に貯わえられた電荷はトランジスタ３５のベースを
介して放電するが、このトランジスタ３５のベース電流
により流れるトランジスタ３５のコレクタ電流はトラン
ジスタ２３のコレクタ・エミツタを介して流れる電流補
償回路４８内のトランジスタ２４のエミツタ電流による
。この為トランジスタ３３からコレクタ電流が流れ第５
図に示すクランプ回路と同様にホールドコンデンサ３４
の放電電流を補償する。従つて、ホールドコンデンサ３
４のクランプ電圧の降下は極めて少なく、ホールド電圧
にサグを生じることはない。この為、ホールドコンデン
サ３４としては容量の小さいものが使用でき、クランプ
動作の応答速度を早くすることが出来る。
ジスタ３７に流れるエミツタ電流との和は一定で、この
値をここでＩ。とすると、トランジスタ３０のベース電
圧と直流電源４０の基準電圧との差に相応してホールド
コンデンサ３４に充電もしくは放電をなす。即ち、トラ
ンジスタ３０のベース電圧をＥ。、直流電源４０の基準
電圧をＥ。とし、トランジスタ３０のコレクタ電流１１
とするとトランジスタ３７に流れるコレクタ電流はＩ。
−１１となり、カレントミラー回路４５と４７によりト
ランジスタ４４のコレクタにホールドコンデンサ３４か
らトランジスタ３７のコレクタ電流Ｉ。−１１に等しい
電流が流れ、又カレントミラー回路４５を介してホール
ドコンデンサ３４にトランジスタ３０のコレクタ電流１
１に等しい電流が流れる。従つて１１＞ＩＯ−１１の時
ホールドコンデンサ３４は充電され、１１＜ＩＯ−１１
の時ホールドコンデンサ３４は放電される。このホール
ドコンデンサ３４の端子間電圧は直流電源４０の基準電
圧Ｅ。に等しくなる。この為トランジスタ３５は定電流
源となりトランジスタ２７のベースの直流レベルは直流
電源４０の基準電圧Ｅ４に等しくなる。この為入力端子
２３ａに供給されるテレビジヨン信号のペデスタルレベ
ルは直流電源４０の基準電圧Ｅ４にクランプされ、この
ようなクランプ回路に於いてゲートパルスがゲートパル
ス供給端子３８ａに供給されない時ホールドコンデンサ
３４に貯わえられた電荷はトランジスタ３５のベースを
介して放電するが、このトランジスタ３５のベース電流
により流れるトランジスタ３５のコレクタ電流はトラン
ジスタ２３のコレクタ・エミツタを介して流れる電流補
償回路４８内のトランジスタ２４のエミツタ電流による
。この為トランジスタ３３からコレクタ電流が流れ第５
図に示すクランプ回路と同様にホールドコンデンサ３４
の放電電流を補償する。従つて、ホールドコンデンサ３
４のクランプ電圧の降下は極めて少なく、ホールド電圧
にサグを生じることはない。この為、ホールドコンデン
サ３４としては容量の小さいものが使用でき、クランプ
動作の応答速度を早くすることが出来る。
尚、本発明は上述実施例に限ることなく本発明の要旨を
逸脱しない様々な構成を取り得ることは勿論である。
逸脱しない様々な構成を取り得ることは勿論である。
第１図は従来のサンプリングホールド回路の一例を示す
接続図、第２図は従来のクランプ回路の一例を示す接続
図、第３図はクランプ回路の動作の説明に供する線図、
第４図は本発明ホールド回路の一実施例を示す接続図、
第５図及び第６図は夫々本発明ホールド回路の他の実施
例を示す接続図である。 １ａは入力端子、１，５，６，７，２０，２１及び２２
は夫々トランジスタ、７ａはゲートパルス供給端子、８
はホールドコンデンサである。
接続図、第２図は従来のクランプ回路の一例を示す接続
図、第３図はクランプ回路の動作の説明に供する線図、
第４図は本発明ホールド回路の一実施例を示す接続図、
第５図及び第６図は夫々本発明ホールド回路の他の実施
例を示す接続図である。 １ａは入力端子、１，５，６，７，２０，２１及び２２
は夫々トランジスタ、７ａはゲートパルス供給端子、８
はホールドコンデンサである。
Claims (1)
- １ ゲートパルスが供給された時にホールドコンデンサ
に入力信号に応じた電圧をチャージすると共に該ゲート
パルスが供給されない時には、該ホールドコンデンサか
らの流出電流を検出して該流出電流に応じた電流を上記
ホールドコンデンサに流入させるようにして該ホールド
コンデンサからの流出電流を少なくする様にしたことを
特徴とするホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51035252A JPS5947396B2 (ja) | 1976-03-31 | 1976-03-31 | ホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51035252A JPS5947396B2 (ja) | 1976-03-31 | 1976-03-31 | ホ−ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52119057A JPS52119057A (en) | 1977-10-06 |
| JPS5947396B2 true JPS5947396B2 (ja) | 1984-11-19 |
Family
ID=12436622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51035252A Expired JPS5947396B2 (ja) | 1976-03-31 | 1976-03-31 | ホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947396B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI477662B (zh) * | 2008-05-12 | 2015-03-21 | Jfe Steel Corp | 鍍錫鋼板之製造方法及鍍錫鋼板暨化學轉化處理液 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568913A (en) * | 1979-07-05 | 1981-01-29 | Matsushita Electric Ind Co Ltd | Signal clamping circuit |
| JPS61157175A (ja) * | 1984-12-28 | 1986-07-16 | Rohm Co Ltd | ペデスタル・クランプ回路 |
| JPS63244928A (ja) * | 1987-03-30 | 1988-10-12 | Toshiba Corp | 出力バツフア回路 |
-
1976
- 1976-03-31 JP JP51035252A patent/JPS5947396B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI477662B (zh) * | 2008-05-12 | 2015-03-21 | Jfe Steel Corp | 鍍錫鋼板之製造方法及鍍錫鋼板暨化學轉化處理液 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52119057A (en) | 1977-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPH0554072B2 (ja) | ||
| JPS61144905A (ja) | スプリアス信号低減化回路 | |
| JP4132157B2 (ja) | 入力電流補償装置を含む増幅回路 | |
| JPS5910819Y2 (ja) | 発振回路 | |
| JPH0139014Y2 (ja) | ||
| JP2572758B2 (ja) | 直流再生回路 | |
| JPH0514767A (ja) | クランプ回路 | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JP3743125B2 (ja) | クランプ回路 | |
| JPS6215958B2 (ja) | ||
| JPS62292081A (ja) | イメ−ジセンサ信号続出回路 | |
| JPH04162876A (ja) | 同期処理回路 | |
| JPS6155200B2 (ja) | ||
| JPH0224572A (ja) | ピークホールド回路 | |
| JPH02304371A (ja) | ピークホールド回路 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPH0445199Y2 (ja) | ||
| JPS5911228B2 (ja) | 垂直偏向回路 | |
| JPS5928313B2 (ja) | 水平発振回路 | |
| JPS63208374A (ja) | クランプ装置 | |
| JPH0612872B2 (ja) | 電流切換回路 | |
| JPH01148972A (ja) | 両極性ピーク検出器 | |
| JPH0964698A (ja) | 発振器 | |
| JPS60192464A (ja) | 直流再生回路 |