JP2514964B2 - サンプル・ホ−ルド回路 - Google Patents
サンプル・ホ−ルド回路Info
- Publication number
- JP2514964B2 JP2514964B2 JP62103245A JP10324587A JP2514964B2 JP 2514964 B2 JP2514964 B2 JP 2514964B2 JP 62103245 A JP62103245 A JP 62103245A JP 10324587 A JP10324587 A JP 10324587A JP 2514964 B2 JP2514964 B2 JP 2514964B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- capacitor
- circuit
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば復調された複合映像信号の直流再
生を行なうペデスタル・クランプ回路等に用いられるサ
ンプル・ホールド回路に関する。
生を行なうペデスタル・クランプ回路等に用いられるサ
ンプル・ホールド回路に関する。
（従来の技術） 一般に、テレビジョン受像機のペデスタルクランプ回
路では、サンプル・ホールド回路を用いて、復調された
複合映像信号のペデスタルレベルをクランプすることに
より直流再生を行なっている。従来より用いられている
サンプル・ホールド回路の構成を第２図に示す。
路では、サンプル・ホールド回路を用いて、復調された
複合映像信号のペデスタルレベルをクランプすることに
より直流再生を行なっている。従来より用いられている
サンプル・ホールド回路の構成を第２図に示す。
第２図において、入力映像信号Vinはバイアス電圧Vre
fによってバイアスされた後、PNPトランジスタQ1のベー
スに入力される。このPNPトランジスタQ2は同特性のPNP
トランジスタQ2と差動対となっている。この差動対回路
の共通エミッタはスイッチ素子SWを介して定電流源I1に
接続され、Q1,Q2の各コレクタはダイオードD1及びトラ
ンジスタQ3よりなるカレントミラー回路の入出力端に接
続されている。また、トランジスタQ2はベース及びコレ
クタ間が接続されて帰還接続されており、そのベースは
ホールド用コンデンサCHに接続されている。コンデンサ
CHの充電電圧は出力電圧Voutとして取出されるようにな
っている。上記スイッチ素子SWは外部からのサンプルパ
ルスSPに応じてスイッチング制御される。
fによってバイアスされた後、PNPトランジスタQ1のベー
スに入力される。このPNPトランジスタQ2は同特性のPNP
トランジスタQ2と差動対となっている。この差動対回路
の共通エミッタはスイッチ素子SWを介して定電流源I1に
接続され、Q1,Q2の各コレクタはダイオードD1及びトラ
ンジスタQ3よりなるカレントミラー回路の入出力端に接
続されている。また、トランジスタQ2はベース及びコレ
クタ間が接続されて帰還接続されており、そのベースは
ホールド用コンデンサCHに接続されている。コンデンサ
CHの充電電圧は出力電圧Voutとして取出されるようにな
っている。上記スイッチ素子SWは外部からのサンプルパ
ルスSPに応じてスイッチング制御される。
まず、サンプル動作のとき、サンプルパルスSPによっ
てスイッチ素子SWをオン状態に設定する。すると、差動
対回路は定電流源I1からバイアス電流を入力してアクテ
ィブ状態となる。このとき、トランジスタQ1にはバイア
ス電圧Vrefによってバイアスされた入力映像信号Vinに
対応する電流が流れ、トランジスタQ2にはコンデンサCH
の充電電圧に対応した電流が流れる。トランジスタQ1の
コレクタ電流はカレントミラー回路により逆方向の電流
となって出力される。したがって、この逆方向電流とト
ランジスタQ2のコレクタ電流との差電流がコンデンサCH
の充放電電流となり、これによってコンデンサCHにはト
ランジスタQ1のベースにかかる電圧と同一の電圧が充電
されるようになる。
てスイッチ素子SWをオン状態に設定する。すると、差動
対回路は定電流源I1からバイアス電流を入力してアクテ
ィブ状態となる。このとき、トランジスタQ1にはバイア
ス電圧Vrefによってバイアスされた入力映像信号Vinに
対応する電流が流れ、トランジスタQ2にはコンデンサCH
の充電電圧に対応した電流が流れる。トランジスタQ1の
コレクタ電流はカレントミラー回路により逆方向の電流
となって出力される。したがって、この逆方向電流とト
ランジスタQ2のコレクタ電流との差電流がコンデンサCH
の充放電電流となり、これによってコンデンサCHにはト
ランジスタQ1のベースにかかる電圧と同一の電圧が充電
されるようになる。
次に、ホールド動作のとき、サンプルパルスSPによっ
てスイッチ素子SWをオフ状態に設定する。これによって
差動対回路は定電流源I1から切離されてカットオフ状態
となる。このとき、コンデンサCHに蓄積された電荷に対
し、差動対回路及びホールド回路は何の影響も与えな
い。したがって、コンデンサCHにはスイッチ素子SWのオ
フ時の充電電圧がホールドされるようになる。
てスイッチ素子SWをオフ状態に設定する。これによって
差動対回路は定電流源I1から切離されてカットオフ状態
となる。このとき、コンデンサCHに蓄積された電荷に対
し、差動対回路及びホールド回路は何の影響も与えな
い。したがって、コンデンサCHにはスイッチ素子SWのオ
フ時の充電電圧がホールドされるようになる。
しかしながら、上記のような従来のサンプル・ホール
ド回路では、コンデンサCHの容量値を適当に設定し、最
大入力時に対して定電流源I1の電流値を充分サンプル動
作可能な値にすると、入出力電位差が小さい場合にはサ
ンプル時に差動対回路に流れる電流がほとんど無駄にな
る。一般的に、コンデンサCHの容量値は数μＦ程度であ
り、定電流源I1の電流値は数百μＡ乃至数mA程度であ
る。特に、移動可能なポータブルテレビのように電源に
電池を使用するものでは、電池寿命をのばすために消費
電流が小さい方が望ましいが、上記サンプル・ホールド
回路ではサンプル時に常にI1という定電流が流れ、消費
電流が大きいため、電源として電池を使用するものには
消費電流の低減が望まれる。
ド回路では、コンデンサCHの容量値を適当に設定し、最
大入力時に対して定電流源I1の電流値を充分サンプル動
作可能な値にすると、入出力電位差が小さい場合にはサ
ンプル時に差動対回路に流れる電流がほとんど無駄にな
る。一般的に、コンデンサCHの容量値は数μＦ程度であ
り、定電流源I1の電流値は数百μＡ乃至数mA程度であ
る。特に、移動可能なポータブルテレビのように電源に
電池を使用するものでは、電池寿命をのばすために消費
電流が小さい方が望ましいが、上記サンプル・ホールド
回路ではサンプル時に常にI1という定電流が流れ、消費
電流が大きいため、電源として電池を使用するものには
消費電流の低減が望まれる。
（発明が解決しようとする問題点） 以上述べたように従来のサンプル・ホールド回路で
は、サンプル時に常に定電流が流れるため、入出力電位
差が小さい場合には必要以上に消費電流が大きく、特に
電源に電池を使用するものには適さない。
は、サンプル時に常に定電流が流れるため、入出力電位
差が小さい場合には必要以上に消費電流が大きく、特に
電源に電池を使用するものには適さない。
この発明は上記のような問題点を解決するためになさ
れたもので、入出力電位差に応じて消費電流を最適値に
変化させることのできるサンプル・ホールド回路を提供
することを目的とする。
れたもので、入出力電位差に応じて消費電流を最適値に
変化させることのできるサンプル・ホールド回路を提供
することを目的とする。
［発明の構成］ （問題点を解決するための手段） 上記目的を達成するためにこの発明の係るサンプル・
ホールド回路は、サンプル時に入力電圧とコンデンサの
充電電圧との差電圧に応じて前記ホールド用コンデンサ
を充放電してコンデンサの充電電圧と入力電圧とを一致
させ、ホールド時に前記コンデンサの充放電経路を遮断
してコンデンサの充電電圧をホールドするものにおい
て、第１の定電流源によってバイアスされ、前記入力電
圧とコンデンサの充電電圧を入力し、両者の差電圧に応
じて第１、第２の出力電流が互いに逆方向に増減する差
動対回路と、第２の定電流源によってバイアスされ、前
記差動対回路の第１、第２の出力電流を入力し、両者の
差電流に応じて前記コンデンサの充放電電流を制御する
電流増幅回路と、サンプル時に前記第２の定電流源を前
記電流増幅回路に接続し、ホールド時に前記第２の定電
流源を前記電流増幅回路から切離すスイッチ回路とを具
備して構成される。
ホールド回路は、サンプル時に入力電圧とコンデンサの
充電電圧との差電圧に応じて前記ホールド用コンデンサ
を充放電してコンデンサの充電電圧と入力電圧とを一致
させ、ホールド時に前記コンデンサの充放電経路を遮断
してコンデンサの充電電圧をホールドするものにおい
て、第１の定電流源によってバイアスされ、前記入力電
圧とコンデンサの充電電圧を入力し、両者の差電圧に応
じて第１、第２の出力電流が互いに逆方向に増減する差
動対回路と、第２の定電流源によってバイアスされ、前
記差動対回路の第１、第２の出力電流を入力し、両者の
差電流に応じて前記コンデンサの充放電電流を制御する
電流増幅回路と、サンプル時に前記第２の定電流源を前
記電流増幅回路に接続し、ホールド時に前記第２の定電
流源を前記電流増幅回路から切離すスイッチ回路とを具
備して構成される。
（作用） 上記構成によるサンプル・ホールド回路は、サンプル
時にはスイッチ回路によって第２の定電流源を電流増幅
回路に接続し、電流増幅回路を能動状態とする。このと
き、差動対回路から入力電圧とコンデンサの充電電圧と
の差電圧に応じた第１、第２の電流が出力される。これ
ら第１、第２の電流は電流増幅回路によってその電流差
をとられ、その電流差は増幅されてコンテンサの充放電
電流となる。この場合、入力電圧とコンデンサの充電電
圧との差電圧に応じて充放電電流量を変化させるので、
消費電流を少なくすることができる。また、第２の定電
流源の出力電流、つまり電流増幅回路のバイアス電流を
小さくすることによってさらに消費電流を少なくするこ
とができる。ホールド時にはスイッチ回路によって第２
の定電流を電流増幅回路から切離し、電流増幅回路を停
止状態とする。このとき、コンデンサは充放電経路から
切離されることになり、充電電圧をホールドすることが
できる。
時にはスイッチ回路によって第２の定電流源を電流増幅
回路に接続し、電流増幅回路を能動状態とする。このと
き、差動対回路から入力電圧とコンデンサの充電電圧と
の差電圧に応じた第１、第２の電流が出力される。これ
ら第１、第２の電流は電流増幅回路によってその電流差
をとられ、その電流差は増幅されてコンテンサの充放電
電流となる。この場合、入力電圧とコンデンサの充電電
圧との差電圧に応じて充放電電流量を変化させるので、
消費電流を少なくすることができる。また、第２の定電
流源の出力電流、つまり電流増幅回路のバイアス電流を
小さくすることによってさらに消費電流を少なくするこ
とができる。ホールド時にはスイッチ回路によって第２
の定電流を電流増幅回路から切離し、電流増幅回路を停
止状態とする。このとき、コンデンサは充放電経路から
切離されることになり、充電電圧をホールドすることが
できる。
（実施例） 以下、第１図を参照してこの発明の一実施例を説明す
る。
る。
第１図は第２図に示したサンプル・ホールド回路にこ
の発明を適用した場合の構成を示すもので、第１図にお
いて第２図と同一部分には同一符号を付してその説明を
省略する。
の発明を適用した場合の構成を示すもので、第１図にお
いて第２図と同一部分には同一符号を付してその説明を
省略する。
前記差動対回路のトランジスタQ1,Q2の共通エミッタ
は第１の定電流源I1に直接接続され、各コネクタはそれ
ぞれ抵抗R2,R1を介して接地されると共に、電流増幅回
路を構成するトランジスタQ5,Q4の各エミッタに接続さ
れる。電流増幅回路において、トランジスタQ4,Q5の各
ベースは共通接続され、スイッチ素子SWを介して第２の
定電流源I2に接続され、抵抗R3を介してエミッタ接地の
トランジスタQ6のベースに接続され、さらに抵抗R4を介
してエミッタ接地のトランジスタQ7のベースに接続され
る。
は第１の定電流源I1に直接接続され、各コネクタはそれ
ぞれ抵抗R2,R1を介して接地されると共に、電流増幅回
路を構成するトランジスタQ5,Q4の各エミッタに接続さ
れる。電流増幅回路において、トランジスタQ4,Q5の各
ベースは共通接続され、スイッチ素子SWを介して第２の
定電流源I2に接続され、抵抗R3を介してエミッタ接地の
トランジスタQ6のベースに接続され、さらに抵抗R4を介
してエミッタ接地のトランジスタQ7のベースに接続され
る。
トランジスタQ6のコレクタはコレクタ接地のPNPトラ
ンジスタQ8のベースに接続されると共にPNPトランジス
タQ9のコレクタに接続される。トランジスタQ8のエミッ
タはPNPトランジスタQ9,Q10の共通ベースに接続され
る。トランジスタQ9,Q10の各エミッタはVcc電圧ライン
に接続される。トランジスタQ10のコレクタはトランジ
スタQ2のベース、トランジスタQ7のコレクタ、ホールド
用コンデンサCHに接続される。
ンジスタQ8のベースに接続されると共にPNPトランジス
タQ9のコレクタに接続される。トランジスタQ8のエミッ
タはPNPトランジスタQ9,Q10の共通ベースに接続され
る。トランジスタQ9,Q10の各エミッタはVcc電圧ライン
に接続される。トランジスタQ10のコレクタはトランジ
スタQ2のベース、トランジスタQ7のコレクタ、ホールド
用コンデンサCHに接続される。
上記構成において、以下その動作について説明する。
今、一例としてI1＝2I2、R1＝R2、R3＝R4＝3R1とし、
Q4〜Q7は理想的に特性が揃っているものとする。
Q4〜Q7は理想的に特性が揃っているものとする。
まず、サンプルパルスSPによってスイッチ素子SWがオ
ン状態に設定されると、サンプル動作に入る。ここで、
トランジスタQ1のベース電位がトランジスタQ2のベース
電位より高いとすると、トランジスタQ1がオン状態、ト
ランジスタQ2がオフ状態となり、第１の定電流源I1の出
力電流が全てトランジスタQ1を通って抵抗R2に流れ込
む。このため、電流増幅回路のトランジスタQ5のエミッ
タ電位が上昇する。
ン状態に設定されると、サンプル動作に入る。ここで、
トランジスタQ1のベース電位がトランジスタQ2のベース
電位より高いとすると、トランジスタQ1がオン状態、ト
ランジスタQ2がオフ状態となり、第１の定電流源I1の出
力電流が全てトランジスタQ1を通って抵抗R2に流れ込
む。このため、電流増幅回路のトランジスタQ5のエミッ
タ電位が上昇する。
すると、第２の定電流源I2の出力電流は全てトランジ
スタQ4を通って抵抗R1に流れ込み、そのQ4のエミッタ電
位はR1I2となる。このとき、トランジスタQ5はカットオ
フ状態となるため、トランジスタQ4のベース・エミッタ
間電圧差をVF4とすると、Q4のベース電位はR1I2＋VF4と
なる。したがって、トランジスタQ6のベース電位はQ4の
ベース電位からI2R3だけ下がった電位すなわちVF4−2I2
R3となり、通常カットオフとなる。
スタQ4を通って抵抗R1に流れ込み、そのQ4のエミッタ電
位はR1I2となる。このとき、トランジスタQ5はカットオ
フ状態となるため、トランジスタQ4のベース・エミッタ
間電圧差をVF4とすると、Q4のベース電位はR1I2＋VF4と
なる。したがって、トランジスタQ6のベース電位はQ4の
ベース電位からI2R3だけ下がった電位すなわちVF4−2I2
R3となり、通常カットオフとなる。
一方、トランジスタQ5がカットオフしているため、ト
ランジスタQ7のベース電位はトランジスタQ4のベース電
位とほぼ同電位にあり、後述するサンプル動作終了時に
比べてI2R1だけ押し上げられた状態となっている。した
がって、トランジスタQ7のコレクタには非常に大きな電
流（数mA）が流れ込むことになる。このとき、トランジ
スタQ6がカットオフしているので、トランジスタQ10に
は電流が流れず、トランジスタQ7のコレクタ電流はその
ままコンデンサCHの放電電流となる。ここで、定数を適
当に選べば従来回路と同等の電流を流すことができる。
この場合、トランジスタQ7のベース電位の増加分はI2R1
であるので、I2の値を小さくしてもR1の値を大きくすれ
ば、I2の値が小さい状態で同じ効果を得ることができ
る。
ランジスタQ7のベース電位はトランジスタQ4のベース電
位とほぼ同電位にあり、後述するサンプル動作終了時に
比べてI2R1だけ押し上げられた状態となっている。した
がって、トランジスタQ7のコレクタには非常に大きな電
流（数mA）が流れ込むことになる。このとき、トランジ
スタQ6がカットオフしているので、トランジスタQ10に
は電流が流れず、トランジスタQ7のコレクタ電流はその
ままコンデンサCHの放電電流となる。ここで、定数を適
当に選べば従来回路と同等の電流を流すことができる。
この場合、トランジスタQ7のベース電位の増加分はI2R1
であるので、I2の値を小さくしてもR1の値を大きくすれ
ば、I2の値が小さい状態で同じ効果を得ることができ
る。
次に、サンプル動作が終了した時点では、トランジス
タQ1,Q2が平衡状態になっているので、コレクタ電流は
互いに等しくそれぞれI1/2となっている。このとき、ト
ランジスタQ4,Q5にも互いに等しい電流が流れるので、
それぞれコレクタ電流はI2/2となっている。
タQ1,Q2が平衡状態になっているので、コレクタ電流は
互いに等しくそれぞれI1/2となっている。このとき、ト
ランジスタQ4,Q5にも互いに等しい電流が流れるので、
それぞれコレクタ電流はI2/2となっている。
ここで抵抗R1,R2に発生する電位差は である。トランジスタQ6のベース電位はトランジスタQ4
のベース・エミッタ間電圧VF4なり、 となり、トランジスタQ4のベース・エミッタ間電圧VF4
に等しくなる。このようにベース・エミッタ間電位差が
等しいことはコレクタ電流が等しいことであるので、ト
ランジスタQ6にもI2/2の電流が流れる。このトランジス
タQ6のコレクタ電流はミラー比１のカレントミラー回路
を構成するトランジスタQ8〜Q10で折返され、トランジ
スタQ6のコレクタ電流に等しいトランジスタQ7のコレク
タ電流と加算され、これによって平衡状態となる。この
ときの消費電流は第２の定電流源I2の電流値によって決
まる。この第２の定電流源I2の電流値は上述したように
従来より小さくすることができるので、結果的には従来
回路より消費電流を少なくすることができる。以上の動
作は、トランジスタQ2のベース電位がトランジスタQ1の
ベース電位より高い場合には全く逆になる。
のベース・エミッタ間電圧VF4なり、 となり、トランジスタQ4のベース・エミッタ間電圧VF4
に等しくなる。このようにベース・エミッタ間電位差が
等しいことはコレクタ電流が等しいことであるので、ト
ランジスタQ6にもI2/2の電流が流れる。このトランジス
タQ6のコレクタ電流はミラー比１のカレントミラー回路
を構成するトランジスタQ8〜Q10で折返され、トランジ
スタQ6のコレクタ電流に等しいトランジスタQ7のコレク
タ電流と加算され、これによって平衡状態となる。この
ときの消費電流は第２の定電流源I2の電流値によって決
まる。この第２の定電流源I2の電流値は上述したように
従来より小さくすることができるので、結果的には従来
回路より消費電流を少なくすることができる。以上の動
作は、トランジスタQ2のベース電位がトランジスタQ1の
ベース電位より高い場合には全く逆になる。
すなわち、このサンプル・ホールド回路では、サンプ
ル時にはスイッチ素子SWによって第２の定電流源I2を電
流増幅回路に接続して電流増幅回路を能動状態とし、差
動対回路から入力電圧とコンデンサの充電電圧との差電
圧に応じて出力される第１、第２の電流を電流増幅回路
に入力する。そして、この電流増幅回路よってその電流
差を検出し、その電流差を増幅してコンデンサの充放電
電流を制御する。この場合、入力電圧Vinとコンデンサ
の充電電圧との差電圧に応じて充放電電流量を変化させ
るので、消費電流を少なくすることができる。また、第
２の定電流源I2の出力電流、つまり電流増幅回路のバイ
アス電流を小さくすることによってさらに消費電流を少
なくすることができる。
ル時にはスイッチ素子SWによって第２の定電流源I2を電
流増幅回路に接続して電流増幅回路を能動状態とし、差
動対回路から入力電圧とコンデンサの充電電圧との差電
圧に応じて出力される第１、第２の電流を電流増幅回路
に入力する。そして、この電流増幅回路よってその電流
差を検出し、その電流差を増幅してコンデンサの充放電
電流を制御する。この場合、入力電圧Vinとコンデンサ
の充電電圧との差電圧に応じて充放電電流量を変化させ
るので、消費電流を少なくすることができる。また、第
２の定電流源I2の出力電流、つまり電流増幅回路のバイ
アス電流を小さくすることによってさらに消費電流を少
なくすることができる。
上記サンプルパルスSPによってスイッチSWをオフ状態
にするとホールド状態となる。つまり、第２の定電流源
I2がバイパスされるため、トランジスタQ4〜Q10は全て
カットオフ状態となってコンデンサCHの蓄積電荷に影響
を与えない。このため、コンデンサCHは充電電圧をホー
ルドするようになる。このときの消費電流も、やはりI2
の値が小さいので、従来回路より消費電流を少なくする
ことができる。
にするとホールド状態となる。つまり、第２の定電流源
I2がバイパスされるため、トランジスタQ4〜Q10は全て
カットオフ状態となってコンデンサCHの蓄積電荷に影響
を与えない。このため、コンデンサCHは充電電圧をホー
ルドするようになる。このときの消費電流も、やはりI2
の値が小さいので、従来回路より消費電流を少なくする
ことができる。
したがって、上記のように構成したサンプル・ホール
ド回路は、入出力電位差に応じて消費電流を最適値に変
化させることができるので、従来回路と同等のサンプル
能力を有するが、かつ消費電流が従来回路に比べて充分
低いものとなる。
ド回路は、入出力電位差に応じて消費電流を最適値に変
化させることができるので、従来回路と同等のサンプル
能力を有するが、かつ消費電流が従来回路に比べて充分
低いものとなる。
［発明の効果］ 以上のようにこの発明によれば、入出力電位差に応じ
て消費電流を最適値に変化させることのできるサンプル
・ホールド回路を提供することができる。
て消費電流を最適値に変化させることのできるサンプル
・ホールド回路を提供することができる。
第１図はこの発明に係るサンプル・ホールド回路の一実
施例を示す回路図、第２図は従来のサンプル・ホールド
回路の構成を示す回路図である。 Q1〜Q10……トランジスタ、R1〜R4……抵抗、I1,I2……
定電流源、Vref……バイアス電圧源、Vin……入力電圧
源、SW……スイッチ素子、CH……ホールド用コンデン
サ、SP……サンプルパルス。
施例を示す回路図、第２図は従来のサンプル・ホールド
回路の構成を示す回路図である。 Q1〜Q10……トランジスタ、R1〜R4……抵抗、I1,I2……
定電流源、Vref……バイアス電圧源、Vin……入力電圧
源、SW……スイッチ素子、CH……ホールド用コンデン
サ、SP……サンプルパルス。
Claims (1)
- 【請求項１】サンプル時に入力電圧とコンデンサの充電
電圧との差電圧に応じて前記ホールド用コンデンサを充
放電してコンデンサの充電電圧と入力電圧とを一致さ
せ、ホールド時に前記コンデンサの充放電経路を遮断し
てコンデンサの充電電圧をホールドするサンプル・ホー
ルド回路において、第１の定電流源によってバイアスさ
れ、前記入力電圧とコンデンサの充電電圧を入力し、両
者の差電圧に応じて第１、第２の出力電流が互いに逆方
向に増減する差動対回路と、第２の定電流源によってバ
イアスされ、前記差動対回路の第１、第２の出力電流を
入力し、両者の差電流に応じて前記コンデンサの充放電
電流を制御する電流増幅回路と、サンプル時に前記第２
の定電流源を前記電流増幅回路に接続し、ホールド時に
前記第２の定電流源を前記電流増幅回路から切離すスイ
ッチ回路とを具備したことを特徴とするサンプル・ホー
ルド回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62103245A JP2514964B2 (ja) | 1987-04-28 | 1987-04-28 | サンプル・ホ−ルド回路 |
| DE3814581A DE3814581A1 (de) | 1987-04-28 | 1988-04-27 | Abtast- und halteschaltung |
| KR1019880004834A KR910009559B1 (ko) | 1987-04-28 | 1988-04-28 | 샘플 홀드 회로 |
| US07/500,091 US5004935A (en) | 1987-04-28 | 1990-03-21 | Sample and hold circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62103245A JP2514964B2 (ja) | 1987-04-28 | 1987-04-28 | サンプル・ホ−ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63269400A JPS63269400A (ja) | 1988-11-07 |
| JP2514964B2 true JP2514964B2 (ja) | 1996-07-10 |
Family
ID=14349056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62103245A Expired - Lifetime JP2514964B2 (ja) | 1987-04-28 | 1987-04-28 | サンプル・ホ−ルド回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5004935A (ja) |
| JP (1) | JP2514964B2 (ja) |
| KR (1) | KR910009559B1 (ja) |
| DE (1) | DE3814581A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5227676A (en) * | 1991-09-16 | 1993-07-13 | International Business Machines Corporation | Current mode sample-and-hold circuit |
| US6825697B1 (en) * | 2003-10-20 | 2004-11-30 | Telasic Communications, Inc. | High-performance track and hold circuit |
| GB0416803D0 (en) * | 2004-07-27 | 2004-09-01 | Wood John | Rotary flash ADC |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3694668A (en) * | 1970-01-02 | 1972-09-26 | Bunker Ramo | Track and hold system |
| JPS54109353A (en) * | 1978-02-15 | 1979-08-27 | Nec Corp | Sample holding circuit |
| US4389579A (en) * | 1979-02-13 | 1983-06-21 | Motorola, Inc. | Sample and hold circuit |
| US4328434A (en) * | 1979-11-16 | 1982-05-04 | Gte Laboratories Incorporated | Comparator circuit with offset correction |
| US4321488A (en) * | 1979-12-03 | 1982-03-23 | Zenith Radio Corporation | Sample and hold detector |
-
1987
- 1987-04-28 JP JP62103245A patent/JP2514964B2/ja not_active Expired - Lifetime
-
1988
- 1988-04-27 DE DE3814581A patent/DE3814581A1/de active Granted
- 1988-04-28 KR KR1019880004834A patent/KR910009559B1/ko not_active IP Right Cessation
-
1990
- 1990-03-21 US US07/500,091 patent/US5004935A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3814581A1 (de) | 1988-11-17 |
| KR910009559B1 (ko) | 1991-11-21 |
| DE3814581C2 (ja) | 1992-10-01 |
| KR880013373A (ko) | 1988-11-30 |
| US5004935A (en) | 1991-04-02 |
| JPS63269400A (ja) | 1988-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05217395A (ja) | サンプル−ホールド回路 | |
| US4237414A (en) | High impedance output current source | |
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| JPH0554689A (ja) | サンプルホールド回路およびバツフア回路およびそれらを用いたサンプルホールド装置 | |
| JP2514964B2 (ja) | サンプル・ホ−ルド回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JPS61144905A (ja) | スプリアス信号低減化回路 | |
| US4103246A (en) | Switchable current amplifier | |
| US5999045A (en) | Amplification circuit which includes an input-current compensation device | |
| JPH0413695Y2 (ja) | ||
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPS6155200B2 (ja) | ||
| JPH05150847A (ja) | 電源回路 | |
| JP2522083B2 (ja) | サンプルホ―ルド回路 | |
| JP2702271B2 (ja) | 電源回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3747591B2 (ja) | 半導体回路 | |
| JPH0595276A (ja) | 論理和回路 | |
| JPH04218884A (ja) | 演算増幅回路 | |
| JPS61105917A (ja) | 低電圧用バツフア回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |