JP2522083B2 - サンプルホ―ルド回路 - Google Patents
サンプルホ―ルド回路Info
- Publication number
- JP2522083B2 JP2522083B2 JP2084009A JP8400990A JP2522083B2 JP 2522083 B2 JP2522083 B2 JP 2522083B2 JP 2084009 A JP2084009 A JP 2084009A JP 8400990 A JP8400990 A JP 8400990A JP 2522083 B2 JP2522083 B2 JP 2522083B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- sample
- emitter
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサンプルホールド回路に係り、特にアナログ
信号の瞬時値を標本化して保持する機能を有し、高速の
アナログ信号を取り扱い、集積回路化に適したサンプル
ホールド回路に関する。
信号の瞬時値を標本化して保持する機能を有し、高速の
アナログ信号を取り扱い、集積回路化に適したサンプル
ホールド回路に関する。
従来のこの種のサンプルホールド回路として、第４図
に示すような回路がある。
に示すような回路がある。
第４図において、本考案サンプルホールド回路は、ト
ランジスタ１乃至８と、ダイオード21乃至24と、定電流
源31乃至34と、入力端子11と、出力端子12と、制御入力
端子13,14とを備えている。
ランジスタ１乃至８と、ダイオード21乃至24と、定電流
源31乃至34と、入力端子11と、出力端子12と、制御入力
端子13,14とを備えている。
いまサンプルホールド制御入力端子13および14（通
常、入力端子14は入力端子13に対して位相が180゜異な
る矩形波の反転入力が入力される）の制御入力信号（S
H,▲▼）が、それぞれハイレベル状態“H"、ロウレ
ベル状態“L"（以下、単に“H"および“L"と示す）にあ
る場合には、差動トランジスタ対4,5および差動トラン
ジスタ対6,7のうち、トランジスタ4,7が共に導通状態、
トランジスタ5,6は共にしゃ断状態となり、本回路の状
態はサンプルモードとなる。即ち、入力端子11から入力
されるアナログ入力信号Vinは、トランジスタ１のベー
スに印加され、トランジスタ１はエミッタフォロワ動作
をする。トランジスタ１のエミッタに接続されたダイオ
ード21,22,23は、レベルシフト回路として動作し、その
電流は定電流源34により供給される。トランジスタ１の
ベース・エミッタ間電圧をVBE1、ダイオード21,22,23の
順方向電圧VDをすべて等しいと仮定し、トランジスタ２
のベースに印加される電圧は〔Vin−VBE1＋3VD〕とな
る。定電流源34の電流とトランジスタ１の動作電流とを
加え合わせた電流は、トランジスタ４を介して、定電流
源31の電流となる。エミッタにホールド容量40が接続さ
れエミッタフォロワ動作をするトランジスタ２は上記
〔Vin−VBE1＋3VD〕の電圧をベースに受け容量40を充電
する。この時のトランジスタ２のベース・エミッタ間電
圧をVBE2とおくと容量40の電位は〔Vin−（VBE1＋
VBE2）＋3VD〕となり、入力電圧Vinに対して電位が〔3V
D−（VBE1＋VBE2）〕だけ、レベルシフトされて追従す
る。
常、入力端子14は入力端子13に対して位相が180゜異な
る矩形波の反転入力が入力される）の制御入力信号（S
H,▲▼）が、それぞれハイレベル状態“H"、ロウレ
ベル状態“L"（以下、単に“H"および“L"と示す）にあ
る場合には、差動トランジスタ対4,5および差動トラン
ジスタ対6,7のうち、トランジスタ4,7が共に導通状態、
トランジスタ5,6は共にしゃ断状態となり、本回路の状
態はサンプルモードとなる。即ち、入力端子11から入力
されるアナログ入力信号Vinは、トランジスタ１のベー
スに印加され、トランジスタ１はエミッタフォロワ動作
をする。トランジスタ１のエミッタに接続されたダイオ
ード21,22,23は、レベルシフト回路として動作し、その
電流は定電流源34により供給される。トランジスタ１の
ベース・エミッタ間電圧をVBE1、ダイオード21,22,23の
順方向電圧VDをすべて等しいと仮定し、トランジスタ２
のベースに印加される電圧は〔Vin−VBE1＋3VD〕とな
る。定電流源34の電流とトランジスタ１の動作電流とを
加え合わせた電流は、トランジスタ４を介して、定電流
源31の電流となる。エミッタにホールド容量40が接続さ
れエミッタフォロワ動作をするトランジスタ２は上記
〔Vin−VBE1＋3VD〕の電圧をベースに受け容量40を充電
する。この時のトランジスタ２のベース・エミッタ間電
圧をVBE2とおくと容量40の電位は〔Vin−（VBE1＋
VBE2）＋3VD〕となり、入力電圧Vinに対して電位が〔3V
D−（VBE1＋VBE2）〕だけ、レベルシフトされて追従す
る。
さらに、第４図に示すように、トランジスタ２のエミ
ッタにベースが接続されたトランジスタ８、および定電
流33とからなるエミッタフォロワ回路を接続し、トラン
ジスタ８のエミッタ、即ち出力端子２より出力信号Voを
取り出すようにした場合には、トランジスタ８のベース
・エミッタ間電圧がVBE8の時、〔Vo＝Vin−（VBE1＋V
BE2＋VBE8）＋3VD〕となる。ここで、トランジスタ1,2,
8、ダイオード21,22,23の各素子の電流密度が等しくな
るよう設定すると、〔VBE1＋VBE2＋VBE8≒3VD〕とおく
ことができ、その結果〔Vin≒VD〕とすることが可能と
なる。即ち、サンプルモードにおいては出力信号Voは入
力信号Vinに等しく追従することになる。
ッタにベースが接続されたトランジスタ８、および定電
流33とからなるエミッタフォロワ回路を接続し、トラン
ジスタ８のエミッタ、即ち出力端子２より出力信号Voを
取り出すようにした場合には、トランジスタ８のベース
・エミッタ間電圧がVBE8の時、〔Vo＝Vin−（VBE1＋V
BE2＋VBE8）＋3VD〕となる。ここで、トランジスタ1,2,
8、ダイオード21,22,23の各素子の電流密度が等しくな
るよう設定すると、〔VBE1＋VBE2＋VBE8≒3VD〕とおく
ことができ、その結果〔Vin≒VD〕とすることが可能と
なる。即ち、サンプルモードにおいては出力信号Voは入
力信号Vinに等しく追従することになる。
次に、信号SH,▲▼がそれぞれ、“L",“H"の場
合、トランジスタ4,7が共にしゃ断状態、トランジスタ
5,6が共に導通状態となり、本回路はホールドモードと
なる。即ち、トランジスタ7,2がしゃ断状態となるた
め、容量40の充電動作は停止され、ベースが容量40の接
地側でない一端に接続されたトランジスタ３が動作を開
始して、容量40の電位〔Vin＋VD〕の値は保持される。
この時、定電流源31,32の電流は、ダイオード24、およ
びトランジスタ5,6を介して、定電流源34からと、トラ
ンジスタ3,5,6を介して、電源線15より供給される。以
上に述べるように、サンプルモードにおいては、入力信
号Vinに出力信号Voが追従（Vo＝Vin）し、ホールドモー
ドに応対が切り換わると、入力信号Vinの瞬時値を保持
するというサンプルホールド回路の機能が実行される。
合、トランジスタ4,7が共にしゃ断状態、トランジスタ
5,6が共に導通状態となり、本回路はホールドモードと
なる。即ち、トランジスタ7,2がしゃ断状態となるた
め、容量40の充電動作は停止され、ベースが容量40の接
地側でない一端に接続されたトランジスタ３が動作を開
始して、容量40の電位〔Vin＋VD〕の値は保持される。
この時、定電流源31,32の電流は、ダイオード24、およ
びトランジスタ5,6を介して、定電流源34からと、トラ
ンジスタ3,5,6を介して、電源線15より供給される。以
上に述べるように、サンプルモードにおいては、入力信
号Vinに出力信号Voが追従（Vo＝Vin）し、ホールドモー
ドに応対が切り換わると、入力信号Vinの瞬時値を保持
するというサンプルホールド回路の機能が実行される。
前述した従来のサンプルホールド回路においては、ホ
ールドモードの際、ホールド容量40に接続されたトラン
ジスタのバイアス電流（ベース電流）IBが原因で、出力
信号VoがIB/CHなる率で漸時減少傾向を呈するいわゆる
ドループ特性を示す。
ールドモードの際、ホールド容量40に接続されたトラン
ジスタのバイアス電流（ベース電流）IBが原因で、出力
信号VoがIB/CHなる率で漸時減少傾向を呈するいわゆる
ドループ特性を示す。
これに対して、高速の入力信号を扱う場合には、一般
に素子の動作電流を大きく設定する必要があり、バイア
ス電流も大きくなるため第４図に示すような従来例にお
いては、ドループが大きくなりすぎ、サンプルホールド
回路本来の保持機能を失う。
に素子の動作電流を大きく設定する必要があり、バイア
ス電流も大きくなるため第４図に示すような従来例にお
いては、ドループが大きくなりすぎ、サンプルホールド
回路本来の保持機能を失う。
また、ドループを小さくするため、バイアス電流IBを
小さくする意図で、ホールド容量40に接続されるトラン
ジスタに接合形電界効果トランジスタあるいは電流増幅
率の大きなトランジスタが用いられることがしばしばあ
るが、集積回路化を考慮すると、標準的な集積回路製造
プロセスに加え、前記の特殊なトランジスタを同時に作
り込むためのプロセスを要し、このドループの問題に対
処するためだけの理由で、プロセスが複雑即ち高価なも
のになるという不都合が生ずる。
小さくする意図で、ホールド容量40に接続されるトラン
ジスタに接合形電界効果トランジスタあるいは電流増幅
率の大きなトランジスタが用いられることがしばしばあ
るが、集積回路化を考慮すると、標準的な集積回路製造
プロセスに加え、前記の特殊なトランジスタを同時に作
り込むためのプロセスを要し、このドループの問題に対
処するためだけの理由で、プロセスが複雑即ち高価なも
のになるという不都合が生ずる。
さらに、容量40に接続されるトランジスタをダーリン
トン接続形式とすることや、バイアス電流補償回路を新
たに設けること等の回路技術を用いる場合や、容量40の
値を大きくした場合のように、複雑かつ高価な集積回路
製造プロセスを必要としない場合を考慮しても、これら
は本質的に高速化には適当ではなく、サンプルモードに
おける速い変化の入力信号に回路の応答が追従できなく
なるという問題を生ずる。
トン接続形式とすることや、バイアス電流補償回路を新
たに設けること等の回路技術を用いる場合や、容量40の
値を大きくした場合のように、複雑かつ高価な集積回路
製造プロセスを必要としない場合を考慮しても、これら
は本質的に高速化には適当ではなく、サンプルモードに
おける速い変化の入力信号に回路の応答が追従できなく
なるという問題を生ずる。
本発明の目的は、前記欠点が解決され、製造プロセス
が簡単で、サンプル・アンド・ホールドの動作機能が良
好で、高速動作ができるようにしたサンプルホールド回
路を提供することにある。
が簡単で、サンプル・アンド・ホールドの動作機能が良
好で、高速動作ができるようにしたサンプルホールド回
路を提供することにある。
本発明のサンプルホールド回路の構成は、カレントミ
ラー回路と、ベースが一定電圧にバイアスされコレクタ
が前記カレントミラー回路のダイオード形式接続点に接
続された第１のトランジスタとコレクタが前記カレント
ミラー回路の出力点に接続された第２のトランジスタを
有する第１の差動回路と、ベースが前記カレントミラー
回路の出力点に接続されコレクタが電源に接続されエミ
ッタがホールド容量に接続された第３のトランジスタ
と、アノード側が前記第１の差動回路の共通エミッタに
接続されカソード側が前記カレントミラー回路の出力点
に接続された単一若しくは複数のダイオード又はダイオ
ード接続されたトランジスタからなるダイオード性素子
と、コレクタが前記第１の差動回路の共通エミッタに接
続された第４のトランジスタと、コレクタが前記カレン
トミラー回路の出力点に接続された第５のトランジスタ
とを有する第２の差動回路と、コレクタが前記電源に接
続された第６のトランジスタとコレクタが前記第３のト
ランジスタのエミッタに接続された第７のトランジスタ
とを有する第３の差動回路と、ベースが前記ホールド容
量の電圧を受け動作するエミッタフォロワとを具備し、
前記エミッタフォロワの出力を前記第１の差動回路の第
２のトランジスタのベースに、第１の抵抗を介して帰還
すると共に、第２の抵抗を介して、入力信号を入力する
ことを特徴とする。
ラー回路と、ベースが一定電圧にバイアスされコレクタ
が前記カレントミラー回路のダイオード形式接続点に接
続された第１のトランジスタとコレクタが前記カレント
ミラー回路の出力点に接続された第２のトランジスタを
有する第１の差動回路と、ベースが前記カレントミラー
回路の出力点に接続されコレクタが電源に接続されエミ
ッタがホールド容量に接続された第３のトランジスタ
と、アノード側が前記第１の差動回路の共通エミッタに
接続されカソード側が前記カレントミラー回路の出力点
に接続された単一若しくは複数のダイオード又はダイオ
ード接続されたトランジスタからなるダイオード性素子
と、コレクタが前記第１の差動回路の共通エミッタに接
続された第４のトランジスタと、コレクタが前記カレン
トミラー回路の出力点に接続された第５のトランジスタ
とを有する第２の差動回路と、コレクタが前記電源に接
続された第６のトランジスタとコレクタが前記第３のト
ランジスタのエミッタに接続された第７のトランジスタ
とを有する第３の差動回路と、ベースが前記ホールド容
量の電圧を受け動作するエミッタフォロワとを具備し、
前記エミッタフォロワの出力を前記第１の差動回路の第
２のトランジスタのベースに、第１の抵抗を介して帰還
すると共に、第２の抵抗を介して、入力信号を入力する
ことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例のサンプルホールド回
路を示す回路図である。第１図において、本実施例のサ
ンプルホールド回路は、トランジスタ１乃至10と、ダイ
オード21と、定電流源31,32,33と、容量40と、抵抗50,5
1と、制御入力端子13,14と、入力端子11と、出力端子12
と電源線15,16とを含み、構成される。
路を示す回路図である。第１図において、本実施例のサ
ンプルホールド回路は、トランジスタ１乃至10と、ダイ
オード21と、定電流源31,32,33と、容量40と、抵抗50,5
1と、制御入力端子13,14と、入力端子11と、出力端子12
と電源線15,16とを含み、構成される。
いま、サンプルホールド制御入力端子13、およびその
反転入力端子14の入力信号SH,▲▼が、それぞれ
“H",“L"の状態即ち本サンプルホールド回路の状態が
サンプルモードの場合には、差動トランジスタ対4,5お
よび差動トランジスタ対6,7のうち、トランジスタ4,7が
共に導通状態、トランジスタ5,6が共にしゃ断状態とな
る。
反転入力端子14の入力信号SH,▲▼が、それぞれ
“H",“L"の状態即ち本サンプルホールド回路の状態が
サンプルモードの場合には、差動トランジスタ対4,5お
よび差動トランジスタ対6,7のうち、トランジスタ4,7が
共に導通状態、トランジスタ5,6が共にしゃ断状態とな
る。
この場合、本回路は、差動トランジスタ対1,2と、ト
ランジスタ8,9からなるカレントミラー回路と、トラン
ジスタ3,10,4,7と、定電流源31,32,33と、抵抗値Rs,Rf
を各々有する抵抗50,51とにより、反転増幅器として動
作する。入力信号Vinと出力信号Voとの関係は、 となる。ここで、〔Rf＝Rs〕と仮定すれば〔Vo＝Vin〕
となり、利得〔−１〕の反転増幅器として動作する。
ランジスタ8,9からなるカレントミラー回路と、トラン
ジスタ3,10,4,7と、定電流源31,32,33と、抵抗値Rs,Rf
を各々有する抵抗50,51とにより、反転増幅器として動
作する。入力信号Vinと出力信号Voとの関係は、 となる。ここで、〔Rf＝Rs〕と仮定すれば〔Vo＝Vin〕
となり、利得〔−１〕の反転増幅器として動作する。
信号SH,▲▼が、それぞれ“L",“H"の場合、即ち
トランジスタ4,7が共にしゃ断状態、トランジスタ5,6が
共に導通状態になると、本回路はホールドモードとな
る。サンプルモードにおいてはエミッタフォロワ動作を
し、容量40の充放電を行なっていたトランジスタ３が、
ダイオード21の導通によりしゃ断状態となり、充放電動
作を停止し、容量40の電位の瞬時値が保持される。この
時、トランジスタ３をしゃ断状態にするための条件は、
トランジスタ1,3,10のベース・エミッタ間電圧をそれぞ
れ、VBE1,VBE3,VBE10とし、ダイオード21の順方向電圧
をVDと仮定すると、〔Vo＋VBE10＋VBE3＝−Vin＋VBE10
＋VBE3＞Vin−VBE1−VD〕となる。従って、〔VBE1＋V
BE3＋VBE10＋VD＞２・Vin〕であれば良い。例えば、〔V
in＝２［Ｖ］〕の時には、前記不等式は向きが逆になる
が、この場合には、ダイオード21を必要なだけ、複数個
接続すれば良い。
トランジスタ4,7が共にしゃ断状態、トランジスタ5,6が
共に導通状態になると、本回路はホールドモードとな
る。サンプルモードにおいてはエミッタフォロワ動作を
し、容量40の充放電を行なっていたトランジスタ３が、
ダイオード21の導通によりしゃ断状態となり、充放電動
作を停止し、容量40の電位の瞬時値が保持される。この
時、トランジスタ３をしゃ断状態にするための条件は、
トランジスタ1,3,10のベース・エミッタ間電圧をそれぞ
れ、VBE1,VBE3,VBE10とし、ダイオード21の順方向電圧
をVDと仮定すると、〔Vo＋VBE10＋VBE3＝−Vin＋VBE10
＋VBE3＞Vin−VBE1−VD〕となる。従って、〔VBE1＋V
BE3＋VBE10＋VD＞２・Vin〕であれば良い。例えば、〔V
in＝２［Ｖ］〕の時には、前記不等式は向きが逆になる
が、この場合には、ダイオード21を必要なだけ、複数個
接続すれば良い。
ホールドモードにおいて、導通状態にあるトランジス
タ5,6の動作電流は、トランジスタ５に関してはトラン
ジスタ８の電流がダイオード21を介して、およびトラン
ジスタ９の電流がその動作電流となり、またトランジス
タ６に関しては電源線15より供給される。
タ5,6の動作電流は、トランジスタ５に関してはトラン
ジスタ８の電流がダイオード21を介して、およびトラン
ジスタ９の電流がその動作電流となり、またトランジス
タ６に関しては電源線15より供給される。
なお、以上の説明において〔Rf＝Rs〕と仮定したが、
当然のことながら〔Rf≠Rs〕としてサンプルモードにお
ける利得が〔−１〕以外で使用することも考えられる。
当然のことながら〔Rf≠Rs〕としてサンプルモードにお
ける利得が〔−１〕以外で使用することも考えられる。
第１図の第１の実施例では、ホールド容量40の漏れ電
流は無視し得るものとして、トランジスタ８の電流増幅
率をhFEとおくと、ドループレイト となる。これに対して、従来例においては、トランジス
タ3,8の電流増幅率をhFEと仮定すると、 となるため、各定電流源31,32,33の値を、仮に〔I1＝I2
＝I13,I1＝２・I4〕と設定すると、 となる。第１図の実施例のドループレイトは となるから、ドループレイトを従来例の2/5と大幅に低
減することが可能となる。ここで容量40の容量値をCHと
する。
流は無視し得るものとして、トランジスタ８の電流増幅
率をhFEとおくと、ドループレイト となる。これに対して、従来例においては、トランジス
タ3,8の電流増幅率をhFEと仮定すると、 となるため、各定電流源31,32,33の値を、仮に〔I1＝I2
＝I13,I1＝２・I4〕と設定すると、 となる。第１図の実施例のドループレイトは となるから、ドループレイトを従来例の2/5と大幅に低
減することが可能となる。ここで容量40の容量値をCHと
する。
第２図は本発明の第２の実施例のサンプルホールド回
路の回路図である。第２図において、本実施例のサンプ
ルホールド回路は、第１図の回路に、抵抗52,53が追加
された回路となっている。その他の部分は第１図と同様
である。本実施例では電源線15の電位降下の影響で、差
動トランジスタ対1,2の平衡がくずれるのを防ぐため、
抵抗52,53を付加したものである。
路の回路図である。第２図において、本実施例のサンプ
ルホールド回路は、第１図の回路に、抵抗52,53が追加
された回路となっている。その他の部分は第１図と同様
である。本実施例では電源線15の電位降下の影響で、差
動トランジスタ対1,2の平衡がくずれるのを防ぐため、
抵抗52,53を付加したものである。
第３図は本発明の第３の実施例のサンプルホールド回
路を示す回路図である。第３図において、本実施例のサ
ンプルホールド回路は、第２図のトランジスタ８のベー
ス・コレクタ間を解決し、トランジスタ８のベースをエ
ミッタに、トランジスタ８のコレクタをベースに各々接
続したトランジスタ60を追加する。その他の回路部分
は、第２図と同様である。
路を示す回路図である。第３図において、本実施例のサ
ンプルホールド回路は、第２図のトランジスタ８のベー
ス・コレクタ間を解決し、トランジスタ８のベースをエ
ミッタに、トランジスタ８のコレクタをベースに各々接
続したトランジスタ60を追加する。その他の回路部分
は、第２図と同様である。
本実施例では、差動トランジスタ対1,2の平衡状態を
良くするため、トランジスタQ21を付加している。
良くするため、トランジスタQ21を付加している。
以上本発明の第1,第2,第３の実施例によれば、動作電
流を差動スイッチにより制御する形式の回路を用いてサ
ンプルモード，ホールドモードの切り換えを行ない、ホ
ールドモードにおける一方の差動トランジスタ対の動作
電流を、カレントミラー回路の入力電流をダイオードス
イッチを介して、およびカレントミラー回路の出力電流
とにより供給し、また他方の差動トランジスタ対の動作
電流は直接電源線から供給することにより、ホールド容
量充電用トランジスタをしゃ断して、バイアス電流に起
因するドループを無くする構成を採っている。
流を差動スイッチにより制御する形式の回路を用いてサ
ンプルモード，ホールドモードの切り換えを行ない、ホ
ールドモードにおける一方の差動トランジスタ対の動作
電流を、カレントミラー回路の入力電流をダイオードス
イッチを介して、およびカレントミラー回路の出力電流
とにより供給し、また他方の差動トランジスタ対の動作
電流は直接電源線から供給することにより、ホールド容
量充電用トランジスタをしゃ断して、バイアス電流に起
因するドループを無くする構成を採っている。
〔発明の効果〕 以上説明したように、本発明によれば、特に集積回路
化を考慮した場合、標本化時の追従速度を損わずに、か
つ接合形電界効果トランジスタ等の特殊な素子を同時に
作り込むための複雑即ち高価な集積回路製造プロセスを
要することがなく、標準的な製造プロセスにより、その
保持特性を従来の回路に比較して２倍以上向上させるこ
とが可能となる効果がある。
化を考慮した場合、標本化時の追従速度を損わずに、か
つ接合形電界効果トランジスタ等の特殊な素子を同時に
作り込むための複雑即ち高価な集積回路製造プロセスを
要することがなく、標準的な製造プロセスにより、その
保持特性を従来の回路に比較して２倍以上向上させるこ
とが可能となる効果がある。
第１図は本発明の第１の実施例のサンプルホールド回路
を示す回路図、第２図，第３図はそれぞれ本発明の第2,
第３の実施例のサンプルホールド回路を示す回路図、第
４図は従来例のサンプルホールド回路を示す回路図であ
る。 11……入力端子、12……出力端子、13,14……制御入力
端子、15,16……電源線、１乃至10,60……トランジス
タ、21,22,23,24……ダイオード、40……ホールド容
量、50,51,52,53……抵抗、31,32,33,34……定電流源。
を示す回路図、第２図，第３図はそれぞれ本発明の第2,
第３の実施例のサンプルホールド回路を示す回路図、第
４図は従来例のサンプルホールド回路を示す回路図であ
る。 11……入力端子、12……出力端子、13,14……制御入力
端子、15,16……電源線、１乃至10,60……トランジス
タ、21,22,23,24……ダイオード、40……ホールド容
量、50,51,52,53……抵抗、31,32,33,34……定電流源。
Claims (1)
- 【請求項１】カレントミラー回路と、ベースが一定電圧
にバイアスされコレクタが前記カレントミラー回路のダ
イオード形式接続点に接続された第１のトランジスタと
コレクタが前記カレントミラー回路の出力点に接続され
た第２のトランジスタとを有する第１の差動回路と、ベ
ースが前記カレントミラー回路の出力点に接続されたコ
レクタが電源に接続されエミッタがホールド容量に接続
された第３のトランジスタと、アノード側が前記第１の
差動回路の共通エミッタに接続されカソード側が前記カ
レントミラー回路の出力点に接続された単一若しくは複
数のダイオード又はダイオード接続されたトランジスタ
からなるダイオード性素子と、コレクタが前記第１の差
動回路の共通エミッタに接続された第４のトランジスタ
と、コレクタが前記カレントミラー回路の出力点に接続
された第５のトランジスタとを有する第２の差動回路
と、コレクタが前記電源に接続された第６のトランジス
タとコレクタが前記第３のトランジスタのエミッタに接
続された第７のトランジスタとを有する第３の差動回路
と、ベースが前記ホールド容量の電圧を受け動作するエ
ミッタフォロワとを具備し、前記エミッタフォロワの出
力が前記第１の差動回路の第２のトランジスタのベース
に、第１の抵抗を介して、帰還されると共に、第２の抵
抗を介して、入力信号が入力されることを特徴とするサ
ンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084009A JP2522083B2 (ja) | 1990-03-30 | 1990-03-30 | サンプルホ―ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084009A JP2522083B2 (ja) | 1990-03-30 | 1990-03-30 | サンプルホ―ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283195A JPH03283195A (ja) | 1991-12-13 |
| JP2522083B2 true JP2522083B2 (ja) | 1996-08-07 |
Family
ID=13818601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2084009A Expired - Lifetime JP2522083B2 (ja) | 1990-03-30 | 1990-03-30 | サンプルホ―ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522083B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2570185B2 (ja) * | 1994-07-08 | 1997-01-08 | 日本電気株式会社 | サンプルホールド回路 |
-
1990
- 1990-03-30 JP JP2084009A patent/JP2522083B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03283195A (ja) | 1991-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636744A (en) | Front end of an operational amplifier | |
| EP0056809B1 (en) | Cascode current source | |
| US3986045A (en) | High speed logic level converter | |
| US4636743A (en) | Front end stage of an operational amplifier | |
| GB2159305A (en) | Band gap voltage reference circuit | |
| KR950003140B1 (ko) | 증폭회로 | |
| US4574233A (en) | High impedance current source | |
| EP0329247A1 (en) | Band-gap reference voltage arrangement | |
| US4454479A (en) | Operational amplifier with improved output capability | |
| US4929883A (en) | Circuit for sensing the transistor current waveform | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| JP2522083B2 (ja) | サンプルホ―ルド回路 | |
| JP2522084B2 (ja) | サンプルホ―ルド回路 | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| US3435365A (en) | Monolithically fabricated operational amplifier device with self-drive | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| US4284912A (en) | Switching circuits for differential amplifiers | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP3052344B2 (ja) | サンプルホールド回路 | |
| JP2541003B2 (ja) | サンプルホ―ルド回路 | |
| US4829231A (en) | Current mirror having a high output voltage | |
| KR940002107B1 (ko) | 베이스전류 상쇄회로 | |
| JPH0721959B2 (ja) | サンプルホールド回路 |