JPS606576B2 - 信号変換回路 - Google Patents
信号変換回路Info
- Publication number
- JPS606576B2 JPS606576B2 JP54121341A JP12134179A JPS606576B2 JP S606576 B2 JPS606576 B2 JP S606576B2 JP 54121341 A JP54121341 A JP 54121341A JP 12134179 A JP12134179 A JP 12134179A JP S606576 B2 JPS606576 B2 JP S606576B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
- H03F3/347—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、差動入力信号をシングルエンドの出力信号（
電流）として取り出す信号変換回路に関する。
電流）として取り出す信号変換回路に関する。
従来の信号変換回路としては、第１図に示すように、入
力信号電圧源１から夫々のベースに逆相の信号電圧が加
えられ、互いのェミッタ共通接続点に２１ｏの定電流源
２が接続された１対のトランジスタ３及び４によって差
動アンプが構成され、一方のトランジスタ４のコレクタ
電流通路にダイオード５を挿入し、このダイオード５の
電圧降下をＰＮＰ形トランジスタ６のベース・ェミツタ
間に加え、トランジスタ６のコレクタに出力電流を得る
。
力信号電圧源１から夫々のベースに逆相の信号電圧が加
えられ、互いのェミッタ共通接続点に２１ｏの定電流源
２が接続された１対のトランジスタ３及び４によって差
動アンプが構成され、一方のトランジスタ４のコレクタ
電流通路にダイオード５を挿入し、このダイオード５の
電圧降下をＰＮＰ形トランジスタ６のベース・ェミツタ
間に加え、トランジスタ６のコレクタに出力電流を得る
。
構成所謂カレントミラー回路が良く知られている。入力
信号電圧が加わらない状態でトランジスタ３，４の夫々
に等しくｌｏなる電流が流れるように、両トランジスタ
のベースに等しいバイアス電圧が与えられている。そし
て信号電圧によって一方のトランジスタ３のコレクタ電
流が（ｌｏ＋△ｉ）に変化すると、他方のトランジスタ
４のコレクタ電流が（ｌｏ−△ｉ）に変化する。この電
流（ｌｏ−△ｉ）によってダイオード５の両端に発生す
る電圧降下がトランジスタ６のベース−ェミッタ間に印
加されるので、トランジスタ６のコレクタに取り出され
る出力電流も（ｌｏ−△ｉ）となる。かかる従来の信号
変換回路では、信号電流成分のみを増幅することができ
ない。
信号電圧が加わらない状態でトランジスタ３，４の夫々
に等しくｌｏなる電流が流れるように、両トランジスタ
のベースに等しいバイアス電圧が与えられている。そし
て信号電圧によって一方のトランジスタ３のコレクタ電
流が（ｌｏ＋△ｉ）に変化すると、他方のトランジスタ
４のコレクタ電流が（ｌｏ−△ｉ）に変化する。この電
流（ｌｏ−△ｉ）によってダイオード５の両端に発生す
る電圧降下がトランジスタ６のベース−ェミッタ間に印
加されるので、トランジスタ６のコレクタに取り出され
る出力電流も（ｌｏ−△ｉ）となる。かかる従来の信号
変換回路では、信号電流成分のみを増幅することができ
ない。
コレクタ・ベースが接続されたトランジスタで構成され
るダイオード５のェミッタ領域の面積或いはこれと直列
接続される抵抗器の値に比べてトランジスタ６のェミッ
タ領域の面積或いはこのェミッ外こ直列接続される抵抗
器陥るとするこ比よってＮ（１０−△ｉ）の出力電流を
取り出すことができる。しかし、バイアス電流もＮ倍に
増幅されてしまい、次段との関連で直流レベルが大きく
なりすぎたり、電力消費が増加する問題点が生じる。本
発明はかかる従来の信号変換回路の有する問題点の解決
を図るものである。
るダイオード５のェミッタ領域の面積或いはこれと直列
接続される抵抗器の値に比べてトランジスタ６のェミッ
タ領域の面積或いはこのェミッ外こ直列接続される抵抗
器陥るとするこ比よってＮ（１０−△ｉ）の出力電流を
取り出すことができる。しかし、バイアス電流もＮ倍に
増幅されてしまい、次段との関連で直流レベルが大きく
なりすぎたり、電力消費が増加する問題点が生じる。本
発明はかかる従来の信号変換回路の有する問題点の解決
を図るものである。
また、本発明は、ホールド回路に適用して好適な信号変
換回路を実現することを他の目的とするものである。第
２図は、本発明の−実施例を示し、トランジスタ３，４
及び定電流源２によって差動アンプが構成され、トラン
ジスタ３，４のベースに対して互いに逆相となるように
入力信号電圧源１が援綾され図示せずもトランジスタ３
，４のベースに等しいバイアス電圧が与えられている。
換回路を実現することを他の目的とするものである。第
２図は、本発明の−実施例を示し、トランジスタ３，４
及び定電流源２によって差動アンプが構成され、トラン
ジスタ３，４のベースに対して互いに逆相となるように
入力信号電圧源１が援綾され図示せずもトランジスタ３
，４のベースに等しいバイアス電圧が与えられている。
電源端子とトランジスタ３のコレクタとの間に抵抗器７
及びダイオード８が直列に挿入され、ダイオード８とト
ランジスタ３のコレクタとの接続点がＰＮＰ形トランジ
スタ９のベースに接続される。
及びダイオード８が直列に挿入され、ダイオード８とト
ランジスタ３のコレクタとの接続点がＰＮＰ形トランジ
スタ９のベースに接続される。
このトランジスタ９のェミッタと電源端子との間に抵抗
器１０が挿入され、トランジスタ９のコレク夕がトラン
ジスタ４のコレクタに接続される。このトランジスタ９
のエミツタがトランジスタ１１のコレク外こ接続され、
そのコレクタとトランジスタ１１のベースとが接続され
、トランジスター１のェミッタが抵抗器１２を介してＰ
ＮＰ形トランジスター３のェミッタに接続される。トラ
ンジスタ１３のベースには、バイアス電圧源１４が接続
され、ベース接地形の構成とされる。トランジスタ１３
のコレクタ電流が出力電流として取り出される。バイア
ス電圧源１４は、後述するようにトランジスタ１１のベ
ース電位を規定している。かかる第２図に示す回路構成
において、入力信号電圧によって差動アンプのトランジ
スタ３及び４のコレク夕電流が（ｌｏ−△ｉ）及び（ｌ
ｏ−△ｉ）に変化すると、抵抗器７（抵抗値をＲ７とす
る）及びダイオード８の直列接続で生じる電圧降下がト
ランジスタ９のベース・ェミッタ間及び抵抗器１０（抵
抗値をＲ，。
器１０が挿入され、トランジスタ９のコレク夕がトラン
ジスタ４のコレクタに接続される。このトランジスタ９
のエミツタがトランジスタ１１のコレク外こ接続され、
そのコレクタとトランジスタ１１のベースとが接続され
、トランジスター１のェミッタが抵抗器１２を介してＰ
ＮＰ形トランジスター３のェミッタに接続される。トラ
ンジスタ１３のベースには、バイアス電圧源１４が接続
され、ベース接地形の構成とされる。トランジスタ１３
のコレクタ電流が出力電流として取り出される。バイア
ス電圧源１４は、後述するようにトランジスタ１１のベ
ース電位を規定している。かかる第２図に示す回路構成
において、入力信号電圧によって差動アンプのトランジ
スタ３及び４のコレク夕電流が（ｌｏ−△ｉ）及び（ｌ
ｏ−△ｉ）に変化すると、抵抗器７（抵抗値をＲ７とす
る）及びダイオード８の直列接続で生じる電圧降下がト
ランジスタ９のベース・ェミッタ間及び抵抗器１０（抵
抗値をＲ，。
とする）の直列接続に加わるので、トランジスタ９のェ
ミッタ電流も（ｌｏ−△ｉ）となる。一方、トランジス
タ９のコレク夕電流は、（ｌｏ−△ｉ）となる。トラン
ジスタ９の電流増幅率ｈｆｅは、１より充分大きいので
、そのェミッタ電流及びコレクタ電流は、略々等しくな
るはずである。したがって両者の電流差をなくすような
ベース電流がトランジスタ１１に流れ、その結果トラン
ジスタ１１のコレクタ電流ｌｘが流れる。トランジスタ
９のェミッタ電流及びコレクタ電流の差によってトラン
ジスタ９のコレクタ電位が上昇し、トランジスタ９が飽
和し、その電流増幅率ｈｆｅが低下し、カレントミラー
動作が行なわれなくなるおそれは、バイアス電圧源１４
によってトランジスタ９のコレクタ電位を規定すること
によって除かれている。トランジスタ９のェミッタ電流
及びコレクタ電流の電流差がなくなり、これらが共に（
ｌｏ−△ｉ）となる点で安定となる。この状態では、ト
ランジスタ或いはダイオードのベース・ェミツタ間電圧
降下をＶＢ８とし、トランジスター１のベース電流を無
視すると（ｌｏ−△ｉ）Ｒ７十ＶＢＥ＝（ｌｘ＋ｌｏ−
△ｉ）Ｒ，。
ミッタ電流も（ｌｏ−△ｉ）となる。一方、トランジス
タ９のコレク夕電流は、（ｌｏ−△ｉ）となる。トラン
ジスタ９の電流増幅率ｈｆｅは、１より充分大きいので
、そのェミッタ電流及びコレクタ電流は、略々等しくな
るはずである。したがって両者の電流差をなくすような
ベース電流がトランジスタ１１に流れ、その結果トラン
ジスタ１１のコレクタ電流ｌｘが流れる。トランジスタ
９のェミッタ電流及びコレクタ電流の差によってトラン
ジスタ９のコレクタ電位が上昇し、トランジスタ９が飽
和し、その電流増幅率ｈｆｅが低下し、カレントミラー
動作が行なわれなくなるおそれは、バイアス電圧源１４
によってトランジスタ９のコレクタ電位を規定すること
によって除かれている。トランジスタ９のェミッタ電流
及びコレクタ電流の電流差がなくなり、これらが共に（
ｌｏ−△ｉ）となる点で安定となる。この状態では、ト
ランジスタ或いはダイオードのベース・ェミツタ間電圧
降下をＶＢ８とし、トランジスター１のベース電流を無
視すると（ｌｏ−△ｉ）Ｒ７十ＶＢＥ＝（ｌｘ＋ｌｏ−
△ｉ）Ｒ，。
十ＶＢＥの関係が成立する。したがって戊＝瓜７−Ｒ，
ｏ）ｌｏ＋伍７十Ｒ，ｏ）△ｉＲ，。
ｏ）ｌｏ＋伍７十Ｒ，ｏ）△ｉＲ，。
となる。
一例として（Ｒ７＝波，。）とするとｌｘ＝ｌｏ＋３△
ｉとなる。
ｉとなる。
この出力電流がトランジスタ１１及びベース接地形のト
ランジスタ１３を介して取り出される。抵抗器１２は、
トランジスタ１１のェミツタ出力を出力電流とするため
であるが、特に設けなくても良い。上述の−実施例の説
明から理解されるように、本発明に依れば、バイアス電
流ｌｏが変わらず、信号成分のみを抵抗値の比にしたが
ったゲインで増幅することができる信号変換回路を実現
することができる。
ランジスタ１３を介して取り出される。抵抗器１２は、
トランジスタ１１のェミツタ出力を出力電流とするため
であるが、特に設けなくても良い。上述の−実施例の説
明から理解されるように、本発明に依れば、バイアス電
流ｌｏが変わらず、信号成分のみを抵抗値の比にしたが
ったゲインで増幅することができる信号変換回路を実現
することができる。
本発明をホールド回路に適用した場合の他の実施例を第
３図に示す。
３図に示す。
すなわち差動アンプの定電流２の定電流２１ｏをスイッ
チ１５のオン期間のみ流すようにすると共に、トランジ
スタ１１のベース及び電源端子間にコンデンサ１６を接
続するようになされる。スイッチ１５を定電流源２と直
列に接続する以外に、定電流源２を構成するトランジス
タのベースに対して所定のレベルのパルス電圧を加える
構成としても良い。スイッチ１５がオンして定電流が差
動アンプに供給される期間では、上述と同機の動作が行
なわれ、（Ｒ７＝狐，ｏ）とすると、トランジスター１
に（ｌｏ十３△ｉ）なる電流が流れる。
チ１５のオン期間のみ流すようにすると共に、トランジ
スタ１１のベース及び電源端子間にコンデンサ１６を接
続するようになされる。スイッチ１５を定電流源２と直
列に接続する以外に、定電流源２を構成するトランジス
タのベースに対して所定のレベルのパルス電圧を加える
構成としても良い。スイッチ１５がオンして定電流が差
動アンプに供給される期間では、上述と同機の動作が行
なわれ、（Ｒ７＝狐，ｏ）とすると、トランジスター１
に（ｌｏ十３△ｉ）なる電流が流れる。
バイアス電圧源１４の電圧をＶｂとし、抵抗器１２の値
をｒとすると、トランジスタ１１のベース電圧ＶＢはＶ
ＢＶｂ＋（ｌｏ＋３△ｉ）ｒ＋２ＶＢＥとなる。
をｒとすると、トランジスタ１１のベース電圧ＶＢはＶ
ＢＶｂ＋（ｌｏ＋３△ｉ）ｒ＋２ＶＢＥとなる。
スイッチ１５がオフすると、トランジスタ３，４，９及
びダイオード８には電流が流れなくなり、トランジスタ
１１のベース電圧ＶＢは、ベース電流として放電する量
を無視すれば、上述の値に保たれ、したがってトランジ
スタ１１から（ｌｏ＋３△ｉ）なる電流出力が引き続い
て得られ、電流ホールド動作を行なうことになる。この
ように、本発明に依れば、スイッチ１５がオンする時点
における入力信号レベルと対応する出力電流をホールド
することができ、然も定電流源２の定電流をスイッチン
グすると共に、コンデンサ１６を追加するという簡単な
構成によってホールド回路を実現することができる利点
がある。第４図に示される回路構成は、映像信号のべデ
スタルレベルを基準レベルとするべデスタルクランプ回
路に対して本発明を適用した更に他の実施例である。入
力映像信号ｖｉが互いのベースに対して逆相で供給され
るトランジスタ３，４等によって第３図と同様のホール
ド回路が構成される。
びダイオード８には電流が流れなくなり、トランジスタ
１１のベース電圧ＶＢは、ベース電流として放電する量
を無視すれば、上述の値に保たれ、したがってトランジ
スタ１１から（ｌｏ＋３△ｉ）なる電流出力が引き続い
て得られ、電流ホールド動作を行なうことになる。この
ように、本発明に依れば、スイッチ１５がオンする時点
における入力信号レベルと対応する出力電流をホールド
することができ、然も定電流源２の定電流をスイッチン
グすると共に、コンデンサ１６を追加するという簡単な
構成によってホールド回路を実現することができる利点
がある。第４図に示される回路構成は、映像信号のべデ
スタルレベルを基準レベルとするべデスタルクランプ回
路に対して本発明を適用した更に他の実施例である。入
力映像信号ｖｉが互いのベースに対して逆相で供給され
るトランジスタ３，４等によって第３図と同様のホール
ド回路が構成される。
スイッチ１５は、映像信号の水平ブラツキング期間中の
バツクポーチ内でクランプパルスによって短時間だけオ
ンする。ただし、第３図と異なり、トランジスタ１３の
ベースに所定の直流バイアス（図示せず）が加えられる
のみならず、トランジスタ３のベースに印加されるのと
は逆相の映像信号も加えられている。また、一対のトラ
ンジスタ１ ７及び１ ８と２１，なる定電源１９とに
よって差鰯アンプが構成され、トランジスタ３，４のベ
ースに夫々加わるのと同様の電圧がトランジスタ１７，
１８の各ベースに加えられる。
バツクポーチ内でクランプパルスによって短時間だけオ
ンする。ただし、第３図と異なり、トランジスタ１３の
ベースに所定の直流バイアス（図示せず）が加えられる
のみならず、トランジスタ３のベースに印加されるのと
は逆相の映像信号も加えられている。また、一対のトラ
ンジスタ１ ７及び１ ８と２１，なる定電源１９とに
よって差鰯アンプが構成され、トランジスタ３，４のベ
ースに夫々加わるのと同様の電圧がトランジスタ１７，
１８の各ベースに加えられる。
この差動アンプの一方のトランジスタ１８のコレクタ出
力電流がダイオード２０及びＰＮＰ形トランジスタ２１
からなるカレントミラー回路によって取り出される。こ
のカレントミラー回路のトランジスタ２１のコレクタと
ホールド回路のトランジスタ１３のコレクタとが互いに
接続され、この接続点と接地間に負荷抵抗ＲＬが接続さ
れると共に、この接続点が出力端子２２として導出され
る。
力電流がダイオード２０及びＰＮＰ形トランジスタ２１
からなるカレントミラー回路によって取り出される。こ
のカレントミラー回路のトランジスタ２１のコレクタと
ホールド回路のトランジスタ１３のコレクタとが互いに
接続され、この接続点と接地間に負荷抵抗ＲＬが接続さ
れると共に、この接続点が出力端子２２として導出され
る。
上述の構成において、クランプパルスによってスイッチ
１５がオンする期間では、前述と同様に（ｌｏ＋３△ｉ
）なる出力電流がトランジスタ１２，１３を通じて流れ
る。
１５がオンする期間では、前述と同様に（ｌｏ＋３△ｉ
）なる出力電流がトランジスタ１２，１３を通じて流れ
る。
一方、この期間では、トランジスタ１８のコレク夕電流
（１，一△ｉ′）がカレントミラー回路のトランジスタ
２１のコレクタに流れる。ここで、（１，＝Ｘｏ）と選
ぶと、トランジスタ３及びトランジスター７のベースが
共通で、トランジスタ４及びトランジスタ１８のベース
が共通であるから、入力映像信号ｖｉによる電流変化分
も（△ｉ′＝３△ｉ）の関係となる。したがってトラン
ジスタ１３及び２１のコレクタ共通接続点では（１０十
３△‐ｉ）＋（３１０−３△ｉ）＝４１０＝１．十事．
となり、出力映像信号のべデスタル電位ＶｐはＶｐ＝（
１・十蔓・）ＲＬとなり、入力映像信号ｖｉのべデスタ
ルレベルとは無関係の値となる。
（１，一△ｉ′）がカレントミラー回路のトランジスタ
２１のコレクタに流れる。ここで、（１，＝Ｘｏ）と選
ぶと、トランジスタ３及びトランジスター７のベースが
共通で、トランジスタ４及びトランジスタ１８のベース
が共通であるから、入力映像信号ｖｉによる電流変化分
も（△ｉ′＝３△ｉ）の関係となる。したがってトラン
ジスタ１３及び２１のコレクタ共通接続点では（１０十
３△‐ｉ）＋（３１０−３△ｉ）＝４１０＝１．十事．
となり、出力映像信号のべデスタル電位ＶｐはＶｐ＝（
１・十蔓・）ＲＬとなり、入力映像信号ｖｉのべデスタ
ルレベルとは無関係の値となる。
次に、クランプパルスが消滅し、スイッチ１５がオフと
なると、ホールド回路の出力電流は、（ｌｏ十３△ｉ）
にホールドこれ、一方、トランジスタ２１のコレク夕電
流は、映像信号ｖｉに応じたものに変化し、（ｌｏ十３
△ｉ）を基準として変化する信号電流が発生する。
なると、ホールド回路の出力電流は、（ｌｏ十３△ｉ）
にホールドこれ、一方、トランジスタ２１のコレク夕電
流は、映像信号ｖｉに応じたものに変化し、（ｌｏ十３
△ｉ）を基準として変化する信号電流が発生する。
次に再びクラップパルスによってトランジスタ１５がオ
ンすると、入力映像信号のべデスタルレベルがＡＰＬ（
平均映像レベル）によって変化しても、前述と同様に出
力映像信号のべデスタルレベルＶｐは、必らず、（１，
十芸１．）ＲＬとなる。このようにして、出力端子２２
には、ベデスタルレベルＶｐが上記のレベルにクランプ
され且つ入力映像信号ｖｉとは逆極性の出力映像信号ｖ
ｏが現われる。上述の説明と異なり、（１，＝２１ｏ）
と選ぶとト（△ｉ′＝２△ｉ）となるから、ベデスタル
レベルＶｐは、（・．十裏．十△ｉ）ＲＬとなり、（１
・＝４１０）と選ぶと、（△ｉ′＝４△ｉ）となるから
、ベデスタルレベルＶｐは「（Ｌ＋を・−△ｉ）ＲＬと
なる。
ンすると、入力映像信号のべデスタルレベルがＡＰＬ（
平均映像レベル）によって変化しても、前述と同様に出
力映像信号のべデスタルレベルＶｐは、必らず、（１，
十芸１．）ＲＬとなる。このようにして、出力端子２２
には、ベデスタルレベルＶｐが上記のレベルにクランプ
され且つ入力映像信号ｖｉとは逆極性の出力映像信号ｖ
ｏが現われる。上述の説明と異なり、（１，＝２１ｏ）
と選ぶとト（△ｉ′＝２△ｉ）となるから、ベデスタル
レベルＶｐは、（・．十裏．十△ｉ）ＲＬとなり、（１
・＝４１０）と選ぶと、（△ｉ′＝４△ｉ）となるから
、ベデスタルレベルＶｐは「（Ｌ＋を・−△ｉ）ＲＬと
なる。
つまり、定電流ｌｏ及び１，の大きさの比を変えること
によってべデスタルレベルＶｐを入力映像信号のべデス
タルの変化と或る程度関連したものとすることができ、
然も入力映像信号のべデスタルの変化を正負の何れの変
化ともすることができる。つまり、本発明が適用された
べデスタルクランプ回路は、時定数回路を使わずに直流
伝送率を所望のものに制御することができる利点がある
。なお、ダイオード２０及びトランジスタ２１からなる
カレントミラー回路に代えて第２図に示すような本発明
による信号変換回路を用いても良い。
によってべデスタルレベルＶｐを入力映像信号のべデス
タルの変化と或る程度関連したものとすることができ、
然も入力映像信号のべデスタルの変化を正負の何れの変
化ともすることができる。つまり、本発明が適用された
べデスタルクランプ回路は、時定数回路を使わずに直流
伝送率を所望のものに制御することができる利点がある
。なお、ダイオード２０及びトランジスタ２１からなる
カレントミラー回路に代えて第２図に示すような本発明
による信号変換回路を用いても良い。
また、定電流源２，１９として比較的大なる値の抵抗器
を用いるようにしても良い。
を用いるようにしても良い。
第竃図は従来の信号変換回路の一例の接続図、第２図は
本発明の一実施例の接続図、第３図は本発明をホールド
回路に適用した他の実施例の接続図、第４図は本発明を
べディスタルクランプ回路に適用した更に他の実施例の
接続図である。 川ま入力信号源、３，４は差動アンプを構成する一対の
トランジスタ、７は第１の抵抗器、９は第１のトランジ
スタ、竃０は第２の抵抗器、１１は第２のトランジスタ
である。第１図 第２図 第３図 第４図
本発明の一実施例の接続図、第３図は本発明をホールド
回路に適用した他の実施例の接続図、第４図は本発明を
べディスタルクランプ回路に適用した更に他の実施例の
接続図である。 川ま入力信号源、３，４は差動アンプを構成する一対の
トランジスタ、７は第１の抵抗器、９は第１のトランジ
スタ、竃０は第２の抵抗器、１１は第２のトランジスタ
である。第１図 第２図 第３図 第４図
Claims (1)
- １ 差動アンプの一方のトランジスタのコレクタ及び基
準電位点の間に第１の抵抗器及びダイオード素子を直列
接続すると共に、その他方のトランジスタのコレクタを
第１のトランジスタのコレクタに接続し、この第１のト
ランジスタのエミツタを第２の抵抗器を介して上記基準
電位点に接続し、上記一方のトランジスタのコレクタ及
びダイオード素子の接続点と第１のトランジスタのベー
スとを接続し、第１のトランジスタのエミツタを第２の
トランジスタのコレクタに接続すると共に、第１のトラ
ンジスタのコレクタを第２のトランジスタのベースに接
続し、この第２のトランジスタのエミツタ電流を出力電
流とするようにした信号変換回路。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US00165796A US3742377A (en) | 1971-07-08 | 1971-07-08 | Differential amplifier with means for balancing out offset terms |
| DE2229399A DE2229399C3 (de) | 1971-07-08 | 1972-06-16 | I ntegrlerte Differentialverstärkerschaltung mit Doppelemitter-Transistoren |
| FR7222721A FR2145164A5 (ja) | 1971-07-08 | 1972-06-23 | |
| GB3139772A GB1350352A (en) | 1971-07-08 | 1972-07-05 | Differential amplifiers |
| JP54121341A JPS606576B2 (ja) | 1979-09-20 | 1979-09-20 | 信号変換回路 |
| US06/186,706 US4347531A (en) | 1979-09-20 | 1980-09-12 | Circuit converting a pair of differential input signals to single-ended output signals |
| AU62375/80A AU538948B2 (en) | 1979-09-20 | 1980-09-12 | Circuit |
| DE19803034940 DE3034940A1 (de) | 1979-09-20 | 1980-09-16 | Signalwandlerschaltung |
| GB8029970A GB2060301B (en) | 1979-09-20 | 1980-09-17 | Signal converting circuits |
| CA000360458A CA1149474A (en) | 1979-09-20 | 1980-09-18 | Circuit converting a pair of differential input signals to single-ended output signals |
| NL8005221A NL8005221A (nl) | 1979-09-20 | 1980-09-18 | Signaalomzetschakeling. |
| FR8020359A FR2466137B1 (fr) | 1979-09-20 | 1980-09-22 | Convertisseur de signaux |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54121341A JPS606576B2 (ja) | 1979-09-20 | 1979-09-20 | 信号変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5644209A JPS5644209A (en) | 1981-04-23 |
| JPS606576B2 true JPS606576B2 (ja) | 1985-02-19 |
Family
ID=14808859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54121341A Expired JPS606576B2 (ja) | 1971-07-08 | 1979-09-20 | 信号変換回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4347531A (ja) |
| JP (1) | JPS606576B2 (ja) |
| AU (1) | AU538948B2 (ja) |
| CA (1) | CA1149474A (ja) |
| DE (1) | DE3034940A1 (ja) |
| FR (1) | FR2466137B1 (ja) |
| GB (1) | GB2060301B (ja) |
| NL (1) | NL8005221A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4591740A (en) * | 1983-02-28 | 1986-05-27 | Burr-Brown Corporation | Multiple input port circuit having temperature zero voltage offset bias means |
| NL8401847A (nl) * | 1984-06-12 | 1986-01-02 | Philips Nv | Niveauverschuivingsschakeling. |
| JPS6135468U (ja) * | 1984-08-06 | 1986-03-04 | 三洋電機株式会社 | クランプ回路 |
| US4833422A (en) * | 1987-09-24 | 1989-05-23 | Burr-Brown Corporation | Programmable gain instrumentation amplifier |
| FI87860C (fi) * | 1988-04-05 | 1993-02-25 | Nokia Mobira Oy | Differentialutgaongens koppling som enpolig |
| JPH04211503A (ja) * | 1991-02-09 | 1992-08-03 | Rohm Co Ltd | 制御電流出力回路 |
| DE4115017C2 (de) * | 1991-05-08 | 2000-04-13 | Temic Semiconductor Gmbh | Verstimmbares Filter |
| DE19541369C2 (de) * | 1995-11-07 | 1999-09-16 | Temic Semiconductor Gmbh | Schaltungsanordnung zur Spannungsverstärkung |
| GB2428918B (en) * | 2005-08-05 | 2009-11-18 | Univ Oxford Brookes | Direct current converter circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3351865A (en) * | 1964-04-01 | 1967-11-07 | Westinghouse Electric Corp | Operational amplifier |
| US3852679A (en) * | 1972-12-26 | 1974-12-03 | Rca Corp | Current mirror amplifiers |
| US3873933A (en) * | 1973-11-08 | 1975-03-25 | Rca Corp | Circuit with adjustable gain current mirror amplifier |
| JPS5625815B2 (ja) * | 1974-02-14 | 1981-06-15 | ||
| JPS5452916A (en) * | 1977-10-05 | 1979-04-25 | Toshiba Corp | Dc level clamping circuit |
| US4103249A (en) * | 1977-10-31 | 1978-07-25 | Gte Sylvania Incorporated | Pnp current mirror |
-
1979
- 1979-09-20 JP JP54121341A patent/JPS606576B2/ja not_active Expired
-
1980
- 1980-09-12 US US06/186,706 patent/US4347531A/en not_active Expired - Lifetime
- 1980-09-12 AU AU62375/80A patent/AU538948B2/en not_active Ceased
- 1980-09-16 DE DE19803034940 patent/DE3034940A1/de active Granted
- 1980-09-17 GB GB8029970A patent/GB2060301B/en not_active Expired
- 1980-09-18 NL NL8005221A patent/NL8005221A/nl not_active Application Discontinuation
- 1980-09-18 CA CA000360458A patent/CA1149474A/en not_active Expired
- 1980-09-22 FR FR8020359A patent/FR2466137B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| NL8005221A (nl) | 1981-03-24 |
| DE3034940C2 (ja) | 1989-05-24 |
| JPS5644209A (en) | 1981-04-23 |
| AU538948B2 (en) | 1984-09-06 |
| FR2466137A1 (fr) | 1981-03-27 |
| GB2060301B (en) | 1984-02-22 |
| DE3034940A1 (de) | 1981-04-09 |
| AU6237580A (en) | 1981-03-26 |
| US4347531A (en) | 1982-08-31 |
| GB2060301A (en) | 1981-04-29 |
| FR2466137B1 (fr) | 1986-06-06 |
| CA1149474A (en) | 1983-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPS6156642B2 (ja) | ||
| GB2068190A (en) | Class "b" type amplifier | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JPS6262084B2 (ja) | ||
| JPS6341446B2 (ja) | ||
| JPH09306193A (ja) | サンプルホールド回路 | |
| JP2514964B2 (ja) | サンプル・ホ−ルド回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPS6021609A (ja) | 差動増幅回路 | |
| JPS61251214A (ja) | 電源回路 | |
| JPH0139014Y2 (ja) | ||
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JPH0441612Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| SU1259472A1 (ru) | Операционный усилитель | |
| JPS5854B2 (ja) | ヒカクキ | |
| JPS59172846A (ja) | ステレオ復調回路 | |
| JPH0918252A (ja) | 高電圧演算増幅器の出力段 | |
| JPS59172847A (ja) | ステレオ復調回路 | |
| JPS6223136Y2 (ja) | ||
| JPS6228884B2 (ja) | ||
| JPS6269712A (ja) | 利得制御回路 | |
| JPS628987B2 (ja) | ||
| JPS6161727B2 (ja) |