JPS5854B2 - ヒカクキ - Google Patents

Description

【発明の詳細な説明】 本発明は、２つの入力信号の大小を比較しその判別出力
を得る比較器に関するものである。

従来の比較器回路構成の基本型は、たとえば第１図に示
すような回路構成となっている。

すなわち、図示のように、トランジスタＴｒ１゜Ｔｒ２
のコレクタは抵抗Ｒ３，Ｒ４を介してそれぞれトランジ
スタＴｒ２．Ｔｒ１のベースに接続されている。

したがって、入出力間は本質的に分離できず、また入力
回路の駆動電流ｉ１．ｉ２によって出力レベルに１１Ｒ
１（ｖ）および１２Ｒ２（ｖ）なる変動が生じる。

また、該回路は、抵抗帰還であるため、ループ利得が小
さく感度および遅延特性が悪く、さらに抵抗Ｒ５，Ｒ６
により入力インピーダンスを高くすることは可能である
が、速度が遅くなりやすい。

本発明の目的は、上記した従来回路の欠点をなくし入出
力間をほぼ完全に分離し、高感度および高速度の比較器
を得ることである。

本発明は上記目的を達成するために、比較器の要部を、
第２図に示すように、一対のトランジスタＴｒ３．Ｔｒ
４のそれぞれのコレクタ端子から互に他のトランジスタ
Ｔｒ４．Ｔｒ３のベース端子への帰還回路をエミッタホ
ロア回路（Ｔｒ５ ）Ｒ０４；Ｔｒ６ 。

Ｒ１３）および上記エミッタホロア回路のトランジスタ
Ｔｒ５ｙＴｒ６のエミッタに一端を接続し、他端をそれ
ぞれトランジスタＴｒ３およびＴｒ４のベースに接続し
た結合抵抗（Ｒｌｏ、Ｒｏ）で接続し、比較される２人
力信号ａ、ａ’を差動増幅器（図示せず）を介して上記
トランジスタＴｒ３．Ｔｒ４のベース端子に直接加える
ようにし、さらに上記エミッタホロア回路および結合抵
抗（Ｒ９＋Ｒｔｏ）を上記差動増幅器の負荷として共用
するようにして構成したものである。

以下実施例によって、本発明の構成、動作等について詳
しく説明する。

第３図は本発明の比較器の一実施例を示す接続図である
。

トランジスタＴｒ３２Ｔｒ４のエミッタは、共通にして
トランジスタＴｒｇのコレクタに接続し該トランジスタ
Ｔｒ３．Ｔｒ４のコレクタは、それぞれ抵抗Ｒ７，Ｒ８
を介して接地し、さらにトランジスタＴｒ５．Ｔｒ６の
ベースにそれぞれ接続する。

また該トランジスタＴｒ３５Ｔｒ４のベースは、それぞ
れ抵抗Ｒ９）ＲＩＯを介して前記トランジスタＴｒ６．
Ｔｒ５のエミッタに接続し、さらにトランジスタＴｒ７
５Ｔｒｇのコレクタに接続する。

前記トランジスタＴｒ５のエミッタと抵抗ＲＩＯの接続
点およびトランジスタＴｒ６のエミッタと抵抗Ｒ０の接
読点は、それぞれ抵抗Ｒ１４ＪＲ１３を介して直流定電
圧電源Ｖ′に接続する。

前記トランジスタＴｒ７ｊＴｒｇのエミッタは、共通に
して定電流源Ａ２の一方に接続し、トランジスタＴｒｇ
ＨＴｒ１０のエミッタは、共通にして定電流源Ａ１の一
方に接続し、定電流源Ａ１．Ａ２の他方は、直流定電圧
電源Ｖ′ＥＥに接読する。

トランジスタＴｒ１ｏのコレクタは、接地し、該トラン
ジスタのベースは、直流定電圧電源Ｖ□に接続し、トラ
ンジスタＴｒｇのベースは、クロックパルス入力端子に
接続する。

前記トランジスタＴｒ７．Ｔｒｇのベースは入力端子Ｖ
’ｉ１．Ｖ’ｉ２に接続し、２つの比較される入力信号
がそれぞれ加えられるように構成されている。

上記のごとく、本比較器は、３組のトランジスタ対から
成り、トランジスタＴｒ３．Ｔｒ４対は、２つの入力信
号の大小を比較判別して出力を発生するとともに、それ
を記憶保持し、トランジスタＴｒ７２ＴｒＢ対は、差動
増幅器を構成し、２つの入力信号差を増幅して、その出
力を上記トランジスタＴｒ３およびＴｒ４のベースに供
給し、トランジスタＴｒ９５ＴｒｌＯ対は、電流スイッ
チを構成し、クロックパルスの存否によって上記トラン
ジスタＴｒ３）Ｔｒ４対に供給される駆動電流■１を導
通あるいは遮断状態にする機能を有している。

上記のごとく構成された本発明の比較器の動作を説明す
ると次の通りである。

クロックパルス入力端子Ｃにクロックパルスを入力して
、駆動電流■１をトランジスタＴｒ１ｏに流しておき、
トランジスタＴｒｇおよびトランジスタＴｒ３５Ｔｒ４
対を遮断状態にしておく。

この時、出力端子Ｖ６１．Ｖ’０２は、はぼ、接地電位
と等しく０（Ｖ）である。

この状態では、エミッタホロア回路および抵抗Ｒ９，Ｒ
１０は、それぞれトランジスタＴｒ７．Ｔｒ８の負荷と
なり差動増幅器によって、２つの入力信号差に対応した
出力が、トランジスタＴｒ７のコレクタと抵抗Ｒ０とト
ランジスタＴｒ３のベースの接続点およびトランジスタ
Ｔｒ３のコレクタと抵抗ＲＩＯとトランジスタＴｒ４の
ベースの接続点に生じ、これが、上記トランジスタＴｒ
３．Ｔｒ４対の初期比較判別入力になる。

この状態で、クロックパルスを取り去ると、駆動電流■
１は、トランジスタＴｒ１０からトランジスタＴｒｇに
スイッチされ、トランジスタＴｒｇすなわち上記トラン
ジスタＴｒ３．Ｔｒ４対は、活性状態に入り、初期比較
判別入力の状態によって、上記トランジスタＴｒ３゜Ｔ
ｒ４対の安定点が決定され、出力端子Ｖ’０１．Ｖ’０
２にそれぞれ対応した出力を生じる。

上記トランジスタＴｒ３．Ｔｒ４対の初期比較判別人力
から安定点に達する過程は次のごとく説明される。

７駆動電流■１は、トランジスタＴｒ３．Ｔｒ４の初期
のベース電位差に対応してトランジスタＴｒ３．Ｔｒ４
に分配され、この分配された電流が、それぞれのトラン
ジスタのコレクタ電流になる。

コレクタ電流が流れると、抵抗Ｒ７，Ｒ８により電圧降
下が生じるから出力端子Ｖ０’１．Ｖ’０２に出力を生
ずる。

この出力は、エミッタホロア回路および抵抗Ｒ９ＪＲＩ
Ｏを経て、反対側のトランジスタのベースに帰還され、
次の帰還判別サイクルの比較判別入力となり、この入力
に対応して、駆動電流■１は、トランジスタＴｒ３．Ｔ
ｒ４に再分配され、出力端子Ｖ’０１．Ｖ’０２に新た
な出力を生じる。

これがまた帰還され、同様な動作が、上記トランジスタ
Ｔｒ３．Ｔｒ４対が安定点に達するまで繰り返えされる
。

安定点は、駆動電流■１が、トランジスタＴｒ３．Ｔｒ
４のいずれカ一方にすべて流れる時に達成される。

したがって、上記トランジスタＴｒ３．Ｔｒ４対が安定
状態に達すると出力端子Ｖ’０１．Ｖ’０２には、Ｒ７
１１（Ｖ）および０（Ｖ）あるいは、０（Ｖ）およびＲ
８■１（Ｖ）なる２組の出力が得られ次のクロックパル
スが入力するまでこの状態は記憶保持される。

新たに、２つの入力信号の大小を比較判断するには、ク
ロックパルスを再度入力すれはよい。

クロックパルスを入力すると上記のごとく、トランジス
タＴｒ８．Ｔｒ１０からなる電流スイッチによって、上
記トランジスタＴｒ３．Ｔｒ４対は、遮断状態になり、
前回の比較判別出力は消去され、その後でクロックパル
スを取り去れば上記と同様な動作により新しい比較判別
出力が得られる。

向エミッタホロア回路を構成せるトランジスタＴｒ５．
Ｔｒ６のベース・エミッタ間が抵抗Ｒ１３５Ｒ１４を適
当に選ぶことにより十分順バイアスされていると、ベー
ス・エミッタ間電圧は、はぼ一定であるから、エミッタ
ホロア回路は、出力を単に、ベース・エミッタ間電圧だ
けレベルシフトするにすぎない。

また上記トランジスタＴｒ３．Ｔｒ４対の帰還判別サイ
クル中の抵抗Ｒ９，Ｒ１０の電圧降下は、差動増幅器を
流れる電流によって決まり、さらに差動増幅器自体が帰
還判別サイクル中は定電流源であるから、出力端子Ｖ’
０１．Ｖ’０２の電位偏位は、はぼ１対１の対応でトラ
ンジスタＴｒ４．Ｔｒ３のベースにそれぞれ伝達される
。

上記の説明のごとく、本発明の特徴は、上記トランジス
タＴｒ３．Ｔｒ４対を構成する一方のトランジスタのコ
レクタから他方のトランジスタのベースに至る帰還路に
トランジスタＴｒ５と抵抗Ｒ１４から成るエミッタホロ
ア回路と抵抗ＲＩＯを接続しトランジスタＴｒ６と抵抗
Ｒ１３から成るエミッタホロア回路と抵抗Ｒ９とを接続
し該エミッタホロア回路と該抵抗をトランジスタＴｒｌ
、ＴｒＢからなる差動増幅器の負荷として共用し、上記
トランジスタＴｒ３．Ｔｒ４対の比較判別入力点をトラ
ンジスタＴｒ３）Ｔｒ４のベースに設定し、差動増幅器
の出力を直接加えるように構成したところにある。

この構成では、差動増幅器の駆動電流■２は、トランジ
スタＴｒ５．Ｔｒ６のエミッタ電流となり、そのベース
電流は、通常のトランジスタでは高々、エミッタ電流の
１／１００程度であるから１．駆動電流■２による出力
レベルの変動は、はとんどなく、入出力間の分離もほぼ
完全に達成され、またループ利得が大きいため、高感度
で高速度な性能を有する比較器が得られる。

さらに出力レベルの変動がほとんどないから出力波形の
整形回路が不必要であり、また、駆動電流■２と抵抗Ｒ
９ＪＲＩＯの値は、任意に選択でき設計しやすく、自由
度が大きい。

また差動増幅器の利得は、比較的小さくてよいから比較
器の広帯域化が容易に実現可能である。

【図面の簡単な説明】

第１図は、従来の比較器回路構成の基本型の接続図、第
２図は、本発明の比較器回路構成の基本型の接続図、第
３図は、本発明の比較器回路構成の一実施例を示す接続
図である。 第３図においてＲ７，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ
１２゜Ｒ１３，Ｒ１４は、それぞれ抵抗、ＴｒＢ、Ｔｒ
４．ＴｒＢ。 Ｔｒ６．Ｔｒ７．ＴｒＢ、Ｔｒ９．Ｔｒｌｏは、それぞ
れトランジスタ、Ｖ′ｉ１．Ｖ′ｉ２は入力端子、Ｖ’
０１．Ｖ’０２は、出力端子、Ｃはクロックパルス入力
端子、ＶＲ１Ｖ′ＥＥは直流定電圧電源、Ａ１．Ａ２は
定電流源、１１、■２は定電流源駆動電流である。

Claims (1)

【特許請求の範囲】
1. １ エミッタが共通に接続され一方が非導通のとき他方
   が導通となる第１及び第２のトランジスタと、上記エミ
   ッタに接続され、クロック信号によって電流が変る第１
   の定電流源と、第１の電源端子と、上記第１の電源端子
   と上記第１及び第２のトランジスタのコレクタとの間に
   夫々接続された第１及び第２の抵抗と、上記第１のトラ
   ンジスタのコレクタにベースが、又上記第１の電源端子
   にコレクタが接続された第３のトランジスタと、上記第
   ２のトランジスタのコレクタにベースが、又上記第１の
   電源端子にコレクタが夫々接続された第４のトランジス
   タと、上記第１のトランジスタのベースと上記第４のト
   ランジスタのエミッタ間に接続された第３の抵抗と、上
   記第２のトランジスタのベースと上記第３のトランジス
   タのエミッタとの間に接続された第４の抵抗と、エミッ
   タが共通に接続されかつ夫々のコレクタが上記第１及び
   第２のトランジスタのベースに夫々接続された第５及び
   第６のトランジスタと、上記第５及び第６のトランジス
   タの共通エミッタに接続された第２の定電流源と、上記
   第３及び第４のトランジスタの夫々エミッタと第２の電
   源端子との間に接続された第５及び第６の抵抗と、上記
   第５及び第６のトランジスタの夫々のベースに接続され
   た第１及び第２の比較人力信号入力端子および上記第１
   及び第２のトランジスタの夫々のコレクタに接続された
   比較信号出力端子とを具備して構成されたことを特徴と
   する比較器。