JPH0441612Y2 - - Google Patents

Info

Publication number
JPH0441612Y2
JPH0441612Y2 JP1985052652U JP5265285U JPH0441612Y2 JP H0441612 Y2 JPH0441612 Y2 JP H0441612Y2 JP 1985052652 U JP1985052652 U JP 1985052652U JP 5265285 U JP5265285 U JP 5265285U JP H0441612 Y2 JPH0441612 Y2 JP H0441612Y2
Authority
JP
Japan
Prior art keywords
transistor
negative feedback
signal
output
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985052652U
Other languages
English (en)
Other versions
JPS61168714U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985052652U priority Critical patent/JPH0441612Y2/ja
Publication of JPS61168714U publication Critical patent/JPS61168714U/ja
Application granted granted Critical
Publication of JPH0441612Y2 publication Critical patent/JPH0441612Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は負帰還アンプに関する。
〔考案の概要〕
この考案は、負帰還アンプにおいて、負帰還信
号の供給されている点の電圧変化を検出し、この
検出出力により入力信号を制御することにより、
最終段よりも前段のトランジスタが飽和領域に入
らないようにしたものである。
〔従来の技術〕
負帰還のかかつたパワーアンプは、例えば第3
図に示すように構成することができる。
すなわち、同図において、トランジスタQ1
Q2のエミツタが互いに接続されるとともに、こ
れらエミツタと電源端子T1との間に定電流源2
が接続されて差動アンプ1が構成される。そし
て、トランジスタQ1のベースに定電流タイプの
信号源3からも定電流化された信号電流Iiが供給
されるとともに、トランジスタQ2のベースに直
流電源4からバイアス電圧Vbが供給される。な
お、この電圧Vbは端子T1も電源電圧Vccの1/2と
される。
また、トランジスタQ1,Q2のコレクタと接地
との間にトランジスタQ3,Q4のコレクタ・エミ
ツタ間が接続されるとともに、トランジスタQ1
Q2のコレクタ間に抵抗器R1,R2が直列接続され、
その接続中点がトランジスタQ3,Q4のベースに
接続される。
さらに、トランジスタQ1のコレクタがトラン
ジスタQ5のベースに接続され、このトランジス
タQ5のエミツタが接地され、そのコレクタが出
力用トランジスタQ3のベースに接続される。ま
た、トランジスタQ2のコレクタがトランジスタ
Q6のベースに接続され、このトランジスタQ6
エミツタが接地され、そのコレクタがトランジス
タQ7,Q8のベースに接続される。これらトラン
ジスタQ7,Q8は、トランジスタQ7を入力側とし、
かつ、端子T1を基準電位点としてカレントミラ
ー回路5を構成しているものであり、出力側のト
ランジスタQ8のコレクタは出力用トランジスタ
Q10のベースに接続される。
そして、端子T1と接地との間にトランジスタ
Q9,Q10のエミツタ・コレクタ間が直列接続さ
れ、その接続中点Aと接地との間にコンデンサ
C1とスピーカなどの負荷6が直列接続されると
共に、A点とトランジスタQ1のベースの接続点
Bとの間に負帰還用抵抗器R3が接続される。
このような構成によれば、信号電流Iiは、トラ
ンジスタQ1,Q2により差動増幅されてそのコレ
クタに取り出される。そして、このとき、トラン
ジスタQ1のコレクタとトランジスタQ2のコレク
タとでは、信号は互いに逆相なので、抵抗器R1
R2の接続中点に交流成分は得られず直流成分だ
けとなり、この直流成分によりトランジスタQ3
Q4がバイアスされるので、トランジスタQ3,Q4
のコレクタ電流は直流成分だけとなる。したがつ
て、トランジスタQ1,Q2のコレクタ電流のうち、
信号電流(交流成分)だけがトランジスタQ5
Q6に互いに逆相で供給される。
そして、トランジスタQ5により信号電流の正
の半サイクル部分が増幅されてトランジスタQ9
に供給されるとともに、トランジスタQ6により
信号電流の正の半サイクル部分が増幅され、カレ
ントミラー回路5を通じてトランジスタQ10に供
給されるので、負荷6にパワー増幅された出力が
供給される。
なお、このとき、その出力の一部が抵抗器R3
を通じてトランジスタQ1のベースに負帰還され
る。また、この負帰還によりA点及びB点の直流
電位は、電圧Vb、すなわち、1/2Vccとなる。
〔考案が解決しようとする問題点〕
ところが、このような負帰還アンプにおいて
は、大信号時、問題を生じてしまう。
すなわち、抵抗器R3が接続されず負帰還がか
かつていない場合には、大信号時、信号電流Iiの
下側および上側のピーク部分でトランジスタQ9
Q10が飽和(オン)するので、A点の出力波形は
第4図Bに示すように単純なクリツプ波形とな
る。なお、V9,V10はトランジスタQ9,Q10のコ
レクタ・エミツタ間飽和電圧である。
しかし、抵抗器R3により負帰還がかかつてい
る場合には、大信号時、電流Iiの下側のピーク部
分で、トランジスタQ1のベースに流れるべき電
流Iiがオーバーフローすると共に、このとき、A
点は電位(Vcc−V9)にホールドされているの
で、電流Iiのオーバーフロー分は抵抗器R3を流れ
てしまい、この結果、B点の電位は第4図Cに示
すように基準値Vb(=1/2Vcc)から低下してし
まう。また、電流Iiの上側のピーク部分では同様
の理由によりB点の電位は上昇してしまう。
そして、B点の電位が低下すると、トランジス
タQ1のエミツタ電位も低下するとともに、この
とき、トランジスタQ1のコレクタ電位はトラン
ジスタQ5のベース・エミツタ間電圧によりほぼ
一定なので、結果としてトランジスタQ1のコレ
クタ・エミツタ間電圧が小さくなつてトランジス
タQ1は飽和領域に入つてしまう。したがつて、
トランジスタQ1によるトランジスタQ5のドライ
ブ電流が小さくなり、これによりトランジスタ
Q9のドライブ電流も小さくなるので、トランジ
スタQ9は十分にオンされなくなり、第4図Dに
示すようにA点の電位は上側のピーク部分が逆に
低下してしまう。なお、トランジスタQ10は、ト
ランジスタQ6およびカレントミラー回路5を通
じてトランジスタQ2によりドライブされている
とともに、トランジスタQ2のベースは電源4に
より電圧Vbに固定されているので、電流Iiの上
側のピーク部分でB点の電位が第4図Cに示すよ
うに上昇しても、トランジスタQ10は十分にオン
であり、A点の電位は同図Dに示すように値V10
にホールドされる。
そして、A点の電位、すなわち、出力がこのよ
うに異常なクリツプ波形となると、これは極端に
歪みの多い聞き苦しい音となつてしまう。ちなみ
に、同図Bに示すような単純なクリツプ波形で
は、歪みはあまり目立つことがない。
これを解決するには、例えば第5図に示すよう
に、B点とトランジスタQ1のベースとの間にバ
ツフア用のトランジスタQ11を設け、B点の電位
が低下してもトランジスタQ1が飽和しないよう
にすればよい。なお、トランジスタQ12は、トラ
ンジスタQ11に対応する直流バランス用である。
しかし、このアンプでは、定電流源2の降下電
圧をV2、トランジスタQ1,Q2,Q11,Q12のベー
ス・エミツタ間電圧をVBEとすると、 Vcc=V2+2VBE+Vb 2.3〔V〕 となり、低電圧では動作しない。
さらに、このアンプでは、トランジスタQ11
信号ラインの入口に直列に挿入されるので、場合
によつてはトランジスタQ11がノイズや歪みの原
因となつてしまう。
この考案は、以上のような問題点を解決しよう
とするものである。
〔問題点を解決するための手段〕
この考案は、負帰還アンプにおいて、負帰還信
号の供給されている点の電圧変化を検出し、この
検出出力により入力信号を制御することにより、
最終段よりも前段のトランジスタが飽和領域に入
らないようにしたものである。
〔作用〕
大信号時でも、最終段以外のトランジスタは飽
和領域に入らないように入力信号が制御され、最
終段のトランジスタだけが大信号時に飽和する。
〔実施例〕
第1図において、基準電圧源としての直流電源
7が設けられ、そのホツト側出力端とB点との間
にスイツチング素子であるダイオードD1が接続
される。ここで、直流電源7とダイオードD1
は制御回路を形成する。なお、電源7の電圧Vr
は、出力がクリツプしない領域ではダイオード
D1がオフであるような値、例えばVb=0.7〔V〕
とすれば、Vr=1〔V〕とされる。
このような構成によれば、小信号時にはB点の
電位は値VbでダイオードD1は逆バイアスされて
オフなので、今までどおりにパワー増幅が行われ
る。
しかし、大入力時には、信号電流Iiの下側のピ
ーク部分でB点の電位は値Vbから低下し、これ
によりダイオードD1が順バイアスされてオンと
なるので、B点の電位は値(Vr−Vb)にホール
ドされる。したがつて、電流Iiの下側のピーク部
分でもトランジスタQ1のコレクタ・エミツタ間
電圧は値(Vr−Vb)、すなわち、この例では0.3
〔V〕程度となるので、トランジスタQ1は飽和領
域に入らず、そのコレクタ電流はほぼ一定とな
る。
したがつて、A点の電位、すなわち、出力は第
4図Dに示すようにピーク部分でレベルの低下し
た異常波形となることがなく、同図Bに示すよう
な単純なクリツプ波形となる。
こうして、この考案によれば、大信号時でも出
力が異常波形となることがないので、歪みが目立
つことがなく、聞き苦しい音となることがない。
また、負帰還信号の供給されているB点の電圧
をダイオードD1により検出し、この検出出力に
より信号電流Iiを制御してトランジスタQ1が飽和
領域に入らないようにしているので、 Vcc=VBE+Vb となり、実験によれば、Vcc=1.6〔V〕でも十分
に動作した。
さらに、ダイオードD1は定常時はオフであり、
ノイズや歪みの原因となることがない。
第2図は、ダイオードD1に代えてエミツタフ
オロワのトランジスタQ13を接続した場合であ
り、やはり大振幅時における信号電流Iiの下側の
ピーク部でトランジスタQ13がオンになり、した
がつて、トランジスタQ1が飽和領域に入ること
が防止されて出力が異常波形となることがない。
〔考案の効果〕
この考案によれば、大信号時に出力段のトラン
ジスタQ9,Q10のみが飽和状態になり、出力段よ
りも前段のトランジスタは飽和状態にならない。
このため、大信号時において、出力段のクリツプ
波形が単純な波形になり、大信号時でも出力が異
常波形となることがないので、歪みが目立つこと
がなく、聞き苦しい音となることがない。
また、負帰還信号の供給されているB点の電圧
をダイオードD1により検出し、この検出出力に
より信号電流Iiを制御してトランジスタQ1が飽和
領域に入らないようにしているので、 Vcc=VBE+Vb となり、実験によれば、Vcc=1.6〔V〕でも十分
に動作した。この場合、出力段のトランジスタ
Q9,Q10の飽和領域まで、使用できるようにして
いるので、出力のダイナミツクレンジが比較的に
広くなる。
さらに、ダイオードD1は定常時はオフであり、
ノイズや歪みの原因となることがない。
さらにまた、出力段のトランジスタQ9,Q10
飽和した後における負帰還信号の増大による入力
段の飽和を防止する目的で、負帰還信号を入力段
側でバイパスする制御回路を設けているので、負
帰還が一定以上にはかからないように制御され
る。このため、負帰還ループの安定性が良い。
【図面の簡単な説明】
第1図、第2図はこの考案の一例の接続図、第
3図〜第5図はその説明のための図である。 3は信号源、6は負荷である。

Claims (1)

  1. 【実用新案登録請求の範囲】 出力段から入力段へ負帰還信号が供給されてい
    る負帰還アンプにおいて、 上記負帰還信号の供給されている点の電圧変化
    を検出し、 上記出力段のクリツプ時、上記負帰還信号の検
    出出力により上記出力段のトランジスタよりも前
    段のトランジスタが飽和領域に入らないように、
    上記入力段に接続された基準電圧源とスイツチン
    グ素子からなる制御回路の、このスイツチング素
    子を動作させて入力信号を制御する負帰還アン
    プ。
JP1985052652U 1985-04-09 1985-04-09 Expired JPH0441612Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985052652U JPH0441612Y2 (ja) 1985-04-09 1985-04-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985052652U JPH0441612Y2 (ja) 1985-04-09 1985-04-09

Publications (2)

Publication Number Publication Date
JPS61168714U JPS61168714U (ja) 1986-10-20
JPH0441612Y2 true JPH0441612Y2 (ja) 1992-09-30

Family

ID=30572798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985052652U Expired JPH0441612Y2 (ja) 1985-04-09 1985-04-09

Country Status (1)

Country Link
JP (1) JPH0441612Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622814B2 (ja) * 1976-06-17 1981-05-27

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622814U (ja) * 1979-07-27 1981-02-28

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622814B2 (ja) * 1976-06-17 1981-05-27

Also Published As

Publication number Publication date
JPS61168714U (ja) 1986-10-20

Similar Documents

Publication Publication Date Title
JP2840632B2 (ja) 全波整流回路
JPS6142965B2 (ja)
JPS61230411A (ja) 電気回路
JPS606576B2 (ja) 信号変換回路
JPH0441612Y2 (ja)
JP2533201B2 (ja) Am検波回路
JPH0787314B2 (ja) 増幅器
US5914637A (en) Gain-variable amplifier with wide control range
US4318050A (en) AM Detecting circuit
JP2557552B2 (ja) ピーククリップ回路
US5907260A (en) Differential amplifying circuit
JPS6119547Y2 (ja)
JPH0419881Y2 (ja)
JP2759156B2 (ja) 増幅回路
JP2902277B2 (ja) エミッタホロワ出力電流制限回路
JP3169496B2 (ja) 交流増幅回路
JP2538239Y2 (ja) 低周波増幅回路
JPS6223136Y2 (ja)
JPS6223133Y2 (ja)
JPH021636Y2 (ja)
JPH024503Y2 (ja)
JPS6216015Y2 (ja)
JPS6119549Y2 (ja)
JPS5827539Y2 (ja) 音声増幅器
JPS60187110A (ja) プツシユプル出力回路