JP3169496B2 - 交流増幅回路 - Google Patents
交流増幅回路Info
- Publication number
- JP3169496B2 JP3169496B2 JP31962493A JP31962493A JP3169496B2 JP 3169496 B2 JP3169496 B2 JP 3169496B2 JP 31962493 A JP31962493 A JP 31962493A JP 31962493 A JP31962493 A JP 31962493A JP 3169496 B2 JP3169496 B2 JP 3169496B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier circuit
- equation
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、赤外線リモコン受信
装置等に用いられる交流増幅回路に関するものである。
装置等に用いられる交流増幅回路に関するものである。
【０００２】
【従来の技術】赤外線リモコンシステムでは３０ｋＨｚ
〜６０ｋＨｚの比較的低い周波数で変調をかけている。
このため、赤外線リモコン受信装置では、低周波の交流
増幅回路が必要とされている。このような低周波用交流
増幅回路として、例えば図５に示すような回路が提案さ
れている（特開平３−２６００７号公報参照）。
〜６０ｋＨｚの比較的低い周波数で変調をかけている。
このため、赤外線リモコン受信装置では、低周波の交流
増幅回路が必要とされている。このような低周波用交流
増幅回路として、例えば図５に示すような回路が提案さ
れている（特開平３−２６００７号公報参照）。
【０００３】図５において、２１は信号側エミッタホロ
ワ回路、２２は基準電圧側エミッタホロワ回路、２３は
電流供給回路、２４は差動増幅回路である。Ｑ11，
Ｑ21，Ｑ 31，Ｑ41，Ｑ42はＮＰＮ型のバイポーラトラン
ジスタ、Ｑ32，Ｑ33，Ｑ34はＰＮＰ型のバイポーラトラ
ンジスタ、Ｒ11，Ｒ21，Ｒ41はそれぞれ抵抗、Ｃ2 はコ
ンデンサである。３１は定電流源、２１ａ，２２ａ，２
３ａ，２３ｂはそれぞれ端子である。
ワ回路、２２は基準電圧側エミッタホロワ回路、２３は
電流供給回路、２４は差動増幅回路である。Ｑ11，
Ｑ21，Ｑ 31，Ｑ41，Ｑ42はＮＰＮ型のバイポーラトラン
ジスタ、Ｑ32，Ｑ33，Ｑ34はＰＮＰ型のバイポーラトラ
ンジスタ、Ｒ11，Ｒ21，Ｒ41はそれぞれ抵抗、Ｃ2 はコ
ンデンサである。３１は定電流源、２１ａ，２２ａ，２
３ａ，２３ｂはそれぞれ端子である。
【０００４】以上のような構成において、端子２３ｂに
は、信号入力端子ＶIN、つまり端子２３ａに印加された
信号（直流レベルＶ0 ＋交流成分ｖ0 ）から交流成分ｖ
0 を除去した直流レベルＶ0 が発生する。したがって、
差動増幅回路２０の２つの信号入力用の端子２１ａ，２
２ａのうち端子２１ａには、信号Ｖ1 が発生し、端子２
２ａには、端子２１ａの信号Ｖ1 から交流成分を除去し
た直流レベルＶ2 が発生する。差動増幅回路２４は端子
２１ａの入力信号と端子２２ａの入力信号の差を増幅す
るので、交流成分のみを増幅することとなる。
は、信号入力端子ＶIN、つまり端子２３ａに印加された
信号（直流レベルＶ0 ＋交流成分ｖ0 ）から交流成分ｖ
0 を除去した直流レベルＶ0 が発生する。したがって、
差動増幅回路２０の２つの信号入力用の端子２１ａ，２
２ａのうち端子２１ａには、信号Ｖ1 が発生し、端子２
２ａには、端子２１ａの信号Ｖ1 から交流成分を除去し
た直流レベルＶ2 が発生する。差動増幅回路２４は端子
２１ａの入力信号と端子２２ａの入力信号の差を増幅す
るので、交流成分のみを増幅することとなる。
【０００５】
【発明が解決しようとする課題】このような、入力信号
の直流成分を抽出するように構成した従来の交流増幅回
路では、信号側エミッタホロワ回路２１のトランジスタ
Ｑ11のベースに所定の直流レベルＶ0 を与える必要があ
り、前段の回路とコンデンサ結合することができない。
このため、交流増幅回路は、これに適した直流レベルを
発生する回路と組み合わせて動作させなければならず、
直流レベルが高すぎたり、低すぎたりする前段回路とは
接続できないという問題があった。
の直流成分を抽出するように構成した従来の交流増幅回
路では、信号側エミッタホロワ回路２１のトランジスタ
Ｑ11のベースに所定の直流レベルＶ0 を与える必要があ
り、前段の回路とコンデンサ結合することができない。
このため、交流増幅回路は、これに適した直流レベルを
発生する回路と組み合わせて動作させなければならず、
直流レベルが高すぎたり、低すぎたりする前段回路とは
接続できないという問題があった。
【０００６】また、差動増幅回路の一方の端子２１ａの
直流成分を他方の端子２２ａに直流電圧として印加する
構成となっているため、互いに逆位相の２つの信号、す
なわち差動信号を受けることができない。これは、前段
回路が差動増幅回路であるときには特に重要なことであ
り、前段回路のゲインを半分しか利用できないという問
題があった。
直流成分を他方の端子２２ａに直流電圧として印加する
構成となっているため、互いに逆位相の２つの信号、す
なわち差動信号を受けることができない。これは、前段
回路が差動増幅回路であるときには特に重要なことであ
り、前段回路のゲインを半分しか利用できないという問
題があった。
【０００７】さらに、端子２２ａの直流レベルを任意に
設定できないため、しきい値を与えることができない。
このため、増幅回路でありながらコンパレータとしては
動作できないという問題もあった。この発明の目的は、
前段回路の直流出力レベルに影響されることなく、増幅
を行うことができる交流増幅回路を提供することであ
る。
設定できないため、しきい値を与えることができない。
このため、増幅回路でありながらコンパレータとしては
動作できないという問題もあった。この発明の目的は、
前段回路の直流出力レベルに影響されることなく、増幅
を行うことができる交流増幅回路を提供することであ
る。
【０００８】この発明の他の目的は、しきい値を設定す
ることができる交流増幅回路を提供することである。
ることができる交流増幅回路を提供することである。
【０００９】
【課題を解決するための手段】
【００１０】請求項１記載の交流増幅回路は、第１およ
び第２のバイポーラトランジスタからなり、第１および
第２のバイポーラトランジスタのそれぞれのベースを第
１および第２の入力部とし、第１および第２のバイポー
ラトランジスタのエミッタ電流が定電流でバイアスされ
た差動増幅回路と、第１および第２のバイポーラトラン
ジスタと逆極性の第３および第４のバイポーラトランジ
スタからなり、それぞれのベースが第１および第２の入
力部にそれぞれ接続されたバイアス回路と、第３および
第４のバイポーラトランジスタのベース電流の和が差動
増幅回路の入力電流の和に等しくなるように設定された
定電流を第３および第４のバイポーラトランジスタにエ
ミッタ電流として供給する定電流回路と、第３のバイポ
ーラトランジスタのエミッタと定電流回路との間に接続
されたｍ個（ｍ≧１）の第１のダイオードと、第４のバ
イポーラトランジスタのエミッタと定電流回路との間に
接続されたｎ個（ｎ≧０、ｍ＞ｎ）の第２のダイオード
とを備えている。
び第２のバイポーラトランジスタからなり、第１および
第２のバイポーラトランジスタのそれぞれのベースを第
１および第２の入力部とし、第１および第２のバイポー
ラトランジスタのエミッタ電流が定電流でバイアスされ
た差動増幅回路と、第１および第２のバイポーラトラン
ジスタと逆極性の第３および第４のバイポーラトランジ
スタからなり、それぞれのベースが第１および第２の入
力部にそれぞれ接続されたバイアス回路と、第３および
第４のバイポーラトランジスタのベース電流の和が差動
増幅回路の入力電流の和に等しくなるように設定された
定電流を第３および第４のバイポーラトランジスタにエ
ミッタ電流として供給する定電流回路と、第３のバイポ
ーラトランジスタのエミッタと定電流回路との間に接続
されたｍ個（ｍ≧１）の第１のダイオードと、第４のバ
イポーラトランジスタのエミッタと定電流回路との間に
接続されたｎ個（ｎ≧０、ｍ＞ｎ）の第２のダイオード
とを備えている。
【００１１】
【作用】
【００１２】請求項１記載の構成によれば、差動増幅回
路の直流入力レベルは、差動増幅回路の入力電流、つま
り第１および第２のバイポーラトランジスタのベース電
流の和と、バイアス回路の出力電流、つまり第３および
第４のバイポーラトランジスタのベース電流の和とが等
しくなるレベルに自動的に決まるので、前段回路とは独
立に決定できる。この結果、前段回路の直流出力レベル
に影響されることなく、増幅を行うことができる。ま
た、第１のダイオードと第２のダイオードの個数の違い
に応じた直流レベル差がバイアス回路の両出力間に発生
する。このレベル差は、そのまま差動増幅回路の入力に
与えられるので、しきい値として働くことになる。この
結果、しきい値を設定することができる。
路の直流入力レベルは、差動増幅回路の入力電流、つま
り第１および第２のバイポーラトランジスタのベース電
流の和と、バイアス回路の出力電流、つまり第３および
第４のバイポーラトランジスタのベース電流の和とが等
しくなるレベルに自動的に決まるので、前段回路とは独
立に決定できる。この結果、前段回路の直流出力レベル
に影響されることなく、増幅を行うことができる。ま
た、第１のダイオードと第２のダイオードの個数の違い
に応じた直流レベル差がバイアス回路の両出力間に発生
する。このレベル差は、そのまま差動増幅回路の入力に
与えられるので、しきい値として働くことになる。この
結果、しきい値を設定することができる。
【００１３】
【実施例】以下、この発明の実施例を図面を参照しなが
ら説明する。実施例の説明に先立って、実施例の構成お
よび動作の参考となる参考例について説明する。 〔参考例〕 図１に参考例となる交流増幅回路の回路図を示す。この
交流増幅回路は、図１に示すように、差動増幅回路１は
エミッタを共通接続したＮＰＮ型のバイポーラトランジ
スタＱ1 ，Ｑ2 で構成し、バイポーラトランジスタ
Ｑ1 ，Ｑ2 のベースをそれぞれ第１および第２の入力部
としている。バイポーラトランジスタＱ1 ，Ｑ2 の共通
接続したエミッタには、吸い込み型の定電流源２を接続
して、一定のバイアス電流（定電流）Ｉ1 を流してい
る。
ら説明する。実施例の説明に先立って、実施例の構成お
よび動作の参考となる参考例について説明する。 〔参考例〕 図１に参考例となる交流増幅回路の回路図を示す。この
交流増幅回路は、図１に示すように、差動増幅回路１は
エミッタを共通接続したＮＰＮ型のバイポーラトランジ
スタＱ1 ，Ｑ2 で構成し、バイポーラトランジスタ
Ｑ1 ，Ｑ2 のベースをそれぞれ第１および第２の入力部
としている。バイポーラトランジスタＱ1 ，Ｑ2 の共通
接続したエミッタには、吸い込み型の定電流源２を接続
して、一定のバイアス電流（定電流）Ｉ1 を流してい
る。
【００１４】バイアス回路３は、エミッタを共通接続し
た、バイポーラトランジスタＱ1 ，Ｑ2 と逆極性、すな
わちＰＮＰ型のバイポーラトランジスタＱ3 ，Ｑ4 から
なる。両バイポーラトランジスタＱ3 ，Ｑ4 はベースを
出力としており、それぞれ差動増幅回路１の入力端子
４，５に接続されている。バイアス回路３へは、定電流
回路６から電流Ｉ2 が供給されている。
た、バイポーラトランジスタＱ1 ，Ｑ2 と逆極性、すな
わちＰＮＰ型のバイポーラトランジスタＱ3 ，Ｑ4 から
なる。両バイポーラトランジスタＱ3 ，Ｑ4 はベースを
出力としており、それぞれ差動増幅回路１の入力端子
４，５に接続されている。バイアス回路３へは、定電流
回路６から電流Ｉ2 が供給されている。
【００１５】差動増幅回路１の入力端子４，５には、そ
れぞれ結合コンデンサＣ1 ，Ｃ2 を介して信号を印加す
る。電流Ｉ2 の値は、バイポーラトランジスタＱ3 ，Ｑ
4 のベース電流の和が、バイポーラトランジスタＱ1 ，
Ｑ2 のベース電流の和に等しくなるように設定されてい
る。これは、理論的には、電流源２の電流値をＩ1 、Ｎ
ＰＮトランジスタＱ 1 ，Ｑ2 およびＰＮＰトランジスタ
Ｑ3 ，Ｑ4 の電流増幅率をそれぞれｈFE1 ，ｈFE2 とお
くと、
れぞれ結合コンデンサＣ1 ，Ｃ2 を介して信号を印加す
る。電流Ｉ2 の値は、バイポーラトランジスタＱ3 ，Ｑ
4 のベース電流の和が、バイポーラトランジスタＱ1 ，
Ｑ2 のベース電流の和に等しくなるように設定されてい
る。これは、理論的には、電流源２の電流値をＩ1 、Ｎ
ＰＮトランジスタＱ 1 ，Ｑ2 およびＰＮＰトランジスタ
Ｑ3 ，Ｑ4 の電流増幅率をそれぞれｈFE1 ，ｈFE2 とお
くと、
【００１６】
【数１】
【００１７】と設定することにより実現できる。電流源
２および定電流回路６は、具体的には、図２のように構
成することができる。図２において、定電流源１１で定
電流Ｉ1 を発生させ、これと同じ電流Ｉ 1 をバイポーラ
トランジスタＱ5 ，Ｑ6 ，Ｑ9 よりなるカレントミラー
回路１２によりバイポーラトランジスタＱ5 ，Ｑ6 に発
生させている。したがって、バイポーラトランジスタＱ
5 は定電流源２と置き換えることができる。バイポーラ
トランジスタＱ7 のエミッタおよびベースはそれぞれバ
イポーラトランジスタＱ6のコレクタおよびバイポーラ
トランジスタＱ8 のベースに接続しているので、バイポ
ーラトランジスタＱ7 のエミッタには定電流Ｉ1 が流
れ、ベース電流Ｉ1 ／ｈFE1 はバイポーラトランジスタ
Ｑ8 のベースから供給される。よって、バイポーラトラ
ンジスタＱ8 からはＩ1 ×ｈFE2 ／ｈFE1 の定電流が流
れ出す。この電流量は、〔数１〕の電流Ｉ2 と同じであ
ることから、バイポーラトランジスタＱ 8 を定電流回路
６として用いることができるのがわかる。
２および定電流回路６は、具体的には、図２のように構
成することができる。図２において、定電流源１１で定
電流Ｉ1 を発生させ、これと同じ電流Ｉ 1 をバイポーラ
トランジスタＱ5 ，Ｑ6 ，Ｑ9 よりなるカレントミラー
回路１２によりバイポーラトランジスタＱ5 ，Ｑ6 に発
生させている。したがって、バイポーラトランジスタＱ
5 は定電流源２と置き換えることができる。バイポーラ
トランジスタＱ7 のエミッタおよびベースはそれぞれバ
イポーラトランジスタＱ6のコレクタおよびバイポーラ
トランジスタＱ8 のベースに接続しているので、バイポ
ーラトランジスタＱ7 のエミッタには定電流Ｉ1 が流
れ、ベース電流Ｉ1 ／ｈFE1 はバイポーラトランジスタ
Ｑ8 のベースから供給される。よって、バイポーラトラ
ンジスタＱ8 からはＩ1 ×ｈFE2 ／ｈFE1 の定電流が流
れ出す。この電流量は、〔数１〕の電流Ｉ2 と同じであ
ることから、バイポーラトランジスタＱ 8 を定電流回路
６として用いることができるのがわかる。
【００１８】このように、差動増幅回路１の直流入力レ
ベルは、差動増幅回路１の入力電流とバイアス回路３の
出力電流が等しくなるレベルに自動的に、前段回路とは
独立に決まる。ここで、差動増幅回路１の直流入力レベ
ルの決まり方について説明する。トランジスタのＶCE−
ＩC 特性は、コレクタ・エミッタ間電圧ＶCEが低い間は
勾配が大きく、コレクタ・エミッタ間電圧ＶCEがある値
を超えると勾配が小さくなるというものであり、コレク
タ電流ＩC は、コレクタ・エミッタ間電圧ＶCEの増加と
ともに、少し増加する性質がある。すなわち、電流増幅
率ｈFEは、コレクタ・エミッタ間電圧ＶCEに対し、ほぼ
一定であるが、厳密には、コレクタ・エミッタ間電圧Ｖ
CEの関数として変化することになる。したがって、前記
したように、トランジスタＱ1 のコレクタ・エミッタ間
電圧ＶCEをＶCE1 とし、トランジスタＱ3 のコレクタ・
エミッタ間電圧ＶCEをＶCE2 とおくと、〔数１〕は、Ｖ
CE1，ＶCE2 の関数として、
ベルは、差動増幅回路１の入力電流とバイアス回路３の
出力電流が等しくなるレベルに自動的に、前段回路とは
独立に決まる。ここで、差動増幅回路１の直流入力レベ
ルの決まり方について説明する。トランジスタのＶCE−
ＩC 特性は、コレクタ・エミッタ間電圧ＶCEが低い間は
勾配が大きく、コレクタ・エミッタ間電圧ＶCEがある値
を超えると勾配が小さくなるというものであり、コレク
タ電流ＩC は、コレクタ・エミッタ間電圧ＶCEの増加と
ともに、少し増加する性質がある。すなわち、電流増幅
率ｈFEは、コレクタ・エミッタ間電圧ＶCEに対し、ほぼ
一定であるが、厳密には、コレクタ・エミッタ間電圧Ｖ
CEの関数として変化することになる。したがって、前記
したように、トランジスタＱ1 のコレクタ・エミッタ間
電圧ＶCEをＶCE1 とし、トランジスタＱ3 のコレクタ・
エミッタ間電圧ＶCEをＶCE2 とおくと、〔数１〕は、Ｖ
CE1，ＶCE2 の関数として、
【００１９】
【数２】
【００２０】のようになる。すなわち、電流Ｉ1 ，Ｉ2
が与えられたとき、〔数２〕を満足するＶCE1 ，ＶCE2
を実現するように、直流入力レベルが自動的に決定され
る。図１に戻って、結合コンデンサＣ1 に設けた入力端
子７に印加された信号は、結合コンデンサＣ1 で直流成
分が除去され、交流成分だけが端子４に伝達される。端
子４と端子７の交流電圧の比は、差動増幅回路１の入力
抵抗ｒ1 、バイアス回路の出力抵抗ｒ2 、結合コンデン
サ容量Ｃで決まり、−３ｄＢになる周波数ｆは、ｒ1 と
ｒ2 の並列合成抵抗をＲとおくと、
が与えられたとき、〔数２〕を満足するＶCE1 ，ＶCE2
を実現するように、直流入力レベルが自動的に決定され
る。図１に戻って、結合コンデンサＣ1 に設けた入力端
子７に印加された信号は、結合コンデンサＣ1 で直流成
分が除去され、交流成分だけが端子４に伝達される。端
子４と端子７の交流電圧の比は、差動増幅回路１の入力
抵抗ｒ1 、バイアス回路の出力抵抗ｒ2 、結合コンデン
サ容量Ｃで決まり、−３ｄＢになる周波数ｆは、ｒ1 と
ｒ2 の並列合成抵抗をＲとおくと、
【００２１】
【数３】
【００２２】となる。同様の関係が、端子５，８にもあ
てはまる。なお、端子７，８の一方にのみ信号を印加す
る場合、信号を印加しない方は、グラウンドＧＮＤに接
続すればよい。この参考例の交流増幅回路によれば、差
動増幅回路１の直流入力レベルは、差動増幅回路１の入
力電流とバイアス回路の出力電流が等しくなるレベルに
自動的に決まるので、前段回路とは独立に決定でき、前
段回路の直流出力レベルに影響されることなく、増幅を
行うことができる。また、差動増幅回路１の入力部に結
合コンデンサＣ1 ，Ｃ2 を介して交流信号を印加すれ
ば、結合コンデンサＣ1 ，Ｃ2 の容量と差動増幅回路１
の入力抵抗ｒ1 とバイアス回路３の出力抵抗ｒ2で決ま
る大きさの信号が差動増幅回路１の入力部に発生するの
で、差動増幅回路１のいずれの入力部にも信号を与える
ことができる。この結果、差動信号を受けることができ
る。
てはまる。なお、端子７，８の一方にのみ信号を印加す
る場合、信号を印加しない方は、グラウンドＧＮＤに接
続すればよい。この参考例の交流増幅回路によれば、差
動増幅回路１の直流入力レベルは、差動増幅回路１の入
力電流とバイアス回路の出力電流が等しくなるレベルに
自動的に決まるので、前段回路とは独立に決定でき、前
段回路の直流出力レベルに影響されることなく、増幅を
行うことができる。また、差動増幅回路１の入力部に結
合コンデンサＣ1 ，Ｃ2 を介して交流信号を印加すれ
ば、結合コンデンサＣ1 ，Ｃ2 の容量と差動増幅回路１
の入力抵抗ｒ1 とバイアス回路３の出力抵抗ｒ2で決ま
る大きさの信号が差動増幅回路１の入力部に発生するの
で、差動増幅回路１のいずれの入力部にも信号を与える
ことができる。この結果、差動信号を受けることができ
る。
【００２３】〔第１の実施例〕 図３にこの発明の第１の実施例の交流増幅回路の回路図
を示す。この交流増幅回路は、図３に示すように、定電
流回路６とバイポーラトランジスタＱ3 ，Ｑ4 のエミッ
タの間にそれぞれｍ個のダイオードＤ11〜Ｄ1mの直列回
路とｎ個のダイオードＤ21〜Ｄ2nの直列回路を接続して
いる。端子５は、定電圧源１３で定電圧に固定し、この
端子５には交流信号を入力せず、結合コンデンサは接続
しない。その他の構成は図１の交流増幅回路と同様であ
る。
を示す。この交流増幅回路は、図３に示すように、定電
流回路６とバイポーラトランジスタＱ3 ，Ｑ4 のエミッ
タの間にそれぞれｍ個のダイオードＤ11〜Ｄ1mの直列回
路とｎ個のダイオードＤ21〜Ｄ2nの直列回路を接続して
いる。端子５は、定電圧源１３で定電圧に固定し、この
端子５には交流信号を入力せず、結合コンデンサは接続
しない。その他の構成は図１の交流増幅回路と同様であ
る。
【００２４】ここで簡単のため、ｍ＝１、ｎ＝０（短
絡）の場合について考える。バイポーラトランジスタＱ
1 ，Ｑ2 ，Ｑ3 ，Ｑ4 のベース−エミッタ間電圧および
ダイオードＤ11の順電圧をそれぞれＶBE1 ，ＶBE2 ，Ｖ
BE3 ，ＶBE4 ，ＶF1とおくと、これらは
絡）の場合について考える。バイポーラトランジスタＱ
1 ，Ｑ2 ，Ｑ3 ，Ｑ4 のベース−エミッタ間電圧および
ダイオードＤ11の順電圧をそれぞれＶBE1 ，ＶBE2 ，Ｖ
BE3 ，ＶBE4 ，ＶF1とおくと、これらは
【００２５】
【数４】
【００２６】の関係にあるが、バイポーラトランジスタ
Ｑ2 とバイポーラトランジスタＱ4 、およびバイポーラ
トランジスタＱ1 とバイポーラトランジスタＱ3 とダイ
オードＤ1 はそれぞれ電流値が等しいので、電圧Ｖ
BE1 ，ＶBE2 ，ＶBE3 ，ＶBE4 ，Ｖ F1は、
Ｑ2 とバイポーラトランジスタＱ4 、およびバイポーラ
トランジスタＱ1 とバイポーラトランジスタＱ3 とダイ
オードＤ1 はそれぞれ電流値が等しいので、電圧Ｖ
BE1 ，ＶBE2 ，ＶBE3 ，ＶBE4 ，Ｖ F1は、
【００２７】
【数５】
【００２８】
【数６】
【００２９】の関係にある。したがって、〔数４〕は、
【００３０】
【数７】
【００３１】のように表される。また、〔数７〕より、
【００３２】
【数８】
【００３３】の関係が得られ、電圧ＶBE2 は約６００ｍ
Ｖであるから、バイポーラトランジスタＱ1 のベースは
バイポーラトランジスタＱ2 のベースより約２００ｍＶ
低いことがわかる。同様の考え方により、バイポーラト
ランジスタＱ1 ，Ｑ2 のベース電位差は、一般的に、
Ｖであるから、バイポーラトランジスタＱ1 のベースは
バイポーラトランジスタＱ2 のベースより約２００ｍＶ
低いことがわかる。同様の考え方により、バイポーラト
ランジスタＱ1 ，Ｑ2 のベース電位差は、一般的に、
【００３４】
【数９】
【００３５】である。すなわち、ｍ，ｎの組合せで任意
の電位差を発生することができる。ここで、〔数８〕の
導出過程について説明する。〔数６〕より、
の電位差を発生することができる。ここで、〔数８〕の
導出過程について説明する。〔数６〕より、
【００３６】
【数１０】
【００３７】が得られ、〔数１０〕より
【００３８】
【数１１】
【００３９】が得られ、〔数１１〕を変形すると〔数
８〕となる。つぎに、〔数９〕の導出過程について説明
する。ダイオードＤ11〜Ｄ1mの順方向電圧をＶF1とし、
ダイオードＤ21〜Ｄ2nの順方向電圧をＶF2とすると、
〔数４〕と同様に、
８〕となる。つぎに、〔数９〕の導出過程について説明
する。ダイオードＤ11〜Ｄ1mの順方向電圧をＶF1とし、
ダイオードＤ21〜Ｄ2nの順方向電圧をＶF2とすると、
〔数４〕と同様に、
【００４０】
【数１２】
【００４１】が得られ、また〔数５〕と同様に、
【００４２】
【数１３】
【００４３】が得られ、また〔数６〕と同様に、
【００４４】
【数１４】
【００４５】が得られる。〔数１３〕と〔数１４〕とを
用いて、〔数１２〕は、
用いて、〔数１２〕は、
【００４６】
【数１５】
【００４７】
【数１６】
【００４８】となる。〔数１６〕より
【００４９】
【数１７】
【００５０】が得られ、〔数１７〕を変形すると、〔数
９〕が得られる。よって、図４に示すように、端子４に
は端子５レベル４１より〔数９〕だけ低いレベル４２を
中心に交流信号４３が発生する。この実施例の交流増幅
回路によれば、差動増幅回路１の直流入力レベルは、差
動増幅回路１の入力電流とバイアス回路３の出力電流が
等しくなるレベルに自動的に決まるので、前段回路とは
独立に決定でき、前段回路の直流出力レベルに影響され
ることなく、増幅を行うことができる。また、第１のダ
イオードＤ11〜Ｄ 1mと第２のダイオードＤ21〜Ｄ2nの個
数の違いに応じた直流レベル差がバイアス回路３の両出
力間に発生し、このレベル差は、そのまま差動増幅回路
１の入力に与えられるので、しきい値として働くことに
なり、しきい値を設定することができる。
９〕が得られる。よって、図４に示すように、端子４に
は端子５レベル４１より〔数９〕だけ低いレベル４２を
中心に交流信号４３が発生する。この実施例の交流増幅
回路によれば、差動増幅回路１の直流入力レベルは、差
動増幅回路１の入力電流とバイアス回路３の出力電流が
等しくなるレベルに自動的に決まるので、前段回路とは
独立に決定でき、前段回路の直流出力レベルに影響され
ることなく、増幅を行うことができる。また、第１のダ
イオードＤ11〜Ｄ 1mと第２のダイオードＤ21〜Ｄ2nの個
数の違いに応じた直流レベル差がバイアス回路３の両出
力間に発生し、このレベル差は、そのまま差動増幅回路
１の入力に与えられるので、しきい値として働くことに
なり、しきい値を設定することができる。
【００５１】
【発明の効果】
【００５２】請求項１記載の構成によれば、差動増幅回
路の直流入力レベルは、差動増幅回路の入力電流とバイ
アス回路の出力電流が等しくなるレベルに自動的に決ま
るので、前段回路とは独立に決定でき、前段回路の直流
出力レベルに影響されることなく、増幅を行うことがで
きる。また、第１のダイオードと第２のダイオードの個
数の違いに応じた直流レベル差がバイアス回路の両出力
間に発生し、このレベル差は、そのまま差動増幅回路の
入力に与えられるので、しきい値として働くことにな
り、しきい値を設定することができる。
路の直流入力レベルは、差動増幅回路の入力電流とバイ
アス回路の出力電流が等しくなるレベルに自動的に決ま
るので、前段回路とは独立に決定でき、前段回路の直流
出力レベルに影響されることなく、増幅を行うことがで
きる。また、第１のダイオードと第２のダイオードの個
数の違いに応じた直流レベル差がバイアス回路の両出力
間に発生し、このレベル差は、そのまま差動増幅回路の
入力に与えられるので、しきい値として働くことにな
り、しきい値を設定することができる。
【図１】参考例の交流増幅回路の構成を示す回路図であ
る。
る。
【図２】同回路における定電流源の構成例を示す回路図
である。
である。
【図３】この発明の第１の実施例の交流増幅回路の構成
を示す回路図である。
を示す回路図である。
【図４】差動増幅回路への入力波形を示す波形図であ
る。
る。
【図５】従来の交流増幅回路の構成を示す回路図であ
る。
る。
１ 差動増幅回路 ２ 定電流源 ３ バイアス回路 ４，５ 端子 ６ 定電流回路 Ｃ1 ，Ｃ2 結合コンデンサ Ｄ11〜Ｄ1m ダイオード Ｄ21〜Ｄ2n ダイオード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/00 - 3/72
Claims (1)
- 【請求項１】 第１および第２のバイポーラトランジス
タからなり、前記第１および第２のバイポーラトランジ
スタのそれぞれのベースを第１および第２の入力部と
し、前記第１および第２のバイポーラトランジスタのエ
ミッタ電流が定電流でバイアスされた差動増幅回路と、 前記第１および第２のバイポーラトランジスタと逆極性
の第３および第４のバイポーラトランジスタからなり、
それぞれのベースが前記第１および第２の入力部にそれ
ぞれ接続されたバイアス回路と、 前記第３および第４のバイポーラトランジスタのベース
電流の和が前記差動増幅回路の入力電流の和に等しくな
るように設定された定電流を前記第３および第４のバイ
ポーラトランジスタにエミッタ電流として供給する定電
流回路と、前記第３のバイポーラトランジスタのエミッタと前記定
電流回路との間に接続されたｍ個（ｍ≧１）の第１のダ
イオードと、前記第４のバイポーラトランジスタのエミ
ッタと前記定電流回路との間に接続されたｎ個（ｎ≧
０、ｍ＞ｎ）の第２のダイオード とを備えた交流増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31962493A JP3169496B2 (ja) | 1993-12-20 | 1993-12-20 | 交流増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31962493A JP3169496B2 (ja) | 1993-12-20 | 1993-12-20 | 交流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176961A JPH07176961A (ja) | 1995-07-14 |
| JP3169496B2 true JP3169496B2 (ja) | 2001-05-28 |
Family
ID=18112363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31962493A Expired - Fee Related JP3169496B2 (ja) | 1993-12-20 | 1993-12-20 | 交流増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169496B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111412A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 増幅回路 |
-
1993
- 1993-12-20 JP JP31962493A patent/JP3169496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176961A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586000A (en) | Transformerless current balanced amplifier | |
| JPS6142965B2 (ja) | ||
| JPH10513316A (ja) | 増幅器 | |
| JP3169496B2 (ja) | 交流増幅回路 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPH0752815B2 (ja) | プツシユプル増幅器 | |
| JPH1075132A (ja) | 差動増幅装置 | |
| JPH0787314B2 (ja) | 増幅器 | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPH0138981Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| EP0362217B1 (en) | Output amplifier | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPH0441612Y2 (ja) | ||
| JPH04596Y2 (ja) | ||
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPH0345568B2 (ja) | ||
| GB2302626A (en) | A current source for high voltage operational amplifier output stage | |
| JPS6253082B2 (ja) | ||
| JPS5912206B2 (ja) | 直結式ｂ級増巾器 | |
| JPS5848511A (ja) | プツシユプル増幅器 | |
| JPS62234406A (ja) | 電力増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |